MOSFET及其制作方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种金属氧化物半导体场效应晶体管(MOSFET)及其制作方法。

背景技术

碳化硅(SiC)功率MOSFET具有开关速度快，损耗低等优势，而被广泛运用于高耐压，高频率的工作环境下。

由于高频率工作条件下，SiC功率MOSFET器件受到其栅漏电容(Cgd)和栅漏电荷(Ogd)的制约，从而无法避免地产生较大的动态损耗，尤其是反向恢复时器件由于反向恢复电荷而产生的动态功耗问题。

发明内容

本发明实施例提供一种MOSFET及其制作方法，用于解决现有技术中MOSFET动态功耗大的技术问题。

第一方面，本发明实施例提供一种MOSFET，包括至少一个晶体管单元，所述至少一个晶体管单元包括：

漂移区；

在漂移区的第一表面形成的第一P

邻接漂移区的第一表面的载流子存储区；

邻接载流子存储区的第一表面的第一P基区和第二P基区；

邻接第一P基区的第一表面的第三P

邻接第二P基区的第一表面第四P

形成于第一沟槽侧壁和底部的栅氧层，栅氧层的厚度适于第一沟槽尺寸，使得在形成栅氧层之后，保留第一剩余沟槽；

在第一剩余沟槽中填充多晶硅形成的栅极；

填充于第二沟槽中的第一多晶硅区；

填充于第三沟槽中的第二多晶硅区。

在一些实施例中，第一多晶硅区和载流子存储区构成第一异质结二极管；第一P基区和载流子存储区构成第二异质结二极管；第一P

在一些实施例中，第一异质结二极管的开启电压小于第二异质结二极管的开启电压；第二异质结二极管的开启电压小于第三异质结二极管的开启电压。

在一些实施例中，载流子存储区的掺杂浓度大于0.1E16cm

在一些实施例中，第一多晶硅区包括P

在一些实施例中，所述至少一个晶体管单元还包括：

衬底；

漂移区邻接于衬底的第一表面。

在一些实施例中，所述至少一个晶体管单元还包括：

邻接于衬底的第二表面的漏极。

在一些实施例中，所述至少一个晶体管单元还包括：

覆盖栅极的介质层。

在一些实施例中，所述至少一个晶体管单元还包括：

覆盖介质层的源极。

第二方面，本发明实施例提供一种制作MOSFET的方法，包括：

在漂移区的第一表面通过离子注入形成第一P

在漂移区的第一表面生长出载流子存储区；

在载流子存储区的第一表面通过离子注入形成P基区；

在P基区的第一表面通过离子注入形成第三P

在N

在第一沟槽的侧壁和底部形成栅氧层，栅氧层的厚度适于第一沟槽尺寸，使得在形成栅氧层之后，保留第一剩余沟槽；

在第一剩余沟槽中填充多晶硅形成栅极；

在第三P

在第二沟槽中填充多晶硅形成第一多晶硅区；在第三沟槽中填充多晶硅形成第二多晶硅区。

本发明实施例提供的MOSFET及其制作方法，在传统沟槽型MOSFET的基础上，集成了单极性异质结的二极管(HJD)，减小了反向恢复电流和反向电压，降低了器件的动态功耗。

附图说明

图1为本发明实施例提供的一种MOSFET的结构示意图；

图2为本发明实施例提供的MOSFET的等效电路示意图；

图3为本发明实施例提供的MOSFET中的异质结能带结构示意图；

图4为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之一；

图5为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之二；

图6为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之三；

图7为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之四；

图8为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之五；

图9为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之六；

图10为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之七；

图11为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之八；

图12为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之九。

具体实施方式

为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种MOSFET的结构示意图，如图1所示，本发明实施例提供的一种MOSFET包括至少一个晶体管单元，所述至少一个晶体管单元包括：

漂移区9；

在漂移区9的第一表面901形成的第一P

邻接漂移区9的第一表面901的载流子存储区22；

邻接载流子存储区22的第一表面2201的第一P基区51和第二P基区52；

邻接第一P基区51的第一表面的第三P

邻接第二P基区52的第一表面第四P

形成于第一沟槽110侧壁和底部的栅氧层12，栅氧层12的厚度适于第一沟槽110尺寸，使得在形成栅氧层12之后，保留第一剩余沟槽110’；

在第一剩余沟槽110’中填充多晶硅形成的栅极21；

填充于第二沟槽120中的第一多晶硅区41；

填充于第三沟槽130中的第二多晶硅区42。

具体地，漂移区9可以包括N

该栅极21的厚度是在5纳米(nm)和100纳米之间，特别地在10纳米和50纳米之间。栅极21可以包括金属、金属合金、金属氮化物或金属碳化物。金属可以是钛(Ti)、钼(Mo)或钽(Ta)。金属合金可以是TiAl或TiW。金属氮化物可以是氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或氮化钼(MoN)。碳化物可以是碳化钛(TiC)。

在一些实施例中，第一多晶硅区41和载流子存储区22构成第一异质结二极管；第一P基区51和载流子存储区22构成第二异质结二极管；第一P

具体地，第一多晶硅区41可以包括P

在一些实施例中，第一异质结二极管的开启电压(VTH)小于第二异质结二极管的开启电压；第二异质结二极管的开启电压小于第三异质结二极管的开启电压。

在一些实施例中，载流子存储区22的掺杂浓度大于0.1E16cm

在一些实施例中，第一多晶硅区41包括P

在一些实施例中，所述至少一个晶体管单元还包括：

衬底7；

漂移区9邻接于衬底7的第一表面。

在一些实施例中，所述至少一个晶体管单元还包括：

邻接于衬底7的第二表面的漏极14。

在一些实施例中，所述至少一个晶体管单元还包括：

覆盖栅极21的介质层12’。

在一些实施例中，所述至少一个晶体管单元还包括：

覆盖介质层12’的源极18。

具体地，图2为本发明实施例提供的MOSFET的等效电路示意图，如图2所示，本发明实施例提供的MOSFET，在传统沟槽型MOSFET的基础上，集成了单极性异质结的二极管(HJD)，减小了反向恢复电流和反向电压，降低了器件的动态功耗。

图3为本发明实施例提供的MOSFET中的异质结能带结构示意图，如图3所示，多晶硅区(poly)和载流子存储区(CSL)异质结能带图，由于异质结二极管的导带差大约在0.7eV，价带相差差比较大，所以在施加正向电压时，导带势垒变弱，但是价带势垒依旧很高，所以实现了单极性导电的异质结二极管，反向恢复电荷较少；同时第一异质结二极管(J1)和器件的体二极管(J2)并联，在作为续流二极管时，大大减少了器件的反向恢复电流，提供反向恢复能力。P

另外，P

CSL(比漂移区的掺杂浓度稍高，浓度在E16次方量级)的存在即防止了P

本发明实施例提供的MOSFET，在传统沟槽型MOSFET的基础上，集成了单极性异质结的二极管(HJD)，减小了反向恢复电流和反向电压，降低了器件的动态功耗。

本发明实施例还提供一种制作MOSFET的方法，该方法包括：

步骤201、在漂移区9的第一表面901通过离子注入形成第一P

步骤202、在漂移区9的第一表面901生长出载流子存储区22；

步骤203、在载流子存储区22的第一表面2201通过离子注入形成P基区5；

步骤204、在P基区5的第一表面501通过离子注入形成第三P

步骤205、在N

步骤206、在第一沟槽110的侧壁和底部形成栅氧层12，栅氧层12的厚度适于第一沟槽110尺寸，使得在形成栅氧层12之后，保留第一剩余沟槽110’；

步骤207、在第一剩余沟槽110’中填充多晶硅形成栅极21；

步骤208、在第三P

步骤209、在第二沟槽120中填充多晶硅形成第一多晶硅区41；在第三沟槽130中填充多晶硅形成第二多晶硅区42。

具体地，下面以一些示例性的流程对制作MOSFET的方法进一步说明：

1、图4为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之一，如图4所示，在N

2、图5为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之二，如图5所示，在漂移区9的第一表面901外延生长出载流子存储区22。载流子存储区22比N

3、图6为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之三，如图6所示，在载流子存储区22的第一表面2201通过离子注入形成P基区5。

4、图7为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之四，如图7所示，在P基区5的第一表面501通过离子注入形成第三P

5、图8为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之五，如图8所示，在N

6、图9为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之六，如图9所示，在第一沟槽110的侧壁和底部通过沉积形成栅氧层12，栅氧层12的厚度适于第一沟槽110尺寸，使得在形成栅氧层12之后，保留第一剩余沟槽110’。第一沟槽110可以是U型沟槽。

7、图10为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之七，如图10所示，在第一剩余沟槽110’中填充多晶硅形成栅极21。

8、图11为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之八，如图11所示，在第三P

9、图12为本发明实施例提供的一种制作MOSFET的过程中的MOSFET的结构示意图之九，如图12所示，在第二沟槽120中填充多晶硅形成第一多晶硅区41；在第三沟槽130中填充多晶硅形成第二多晶硅区42。

10、可以通过沉积层间电介质(ILD)，形成覆盖栅极21的介质层12’。

11、最后，沉积正面的金属电极，得到覆盖介质层12’的源极18，沉积背面的金属电极，得到漏极14，最终得到如图1所示的MOSFET。

需要说明的是：本公开不限于上述示例性的流程，上述制作步骤的先后顺序可以根据实际情况进行调整，例如，步骤9和步骤10的先后顺序可以互换。

本发明实施例提供的制作MOSFET的方法，在传统沟槽型MOSFET的基础上，集成了单极性异质结的二极管(HJD)，减小了反向恢复电流和反向电压，降低了器件的动态功耗。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。