一种片上系统芯片调试的方法和装置

技术领域

本发明涉及芯片设计领域，特别是涉及一种片上系统芯片调试的方法和装置

背景技术

片上系统(System On Chip，简写为SOC)是一种由多个知识产权(IntellectualProperty，简写为IP)模块构成的复杂电路系统，通常包含了处理器、模拟IP核、数字IP核、存储介质或接口、互连IP及接口、外设协议接口等，具有极高的复杂性和调试难度。当前业界主流的SOC测试手段包括使用联合测试工作组(Joint Test Action Group，简写为JTAG)等标准调试接口或基于通用异步收发器(Universal Asynchronous Receiver/Transmitter，简写为UART)的交互式调试。通常来讲，JTAG调试接口具有良好通用性，基本上可以得到所有主流调试软件的支持。而UART调试接口相对比较简单，要求很低，同时可以根据不同需求自主设计或者灵活调整其功能。

但上述两种方案各有一定的局限性。首先，JTAG协议依赖于较为复杂的测试访问端口((Test Access Port，简写为TAP)状态机，设计实现难度较高，同时需要占用4个芯片管脚。在SOC系统中，JTAG通常会作为CPU子系统的附属或者用于可测性设计(Design ForTest，简写为DFT)，前者用来进行软件调试，后者用于注入测试向量，很少作为独立IP模块存在，主机端也需要特定驱动支持，较为麻烦。其次，UART作为一种常用的外设接口，虽然只需要暂用两个芯片管脚，而且协议实现很简单，但是使用UART调试SOC系统通常需要依赖于CPU上执行相应的固件程序，无法在CPU异常的情况独立进行调试，并且UART协议也无法在物理层提供可靠性保证。

鉴于此，如何克服现有技术所存在的缺陷，解决现有片上系统芯片调试方法实现较为复杂或无法独立进行测试的现象，是本技术领域待解决的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明解决了现有片上系统芯片调试方法实现较为复杂或无法独立进行测试的问题。

本发明实施例采用如下技术方案：

第一方面，本发明提供了一种片上系统芯片调试的方法，具体为：主机生成片上系统芯片的调试信息，将调试信息转化为片上总线信号，将调试信息以片上总线信号的形式通过IIC协议发送至从机；从机根据接收到的调试信息生成应答信息，利用IIC协议将应答信息发送至主机；主机通过IIC协议接收应答信息，将应答信息解析为片上总线信号，片上系统芯片解析片上总线信号，由解析出的应答内容获得调试结果。

优选的，所述生成片上系统芯片的调试信息，当调试信息为写协议时，具体包括：主机在写协议中写入字段：第一起始位、第一从机地址、写标志、指令、读写地址、写数据和停止位；其中，第一起始位为1位，表示写协议开始；第一从机地址为1字节，表示调试信息需要发送的从机地址；写标志为1位，表示从机需要进行数据写入；指令为1字节，表示从机需要执行的调试指令；读写地址为4个1字节，表示指令相应的读写地址；写数据为至少1字节，表示写入从机的数据，字节的数量根据指令确定；停止位为1位，表示写协议结束。

优选的，所述生成片上系统芯片的调试信息，当调试信息为读协议时，具体包括：主机在读协议中写入字段：第二起始位、第二从机地址、写标志、指令、读写地址、第三起始位、第三从机地址、读标志、第一应答位、否应答和停止位；其中，第二起始位为1位，表示读协议开始；第二从机地址为1个字节，表示调试信息需要发送的从机地址；写标志为1位，表示第二从机地址为需要进行写入的从机地址；指令为1字节，表示从机需要执行的调试指令；

读写地址为4个1字节，表示指令相应的读写地址；第三起始位为1字节，表示读出部分开始；第三从机地址为4字节，表示从机中的数据读取地址；读标志为1位，表示表示第三从机地址为需要进行读出的从机地址；第一应答位为1位，表示主机是否能继续写入数据；否应答位为1位，表示主机是否已对读数据接收完成；停止位为1位，表示度协议结束。

优选的，所述指令为1字节，表示从机需要执行的调试指令，具体包括：指令中包含连续数据流的对齐方式，以便从机根据连续数据流的不同拆包方式进行写入或读取。

优选的，所述指令为1字节，表示从机需要执行的调试指令，具体包括：指令中包含读写属性的方式，以便从机根据读写属性获取提前判断并及时响应的时机。

优选的，所述否应答位为1位，表示主机是否已对读数据接收完成，具体包括：当主机完成读数据的接收后，给出否应答字段。

优选的，所述从机根据接收到的调试信息生成应答信息，当调试信息为写协议时，具体包括：从机在写协议的各字段后写入应答位：其中，第一从机地址后的应答位，表示第一从机地址是否合法；指令后的应答位，表示从机是否空闲；每个读写地址后的应答位，表示该读写地址是否合法；每个写数据字节后的应答位，表示从机是否能够继续写入。

优选的，所述从机根据接收到的调试信息生成应答信息，当调试信息为读协议时，具体包括：从机在读协议的各字段后写入应答位，在读标志后写入读数据；其中，第二从机地址后的应答位，表示第二从机地址是否合法；指令后的应答位，表示从机是否空闲；每个读写地址后的应答位，表示该读写地址是否合法；每个读数据为1字节，表示由读写地址读出的数据，字节的数量由指令确定。

优选的，所述将应答信息解析为片上总线信号，还包括：当主机准备写入数据时，若从机在指令后的应答位回复了否应答，终止当前传输，并在指定等待时间后执行重传。

另一方面，本发明提供了一种片上系统芯片调试的装置，具体为：IIC协议解析模块、FIFO模块和片上总线模块，用于进行第一方面提供的片上系统芯片调试的方法，具体包括：IIC协议解析模块通过IIC接口与外部IIC设备连接，IIC协议接口与FIFO模块和片上总线模块之间互相连接，片上总线模块通过片上总线协议与片上系统连接；其中，IIC协议解析模块解析和驱动IIC接口协议，完成调试信息的发送和应答信息的接收；FIFO模块缓存写协议中的写数据；片上总线模块将调试信息转化为片上总线信号。

与现有技术相比，本发明实施例的有益效果在于：将调试信息转换为特定格式的片上总线信号，并通过集成电路总线(Inter-Integrated Circuit，简写为IIC)协议发送至从机，再通过IIC协议接收从机反馈的应答信息，从而完成SOC的调试。该方法提供了一种能与现有IIC标准兼容，同时独立于CPU的SOC调试手段，能够方便的通过现有系统中的IIC接口完成SOC芯片内部数据的访问与调试。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种片上系统芯片调试的方法流程图；

图2本发明实施例提供的一种基本写协议的结构示意图；

图3本发明实施例提供的一种基本读协议的结构示意图；

图4为本发明实施例提供的一种片上系统芯片调试的装置结构示意图；

图5为本发明实施例提供的装置进行测试的连接方式示意图；

图6为本发明对于写协议中的各应答位判断过程流程示意图；

图7为本发明对于读协议中的各应答位判断过程流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明是一种特定功能系统的体系结构，因此在具体实施例中主要说明各结构模组的功能逻辑关系，并不对具体软件和硬件实施方式做限定。

此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面就参考附图和实施例结合来详细说明本发明。

为了解决现有SOC调试方式的问题，本实施例提供了一种独立、较为简单、可靠性高，通用性强的SOC芯片调试手段。

进行片上系统芯片调试时，需要与外部设备之间进行调试信息的收发，并接收外部设备根据调试信息反馈的应答信息；也可能由外部设备发送调试信息，由片上系统芯片根据调试信息反馈应答信息；还可能在两个片上系统之间进行双向的调试信息和应答信息的交互。本实施例中，为了描述清楚，将发出调试信息的设备称为主机，将接收调试信息并反馈应答信息的设备成为从机。

如图1所示，本发明实施例提供的片上系统芯片调试的方法具体步骤如下：

步骤101：主机生成片上系统芯片的调试信息，将调试信息转化为片上总线信号，将调试信息以片上总线信号的形式通过IIC协议发送至从机。

高级微控制器总线架构(Advanced Microcontroller Bus Architecture，简写为AMBA)，也称为片上总线，为ARM架构下S0C设计中广泛应用的数据传输方式，在特殊应用集成电路以及系统芯片等SOC设计项目中也得到了广泛应用。AMBA能够根据各种数据传输协议，完成各种不同接口之间的数据转换。在本实施例提供的方法中，通过芯片与片上信息直接的接口，将调试信息转换为片上总线信号，利用AMBA完成SOC芯片和IIC接口之间的数据交互，使SOC中的调试信息能够不依赖CPU，而直接通过IIC协议进行读写。由于AMBA协议和IIC协议都为通用的数据交换协议，且拥有相应的通用硬件接口，因此能够确保本实施例提供的方法与现有软硬件设计的无缝衔接，无需进行额外的软硬件特殊适配。

在本发明实施例中，为了使从机能够获取需要的调试指令和调试数据，在实际实施中，可以根据需要确定调试信息的通信协议。通信协议中需要包含所需的调试指令和调试数据，以及其它的通信状态数据或设备状态数据。同时，为了调试信息能够通过片上总线和IIC接口进行传输，通信协议还需要能够支持AMBA和IIC协议。

步骤102：从机根据接收到的调试信息生成应答信息，利用IIC协议将应答信息发送至主机。

主机发出调试信息后，还需要根据从机的应答信息获得调试结果。IIC协议为双向通信协议，因此，从机根据调试信息生成的应答信息，也可以使用IIC协议返回主机。由于IIC接口为通用数据接口，因此本发明实施例提供的方法，对于从机的软硬件系统并无限制，只需能够通过IIC接口进行数据读写、能够对调试信息进行相应、且能够生成相应的应答信息。

从机获取到调试信息后，可以根据通信协议对调试信息进行解析，并进行相应的响应，生成应答信息。相应的，为了使主机能够获取应答信息中的相应数据，在实际实施中，可以根据需要确定应答信息的通信协议。通信协议中需要包含所需的应答数据，以及其它的通信状态数据或设备状态数据。同时，为了应答信息能够通过IIC接口进行传输，通信协议还需要能够支持IIC协议。

步骤103：主机通过IIC协议接收应答信息，将应答信息解析为片上总线信号，片上系统芯片解析片上总线信号，由解析出的应答内容获得调试结果。

主机通过IIC协议接收到从机反馈的应答信息后，片上系统芯片即可通过片上总线获取应答信息，并根据通信协议对应答信息进行解析，即可获取到相应的调试结果，完成片上系统芯片的调试。

经过本实施例中提供的步骤101至步骤103后，即可通过片上总线、IIC协议和特定的通信协议，使片上系统芯片可以主动和外部设备进行方便的数据交互，在不依赖额外硬件和CPU支持的情况下，完成了片上系统芯片的调试。

在本发明实施例提供的方法中，使用片上总线和IIC协议等通用数据接口完成调试信息和应答信息的交互。以下提供一种可用的通信协议，该协议可以携带调试时所需的指令和数据，并在协议层面完全兼容IIC标准协议。可以理解的是，以下通信协议格式仅为一种可用通信协议的示例，并不作为本发明保护协议的限制。

(1)当调试信息为写协议时。

主机在写协议中写入字段：第一起始位、第一从机地址、写标志、指令、读写地址、写数据和停止位。

如图2所示，为基本写协议的结构示意图。图中每一格代表一位，深色位由主机写入，作为调试信息使用。

第一起始位(Start，简写为S)为1位，表示写协议开始。接收到调试信息的从机由该位开始对调试信息进行解析。

第一从机地址(Slaver location，简写为SL)为1字节(8位)，表示调试信息需要发送的从机地址。主机根据该地址将调试信息发送至从机，从机根据该地址确认本机是否应接收该调试信息。

写标志(Write，简写为W)为1位，表示从机需要进行数据写入。从机中写入的数据可以为从机存储器件中保存的普通数据，也可以为调试指令的参数、从机的寄存器值等。

指令(Command，简写为CM)为1字节，表示从机需要执行的调试指令。具体的指令内容根据调试需要确定，进行调试时，由从机执行指令，并将执行结果作为应答信息向反馈回主机。

读写地址(Adress，简写为AD)为4个1字节，表示指令相应的读写地址。在写协议中，该地址表示写数据所写入的地址，可以为从机的寄存器地址、内存地址、文件系统地址等。

写数据(Write Data，简写为WD)为至少1字节，表示写入从机的数据，字节的数量根据指令确定。从机根据读写地址将写数据字段中的数据写入相应的位置。

停止位(Stop，简写为P)为1位，表示写协议结束。由于写数据的长度不确定，因此还需要使用停止位作为结束标志，从机解析到停止位后，结束对调试指令的解析。

通过上述协议，主机可以向从机发送需要进行数据写入的调试指令，以及相应的写入数据。

(2)当调试信息为读协议时。

主机在读协议中写入字段：第二起始位、第二从机地址、写标志、指令、读写地址、第三起始位、第三从机地址、读标志、第一应答位、否应答和停止位。

如图3所示，为基本读协议的结构示意图。图中每一格代表一位，深色位由主机写入，作为调试信息使用。

第二起始位(S)为1位，表示读协议开始。接收到调试信息的从机由该位开始对调试信息进行解析。

第二从机地址(SL)为1个字节，表示调试信息需要发送的从机地址。主机根据该地址将调试信息发送至从机，从机根据该地址确认本机是否应接收该调试信息。

写标志(W)为1位，表示第二从机地址为需要进行写入的从机地址。进行调试时，从机需要先将指令写入内存中，才能对指令进行执行，因此读协议的指令字段前也需要包含写标志，表示后续的指令字段需要写入从机。

指令(CM)为1字节，表示从机需要执行的调试指令。具体的指令内容根据调试需要确定，进行调试时，由从机执行指令，并将执行结果作为应答信息向反馈回主机。

读写地址(AD)为4个1字节，表示指令相应的读写地址。在读协议中，该地址表示需要读取的数据地址，可以为从机的寄存器地址、内存地址、文件系统地址等。从机根据读写地址读出相应地址中的数据，并将读出的数据作为应答信息反馈给主机。

第三起始位(S)为1字节，表示读出部分开始。读协议中，需要为从机保留反馈读出数据的位置，因此，使用另一个起始位作为主机数据和从机数据的分割，从机在第三起始位之后写入读取到的数据。

第三从机地址(SL)为4字节，表示从机中的数据读取地址。表示反馈后续读出数据的从机地址，从机根据该地址确认本机是否应进行数据读取和反馈，主机根据该地址对反馈数据的从机进行区分。

读标志(Read，简写为R)为1位，表示表示第三从机地址为需要进行读出的从机地址。为了区分读出的从机读出数据和需要向从机写入的数据，读协议中使用读标志进行标识，读标志之后的数据为从机读取到的数据。

第一应答位(Acknowledgement，简写为AC)为1位，表示主机是否能继续写入数据。在本发明实施例提供的通信协议中，主机和从机都能够使用应答位向对方反馈设备状况或指令执行状况，每个应答位都可以对其之前字段的执行结果或确认情况进行反馈。读协议中，每个从机读取到的数据字段中，每个字节之后都会包含一个第一应答位，在主机将其之前字节的数据写入主机后，使用该应答位向从机反馈写入动作的执行结果。

否应答位(Negative-Acknowledgment，简写为NA)为1位，表示主机是否已对读数据接收完成。由于读协议中可能包含不止一个从机读到的数据字节，且字节的数量不确定，因此，当主机完成读数据的接收后，从机反馈的所有数据字节都被主机接收完成，主机还需要给出否应答字段，以标识接收完成。

在上述读协议和写协议的基础上，由图2和图3中的通信协议可见，仅有一部分字段用于主机写入调试信息，还有另一部分浅色位的字段对于主机来说保留未使用。保留的字段可以作为应答位，由从机进行写入和发送，以便通过同一种读协议和写协议对调试指令的响应结果进行反馈，以定义各种异常情况的反馈和处理机制。在具体实施中，这些应答位利用IIC传输的NACK/ACK，通过赋予不同时刻的NACK/ACK信号不同含义，保证了异常状态的及时反馈。

(1)当应答信息为写协议时。

从机在写协议的各字段后写入应答位。

如图2所示，为基本写协议的结构示意图。图中每一格代表一位，浅色位由从机写入，作为应答信息中的应答位(AC)使用。

第一从机地址(SL)后的应答位，表示第一从机地址是否合法。从机接收到调试信息后，判断第一从机地址是否为本机地址，并根据判断结果设置应答消息中的该应答位的值；主机可以根据该应答位的值判断调试信息是否发送至正确的主机。

指令(CM)后的应答位，表示从机是否空闲。当从机空闲时，能够执行相应指令，指令执行完成后，从机将应答消息中的该应答位设为真；主机可以根据该应答位的值判断指令是否已被从机执行。

每个读写地址(AD)后的应答位，表示该读写地址是否合法。从机接收到写协议后，需要根据写协议中的写数据(WD)写入指令和读写地址对应的位置进行数据写入前，需要判断读写地址是否合法，并根据判断结果设置应答消息中的该应答位的值；主机可以根据该应答位的值判断写入地址是否合法。

每个写数据(WD)字节后的应答位，表示从机是否能够继续写入。从机每进行一个字节的数据写入后，判断是否可以继续进行写入，若能够继续写入，则将该字节之后的应答位设置为真；主机可以根据该应答位的值判断哪些写数据字节已被写入从机，以及从机中是否能够继续写入数据。

(2)当应答信息为读协议时。

从机在读协议的各字段后写入应答位，在读标志后写入读数据。

如图3所示，为基本读协议的结构示意图。图中每一格代表一位，浅色位由从机写入，作为应答信息使用。

第二从机地址(SL)后的应答位，表示第二从机地址是否合法。从机接收到调试信息后，判断第二从机地址是否为本机地址，并根据判断结果设置应答消息中的该应答位的值；主机可以根据该应答位的值判断调试信息是否发送至正确的主机。

指令(CM)后的应答位，表示从机是否空闲。当从机空闲时，能够执行相应指令，指令执行完成后，从机将应答消息中的该应答位设为真；主机可以根据该应答位的值判断指令是否已被从机执行。

每个读写地址(AD)后的应答位，表示该读写地址是否合法。从机接收到写协议后，需要根据读协议中的读写地址进行数据读取，进行数据读取前，需要判断读写地址是否合法，并根据判断结果设置应答消息中的该应答位的值；主机可以根据该应答位的值判断写入地址是否合法。

每个读数据(RD)为1字节，表示由读写地址读出的数据，字节的数量由指令确定。从机每进行一个字节的数据读取后，将读取到的数据按字节依次写入读数据字段中；主机接收到应答消息后，依次接收读数据中的每一个字节，并设置每个读数据字节后的应答位。

在一些实施方式中，上述写协议和读协议中的应答位对应的含义可以参照下表设置，也可以根据其它字段的含义和作用进行调整。

可以理解的是，在实际应用中，主机也可以根据从机的应答位的数值，选择下一步应进行的处理。当主机准备写入数据时，若从机在指令后的应答位回复了否应答，终止当前传输，并在指定等待时间后执行重传。例如，在主机接收到从机接收到读协议后返回的应答信息，准备接收并写入其中的读数据时，若发现从机接收到CM字段后回复了NACK，得知从机不能继续读取数据，可以终止这笔传输，并在一段时间后执行重传，从而避免了数据的丢失。

上述通信协议中，使用CM字段承载主机发出的调试指令。在实际实施中，主机还需要向从机传输一些其它信息。因此，还可以通过增加CM字节的形式实现一些附加功能。以下简单提供一些可以在CM字段中携带的信息，具体实施中，可以根据需要对CM字段中携带的内容进行定义。

(1)对齐方式

指令中包含连续数据流的对齐方式，以便从机根据连续数据流的不同拆包方式进行写入或读取。

通过CM字节中的对齐方式，可以实现连续数据流的不同拆包写入或读取方式，保证了数据的完整性。同时，通过这种方式，可以发出准确的AMBA总线请求，提高数据传输效率，减少总线占用。

实际实施中，批量数据可以根据不同的对齐方式进行拆包，具体的对齐方式和拆包方式可以根据实际的数据读写需求确定。例如：在某个实际场景中，需要读写的数据量为：8Bytes，读写的起始地址为：0x2000，不同拆包方式的读写地址可以参考下表。

(2)读写属性

指令中包含读写属性的方式，以便从机根据读写属性获取提前判断并及时响应的时机。

在一般IIC协议中，在从机地址写入阶段，从机无法直接由读标记或写标记判断调试指令中的请求是读请求还是写请求，从而可能会导致读取需要等待和写入数据无法及时缓存导致丢失的问题。因此，可以通过在CM字节中引入读写属性的方式，给从机提前判断并及时响应的时机，

本发明实施例提供的片上系统芯片调试的方法，为了解决现有SOC芯片调试手段存在的局限性，采用IIC协议作为物理层协议，设计实现了一种基于IIC协议的SOC调试方法。基于IIC协议，通过待测试的SOC上的IIC从机接口的形式，与调试主机通信，将主机的调试信息转化为内部总线信号，并利用IIC协议的应答，设计了一系列ACK/NACK机制实现了不同传输请求和错误处理。通过本实施例提供的方法，可以以极低的开发成本，实现一种与IIC标准兼容的、独立的、易用的、高可靠的SOC调试手段。通过在SOC系统中集成本发明，可以与任意的支持IIC协议的主机设备相连，从而方便的芯片内部数据的访问与调试。

在上述实施例提供的片上系统芯片调试的方法的基础上，本发明还提供了一种可用于实现上述方法的片上系统芯片调试的装置。

如图4所示，是本发明实施例的装置架构示意图。装置包括：IIC协议解析模块、FIFO模块和片上总线模块，用于实现实施例提供的片上系统芯片调试的方法。IIC协议解析模块通过IIC接口与外部IIC设备连接，IIC协议接口与FIFO模块和片上总线模块之间互相连接，片上总线模块通过片上总线协议与片上系统连接。实际实施中，各模块可以为独立或集成的硬件模块，也可以为软件逻辑模块。

IIC协议解析模块解析和驱动IIC接口协议，完成调试信息的发送和应答信息的接收。IIC协议解析模块主要功能为解析和驱动IIC接口协议，遵循标准IIC协议，支持不同的通信速率。

FIFO模块缓存写协议中的写数据。FIFO模块主要功能为缓存写入的数据，避免拥塞和数据丢失。

片上总线模块将调试信息转化为片上总线信号。AMBA主要是将读写请求转化为对应的AMBA接口行为，可以根据需求和功能使用AXI、AHB、APB等具体的总线结构进行实现。

在一些实施方式中，可以通过如图5所示的方式进行主机和从机之间的连接。在主机中，集成了本实施例提供的装置，装置中的SOC系统可以与任意支持IIC接口的设备通信，通过使用实施例提供的方法进行调试信息和应答信息的交互，在上电和解除系统复位后不依赖于CPU即可通信。在实际实施中，本实施例提供的装置和IIC接口的设备都可以作为上述实施例中的主机或从机使用。当本实施例提供的装置发送调试信息时，本实施例提供的装置作为主机，IIC接口的设备作为从机；当IIC接口的设备发送调试信息时，IIC接口的设备作为主机，本实施例提供的装置作为从机。

主机和从记得通信过程中，以及设备进行调试指令响应时，都可能会发生错误或异常。因此，本实施例提供过的装置进行调试时，还需要根据上述实施例中提供的通信协议中应答位的状态，以提前快速判断对方的通信状态并及时处理。

如图6所示，对于写协议中的各应答位判断过程如下。

步骤201：根据从机地址后的应答位判断从机地址是否匹配。

步骤202：根据指令后的应答位判断从机设备是否空闲。

步骤203：根据读写地址后的应答位判断请求的写地址是否合法。

步骤204：根据写数据后的应答位判断从机是否可以进行连续写入。

经过本实施例中提供的步骤201至步骤204后，即可对调试中常见的错误或异常进行判定，设备可以根据判定结果及时进行处理。

如图7所示，对于写协议中的各应答位判断过程如下。

步骤301：根据第二从机地址后的应答位判断从机地址是否匹配。

步骤302：根据指令后的应答位判断从机设备是否空闲。

步骤303：根据读写地址后的应答位判断请求的读地址是否合法。

步骤304：根据第三从机地址后的应答位判断从机地址是否匹配。

步骤305：根据每个读数据字节后的应答位判断本字节数据的读取是否完成。

步骤306：根据读数据后的应答位判断是否进行连续读。

经过本实施例中提供的步骤301至步骤306后，即可对调试中常见的错误或异常进行判定，设备可以根据判定结果及时进行处理。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。