一种延时测试电路、信号线路径延迟的测量方法及装置

技术领域

本发明涉及电路控制技术领域，具体涉及一种信号线路径延迟的测量方法及装置。

背景技术

自动化测试设备(Automatic Test Equipment，ATE)在进行测试时连出大量的信号线，用于连接到被测器件(Device Under Test，DUT)上进行测试，由于不同用户的DUT芯片千差万别，因此都是由用户自己设计一个线路板，将ATE的信号线连接到DUT上，板上的信号线的长度对于ATE来说是未知的，但是ATE又必须知道信号线上产生的路径延时，否则测试时，信号由于附加了一段未知的路径延时，测试很可能会出错。

然而，上述的延时值不仅包含了连接至DUT板上信号线的延时值还包括了DUT板自身的延时值，需要测量得到DUT板自身的延时值后，才能真正的得到ATE信号线的延时值，测量并不方便且还需要设计DUT板。

发明内容

有鉴于此，本发明实施例提供了一种信号线路径延迟的测量方法及装置，以此解决现有技术中ATE信号线路的路径延时测量不方便且成本较高的问题。

根据第一方面，本发明实施例提供了一种延时测试电路，包括：

集成在自动测试设备中的现场可编程门阵列芯片以及管脚电路芯片；

所述现场可编程门阵列芯片包括时钟信号发生器、脉冲信号发生器、脉冲发送触发器、结果采样触发器以及处理逻辑器，所述时钟信号发生器的输出端与所述脉冲发送触发器、所述结果采样触发器的输入端电性连接，所述脉冲信号发生器的输出端与所述脉冲发送触发器的输入端电性连接，所述处理逻辑器与所述结果采样触发器电性连接；

所述管脚电路芯片包括驱动器、比较器、数模转换器和连接端口，所述驱动器的输入端与所述脉冲发送触发器的输出端电性连接，所述驱动器的输出端与所述连接端口电性连接，所述连接端口与所述比较器的其中一个输入端电性连接，所述比较器的另一个输入端与所述数模转换器的输出端电性连接，所述比较器的输出端与所述结果采样触发器的输入端连接，所述处理逻辑器与所述数模转换器电性连接。

结合第一方面，在第一方面第一实施方式中，所述时钟信号发生器与所述结果采样触发器之间设有延时器，延时器与处理逻辑器电性连接。

结合第一方面，在第一方面第二实施方式中，所述脉冲信号发生器与所述脉冲发送触发器之间设有延时器，延时器与处理逻辑器电性连接。

结合第一方面，在第一方面第三实施方式中，所述比较器与所述结果采样触发器之间设有延时器，延时器与处理逻辑器电性连接。

结合第一方面，在第一方面第四实施方式中，所述时钟信号发生器与所述结果采样触发器之间、所述脉冲信号发生器与所述脉冲发送触发器之间、所述比较器与所述结果采样触发器之间的其中至少一处设有延时器，延时器与处理逻辑器电性连接。

根据第二方面，本发明实施例还提供了一种信号线路径延迟的测量方法，所述方法包括以下步骤：

将被测信号线连接至所述管脚电路芯片的所述连接端口；

所述时钟信号发生器按照预设时钟频率发送时钟信号以及所述脉冲信号发生器按照预设脉冲参数发送脉冲信号，通过所述管脚电路芯片的所述触发器向所述被测信号线发送所述脉冲信号；

利用时域反射技术，通过所述管脚电路芯片的所述比较器接收所述被测信号线返回的反射信号；所述处理逻辑器通过所述数模转换器控制所述比较器的比较门限，以对所述反射信号进行切片；

通过所述结果采样触发器对返回信号进行采样记录；所述采样记录时对采样时刻和/或脉冲输出时刻进行延时处理；

基于所述采样记录的结果，确定所述被测信号线的延时值以及连接质量。

结合第二方面，在第二方面第一实施方式中，所述通过所述结果采样触发器对返回信号进行采样记录，具体包括：

对时钟信号、所述脉冲信号、所述比较器返回的所述反射信号中的其中至少一种信号进行延时，通过所述结果采样触发器对返回信号进行采样记录。

结合第二方面第一实施方式，在第二方面第二实施方式中，通过所述延时器对时钟信号、所述脉冲信号、所述比较器返回的所述反射信号中的其中至少一种信号进行延时，所述延时器设置在所述现场可编程门阵列芯片内，所述延时器与所述处理逻辑器电性连接。

结合第二方面，在第二方面第三实施方式中，在所述比较器接收反射信号时通过所述处理逻辑器调整所述数模转换器的比较门限，所述比较门限的比较值位于预设比较范围内。

根据第二方面，本发明实施例还提供了一种信号线路径延迟的测量装置，所述装置包括：

第一测量模块，用于将被测信号线连接至所述管脚电路芯片的所述连接端口；

第二测量模块，用于所述时钟信号发生器按照预设时钟频率发送时钟信号以及所述脉冲信号发生器按照预设脉冲参数发送脉冲信号，通过所述管脚电路芯片的所述触发器向所述被测信号线发送所述脉冲信号；

第三测量模块，用于利用时域反射技术，通过所述管脚电路芯片的所述比较器接收所述被测信号线返回的反射信号；所述处理逻辑器通过所述数模转换器控制所述比较器的比较门限，以对所述反射信号进行切片；

第四测量模块，用于通过所述结果采样触发器对返回信号进行采样记录；所述采样记录时对采样时刻和/或脉冲输出时刻进行延时处理；

第五测量模块，用于基于所述采样记录的结果，确定所述被测信号线的延时值以及连接质量。

本发明的延时测试电路、信号线路径延迟的测量方法及装置，通过在集成至ATE的现场可编程门阵列芯片设置时钟信号发生器、脉冲信号发生器、脉冲发送触发器、结果采样触发器以及处理逻辑器，且时钟信号发生器的输出端与脉冲发送触发器、结果采样触发器的输入端电性连接，脉冲信号发生器的输出端与脉冲发送触发器的输入端电性连接，处理逻辑器与结果采样触发器电性连接，同时，为集成至ATE的管脚电路芯片设置驱动器、比较器、数模转换器和连接端口，驱动器的输入端与脉冲发送触发器的输出端电性连接，驱动器的输出端与连接端口电性连接，连接端口与比较器的其中一个输入端电性连接，比较器的另一个输入端与数模转换器的输出端电性连接，比较器的输出端与结果采样触发器的输入端连接，处理逻辑器与数模转换器电性连接，使得ATE的在不增加ATE硬件电路的情况下可以对信号线进行精细的TDR测量，不仅可以得出用户附加的DUT板的路径延时，也可检查信号线整个路径上的连接质量，实现仅利用ATE上现有的FPGA和PE电路，进行路径延时的TDR测量。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1示出了本发明提供的延时测试电路的结构示意图之一；

图2示出了本发明提供的延时测试电路中理想状态下反射波形的示意图；

图3示出了本发明提供的延时测试电路中非理想状态下反射波形的示意图；

图4示出了本发明提供的延时测试电路中进行TDR测量时的示意图；

图5示出了本发明提供的延时测试电路中进行TDR测量时像素化的反射波形的示意图；

图6示出了本发明提供的延时测试电路的结构示意图之二；

图7示出了本发明提供的延时测试电路的结构示意图之三；

图8示出了本发明提供的延时测试电路的结构示意图之四；

图9示出了本发明提供的信号线路径延迟的测量方法的流程示意图；

图10示出了本发明提供的信号线路径延迟的测量装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

ATE在进行测试时连出大量的信号线，用于连接到DUT上进行测试，信号线由ATE设备内部集成的管脚电路(Pin Electronics，PE)芯片上连出。

由于不同用户的DUT芯片千差万别，因此都是由用户自己设计一个线路板，将ATE的信号线连接到DUT上。这块线路板称之为DUT板，板上的信号线的长度对于ATE来说是未知的，但是ATE又必须知道信号线上产生的路径延时(信号延时)，否则测试时，信号由于附加了一段未知的路径延时，测试很可能会出错。

为了得到此DUT板上面的路径延时，就需要利用时域反射技术(Time domainreflectometry，TDR)进行测量。首先利用TDR技术测量无DUT板连接的信号延迟，接下来连接DUT板，重复进行TDR测量，这两个测量值的差值即是DUT板卡引入的路径延时。TDR测试原理是一种利用时域反射技术来测量传输线路或元件的阻抗和信号质量的方法，TDR的工作原理是基于传输线理论，发射一个信号，然后等待回声，高频电信号到达线路末端时也会被反射，其中末端是信号线的开口端，由于PE芯片包括发射器和接收器，因此可以发射信号并接收回波。在发射信号和接收回波之间的时间差对应于到开路端的两倍距离(往返延时)。

但是上述的延时值(延时长度)不仅包含了连接至DUT板上信号线的延时值还包括了DUT板自身的延时值，还需要测量得到DUT板自身的延时值后，才能真正的得到ATE信号线的延时值，测量并不方便且还需要设计DUT板。

为了解决上述问题，在本实施例中提供了一种延时测试电路，旨在无额外的硬件电路开销的情况下测量ATE信号线的路径延时，图1是根据本发明实施例的延时测试电路的电路示意图，如图1所示，该电路具体包括：

集成在ATE中的现场可编程门阵列芯片(Field-Programmable Gate Array，FPGA)10以及管脚电路芯片20，其中，现场可编程门阵列芯片10包括时钟信号发生器11、脉冲信号发生器12、脉冲发送触发器13、结果采样触发器14以及处理逻辑器15，时钟信号发生器11的输出端与脉冲发送触发器13、结果采样触发器14的输入端电性连接，时钟信号发生器11用于给上述两个器件分别提供采样以及接收的时钟信号，脉冲信号发生器12的输出端与脉冲发送触发器13的输入端电性连接，脉冲信号发生器12用于给脉冲发送触发器13提供延时测量所需的脉冲信号，该脉冲信号为窄脉冲或者仅有上升沿的阶跃信号，处理逻辑器15与结果采样触发器14电性连接，处理逻辑器15用于对延时测量过程进行控制以及延时测量结果的处理；管脚电路芯片20包括驱动器21、比较器22、数模转换器23和连接端口，驱动器21的输入端与脉冲发送触发器13的输出端电性连接，驱动器21的输出端与连接端口电性连接，连接端口与比较器22的其中一个输入端电性连接，比较器22的另一个输入端与数模转换器23的输出端电性连接，比较器22的输出端与结果采样触发器14的输入端连接，处理逻辑器15与数模转换器23电性连接，驱动器21为管脚电路芯片20的发送器，比较器22为管脚电路芯片20的接收器，驱动器21还可以调整信号的幅值，由于现场可编程门阵列芯片10只能采集0、1信号，并不能感知信号的具体幅值，数模转换器23可以进行门限的设定，将信号一层层的切片进行采集。

在本发明实施例中，时钟信号发生器11按照预设时钟频率发送时钟信号，脉冲信号发生器12按照预设脉冲参数发送脉冲信号，处理逻辑器15具体用于对结果采样触发器14以及数模转换器23的相关参数进行控制，以对延时测量过程进行控制以及延时测量结果的处理。

部分的ATE其信号线直接与连接端口连接，即信号线与ATE是一体化出场设置的，对于这类型的ATE，现场可编程门阵列芯片10以及管脚电路芯片20均为ATE本身功能所需是ATE本身所集成的，增加本发明实施例的TDR测量功能时，仅需在现场可编程门阵列芯片10以及管脚电路芯片20内增加本发明实施里所提到的部分功能模块即可，无额外的硬件电路开销，就可以对ATE信号线的路径延时进行测量；另有部分的ATE其信号线需要外接，对于这类型的ATE，除了在现场可编程门阵列芯片10以及管脚电路芯片20内增加本发明实施里所提到的部分功能模块外，还需要将被测信号先30与连接端口保持连接。

在进行TDR测量时，如图2所示，理想的情况下发射信号(发射脉冲)会完全反射，但是如图3所示如果线路中间有明显的阻抗不连续点，则会在那个位置产生一个反射，其强度与不连续性成正比。

该延时测试电路在进行TDR测量时设定一个采样时刻X和比较电压Y后，按照预设脉冲参数由脉冲信号发生器12发送一个脉冲信号，可得到1bit的结果，如图4所述，即为(X，Y)坐标的值，其中，0表示信号幅值小于比较电压，1则表示信号幅值大于比较电压。

比较电压是由处理逻辑器15管理的，处理逻辑器15通过设置数模转换器23的比较门限进而设置比较单眼，因为TDR测量时需要遍历电压范围，大于比较电压表示此位置的信号值在当前比较电压之上，小于比较电压表示此位置的信号值在当前比较电压之下，以此对波形进行切片，并且能够将比较结果像素化，形成一个个像素点，如图5所示，一次测量可得一个坐标位置的值，将整个波形界面像素化，每个像素点对应一个采样时刻和一个比较电压，然后对每个像素点进行测量，不仅能够得到被测信号线30的路径延迟，还能够得知该被测信号线30的连接质量。

本发明提供的延时测试电路，通过在集成至ATE的现场可编程门阵列芯片10设置时钟信号发生器11、脉冲信号发生器12、脉冲发送触发器13、结果采样触发器14以及处理逻辑器15，且时钟信号发生器11的输出端与脉冲发送触发器13、结果采样触发器14的输入端电性连接，脉冲信号发生器12的输出端与脉冲发送触发器13的输入端电性连接，处理逻辑器15与结果采样触发器14电性连接，同时，为集成至ATE的管脚电路芯片20设置驱动器21、比较器22、数模转换器23和连接端口，驱动器21的输入端与脉冲发送触发器13的输出端电性连接，驱动器21的输出端与连接端口电性连接，连接端口与比较器22的其中一个输入端电性连接，比较器22的另一个输入端与数模转换器23的输出端电性连接，比较器22的输出端与结果采样触发器14的输入端连接，处理逻辑器15与数模转换器23电性连接，使得ATE的在不增加ATE硬件电路的情况下可以对信号线进行精细的TDR测量，不仅可以得出用户附加的DUT板的路径延时，也可检查信号线整个路径上的连接质量，实现仅利用ATE上现有的FPGA和PE电路，进行路径延时的TDR测量。

由于时钟信号的采样时钟频率有限，典型的比如是200MHz，即它只能每隔5ns采样一个点的结果，而如果要把反射的波形尽可能完整地通过采样结果触发器14记录下来，则采样间隔必须要尽量小，比如10ps。然而现场可编程门阵列芯片10内没有10GHz的时钟(对应的周期为10ps)，所以需要采用多次采样且每次错位一点点(例如10ps)的方式进行信号采样.

请参阅图6，在本发明实施例的一种可选实施方式中，在时钟信号发生器11与结果采样触发器14之间设有延时器16，具体的是在是在信号发生器11的输出端与结果采样触发器14其中一个输入端之间设置延时器16。

请参阅图7，在本发明实施例的另一种可选实施方式中，在脉冲信号发生器12与脉冲发送触发器13之间设有延时器16，具体的是在脉冲信号发生器12的输出端与脉冲发送触发器13其中一个输入端之间设置延时器16。

请参阅图8，在本发明实施例的另一种可选实施方式中，在比较器22与结果采样触发器14之间设有延时器16，具体的是在比较器22的输出端与结果采样触发器14其中一个输入端之间设置延时器16。

在本发明实施例的另一种可选实施方式中，也可以在时钟信号发生器11与结果采样触发器14之间、脉冲信号发生器12与脉冲发送触发器13之间、比较器22与结果采样触发器14之间的其中至少一处设有延时器16。只要使得采样时刻相对于脉冲输出时刻发生变化即可。

需要说明的是，无论在哪处/哪些处设置延时器16，延时器16均与处理逻辑器15电性连接，即延时器16为一个可调延时单元，具体的延时值可以由用户通过处理逻辑器15进行配置。

为了解决上述问题，在本实施例中提供了一种信号线路径延迟的测量方法，旨在无额外的硬件电路开销的情况下测量ATE信号线的路径延时，图9是根据本发明实施例图1所示的延时测量电路所实现的信号线路径延迟的测量方法的流程示意图，如图9所示，该方法具体包括以下步骤：

S10、将被测信号线30连接至管脚电路芯片20的连接端口。

部分的ATE其信号线直接与连接端口连接，即信号线与ATE是一体化出场设置的，对于这类型的ATE，需要连接信号线，只需要检查信号线是否正常可用/损坏后就可以对ATE信号线的路径延时进行测量；另有部分的ATE其信号线需要外接，对于这类型的ATE，则需要将被测信号先30与连接端口保持连接。

S20、时钟信号发生器11按照预设时钟频率发送时钟信号以及脉冲信号发生器12按照预设脉冲参数发送脉冲信号，通过管脚电路芯片20的触发器向被测信号线30发送脉冲信号，在本发明实施例中，脉冲信号为窄脉冲或者仅有上升沿的阶跃信号。

S30、利用TDR技术，通过管脚电路芯片20的比较器22接收被测信号线30返回的反射信号，其中，处理逻辑器15通过数模转换器23控制比较器22的比较门限，以对反射信号进行切片，更具体的，在比较器22接收反射信号时通过处理逻辑器15不断地调整数模转换器23的比较门限，需要说明的是，比较门限的比较值需要位于预设比较范围内。通过这样的不断地调整数模转换器23的比较门限的方式，可以对反射的波形进行一层层地切片，实现具体感知信号的幅值。

S40、通过结果采样触发器14对返回信号进行采样记录，在本发明实施例中，采样记录时对采样时刻和/或脉冲输出时刻进行延时处理。

步骤S40中对时钟信号、脉冲信号、比较器22返回的反射信号中的其中至少一种信号进行延时，通过结果采样触发器14对返回信号进行采样记录，例如，通过延时器16对时钟信号、脉冲信号、比较器22返回的反射信号中的其中至少一种信号进行延时，延时器16设置在现场可编程门阵列芯片10内，延时器16与处理逻辑器15电性连接，延时器16为可调的延时单元，这样可以使得采样间隔尽可能地小。

S50、基于采样记录的结果，确定被测信号线30的延时值以及连接质量。

本发明提供的信号线路径延迟的测量方法，通过在集成至ATE的现场可编程门阵列芯片10设置时钟信号发生器11、脉冲信号发生器12、脉冲发送触发器13、结果采样触发器14以及处理逻辑器15，且时钟信号发生器11的输出端与脉冲发送触发器13、结果采样触发器14的输入端电性连接，脉冲信号发生器12的输出端与脉冲发送触发器13的输入端电性连接，处理逻辑器15与结果采样触发器14电性连接，同时，为集成至ATE的管脚电路芯片20设置驱动器21、比较器22、数模转换器23和连接端口，驱动器21的输入端与脉冲发送触发器13的输出端电性连接，驱动器21的输出端与连接端口电性连接，连接端口与比较器22的其中一个输入端电性连接，比较器22的另一个输入端与数模转换器23的输出端电性连接，比较器22的输出端与结果采样触发器14的输入端连接，处理逻辑器15与数模转换器23电性连接，使得ATE的在不增加ATE硬件电路的情况下可以对信号线进行精细的TDR测量，不仅可以得出用户附加的DUT板的路径延时，也可检查信号线整个路径上的连接质量，实现仅利用ATE上现有的FPGA和PE电路，进行路径延时的TDR测量。

下面对本发明实施例提供的延时测试电路的延时效果的测量装置进行描述，下文描述的延时测试电路的延时效果的测量装置与上文描述的信号线路径延迟的测量方法可相互对应参照。

为了解决上述问题，在本实施例中提供了一种信号线路径延迟的测量装置，旨在无额外的硬件电路开销的情况下测量ATE信号线的路径延时，图9是根据本发明实施例图1所示的延时测量电路所实现的信号线路径延迟的测量装置的结构示意图，如图10所示，该装置具体包括：

第一测量模块10，用于将被测信号线30连接至管脚电路芯片20的连接端口。

部分的ATE其信号线直接与连接端口连接，即信号线与ATE是一体化出场设置的，对于这类型的ATE，需要连接信号线，只需要检查信号线是否正常可用/损坏后就可以对ATE信号线的路径延时进行测量；另有部分的ATE其信号线需要外接，对于这类型的ATE，则需要将被测信号先30与连接端口保持连接。

第二测量模块20，用于时钟信号发生器11按照预设时钟频率发送时钟信号以及脉冲信号发生器12按照预设脉冲参数发送脉冲信号，通过管脚电路芯片20的触发器向被测信号线30发送脉冲信号，在本发明实施例中，脉冲信号为窄脉冲或者仅有上升沿的阶跃信号。

第三测量模块30，用于利用TDR技术，通过管脚电路芯片20的比较器22接收被测信号线30返回的反射信号，其中，处理逻辑器15通过数模转换器23控制比较器22的比较门限，以对反射信号进行切片，更具体的，在比较器22接收反射信号时通过处理逻辑器15不断地调整数模转换器23的比较门限，需要说明的是，比较门限的比较值需要位于预设比较范围内。通过这样的不断地调整数模转换器23的比较门限的方式，可以对反射的波形进行一层层地切片，实现具体感知信号的幅值。

第四测量模块40，用于通过结果采样触发器14对返回信号进行采样记录，在本发明实施例中，采样记录时对采样时刻和/或脉冲输出时刻进行延时处理。

第四测量模块40中对时钟信号、脉冲信号、比较器22返回的反射信号中的其中至少一种信号进行延时，通过结果采样触发器14对返回信号进行采样记录，例如，通过延时器16对时钟信号、脉冲信号、比较器22返回的反射信号中的其中至少一种信号进行延时，延时器16设置在现场可编程门阵列芯片10内，延时器16与处理逻辑器15电性连接，延时器16为可调的延时单元，这样可以使得采样间隔尽可能地小。

第五测量模块50，用于基于采样记录的结果，确定被测信号线30的延时值以及连接质量。

本发明提供的信号线路径延迟的测量装置，通过在集成至ATE的现场可编程门阵列芯片10设置时钟信号发生器11、脉冲信号发生器12、脉冲发送触发器13、结果采样触发器14以及处理逻辑器15，且时钟信号发生器11的输出端与脉冲发送触发器13、结果采样触发器14的输入端电性连接，脉冲信号发生器12的输出端与脉冲发送触发器13的输入端电性连接，处理逻辑器15与结果采样触发器14电性连接，同时，为集成至ATE的管脚电路芯片20设置驱动器21、比较器22、数模转换器23和连接端口，驱动器21的输入端与脉冲发送触发器13的输出端电性连接，驱动器21的输出端与连接端口电性连接，连接端口与比较器22的其中一个输入端电性连接，比较器22的另一个输入端与数模转换器23的输出端电性连接，比较器22的输出端与结果采样触发器14的输入端连接，处理逻辑器15与数模转换器23电性连接，使得ATE的在不增加ATE硬件电路的情况下可以对信号线进行精细的TDR测量，不仅可以得出用户附加的DUT板的路径延时，也可检查信号线整个路径上的连接质量，实现仅利用ATE上现有的FPGA和PE电路，进行路径延时的TDR测量。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件介质的形式体现出来，该计算机软件介质可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干命令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。