等离子处理装置以及等离子处理方法

技术领域

本发明涉及等离子处理装置以及等离子处理方法。

背景技术

半导体器件的制造工序主要分为成膜、光刻、蚀刻。在成膜工序中，在晶片上形成所制作的构造物的材料的膜。代表性的成膜方法有化学气相生长法。在光刻工序中，对成膜的材料上所涂布的抗蚀剂的一部分通过曝光装置照射紫外线。被照射紫外线的场所对应于形成的图案来决定。接着，通过进行显影来除去一部分抗蚀剂，呈现成膜的材料露出的场所。在蚀刻工序中，通过除去该露出的材料来制作目的构造物。在该工序中使用等离子蚀刻处理装置。这是通过使形成于装置内部的等离子与露出的材料反应来除去该材料的装置。通过重复这些工序来完成集成电路。

等离子蚀刻处理装置如上述那样，是承担半导体器件的主要制造工序的一部分的重要的装置。在此说明其详细的动作。在等离子蚀刻处理装置中存在被减压至给定的真空度的处理室，对处理室内部供给气体。气体通过在处理室内部形成的电场而成为等离子。等离子中包含反应性高的离子、自由基，通过它们与作为处理对象物的晶片表面物理/化学地进行反应，蚀刻发生进展。

在等离子蚀刻处理装置中，为了控制离子与晶片表面的反应，一般与等离子产生用的高频电压分开地对晶片的载置台施加高频电压。若对载置台施加高频电压，晶片电压的时间平均就成为负的。其被称作自偏压，由于2个要因而产生。1个要因在于，存在于高频电源与载置台之间的电容器将直流电流阻断，另1个要因在于，对在等离子与载置台之间产生的鞘存在整流作用。自偏压由于将等离子中的正离子加速，因此促进蚀刻。此外，由于正离子的轨道与晶片垂直，因此能实现在材料形成沟槽构造的各向异性蚀刻。

在各向异性蚀刻中，理想的是沟槽的侧壁与晶片表面垂直。但随着由于半导体器件的微细化而沟槽的纵横比变高，会产生使侧壁的垂直性变差的电子遮掩效应。即，正离子垂直地入射到沟槽，与此相对，电子各向同性地入射到沟槽。因此，沟槽的侧壁带电为负，此外，底部带电为正。结果，正离子变为入射到侧壁，侧壁被蚀刻。

在抑制电子遮掩效应导致的损害的技术中，如专利文献1公开的那样，有如下那样的技术：通过在等离子处理中，在自偏压用高频电压叠加低频的直线三角波电压或曲线三角波电压，来除去晶片表面的带电粒子。

现有技术文献

专利文献

专利文献1：国际公开第2020/100357号说明书

发明内容

发明要解决的课题

在晶片的表面被基于抗蚀剂等电介质的图案覆盖的状态下，蓄积于晶片表面的电荷难以在电介质的表面移动。针对此，在专利文献1中，公开了如下结构：为了有效果地除去电荷，在使等离子产生的状态下，对载置晶片的载置台施加三角波电压。在这样的结构中，为了提高蓄积于晶片表面的电荷的移动度来使晶片表面的带电消除，需要使对载置台施加的三角波电压的振幅变大来使在晶片内部产生的电场变大。

另一方面，通过使三角波电压的振幅变大，在高频电源与载置台之间的电容器中积蓄的电荷也增加。在形成于晶片表面的沟槽内存在带电粒子的过程中，这些粒子成为积蓄于电容器的电荷的增加的量。但若带电粒子完全被除去，就会从晶片内的其他原子夺取电荷并积蓄在电容器中。结果，晶片会带电，会给蚀刻带来不良影响。

本申请的发明鉴于相关的现有技术的课题而提出，目的在于，提供等离子处理装置以及等离子处理方法，通过维持从晶片表面除去的电荷量并有效率地进行除去，能进行高精度的等离子处理。

用于解决课题的手段

为了解决上述的课题，在本发明中，等离子处理装置构成为具备：对样品进行等离子处理的处理室；供给用于生成等离子的高频电力的第一高频电源；载置样品的样品台；对样品台供给高频电力的第二高频电源；对样品台施加电压的电源；和控制电源的控制装置，电压的波形的一周期具有：电压上升的上升沿期间；电压下降的下降沿期间；和控制单位时间内除去样品的带电粒子的量的除去量控制期间。

此外，为了解决上述的课题，在本发明中，在对样品进行等离子处理的等离子处理方法中，具有：在对载置样品的样品台施加电压以及高频电压的同时对样品进行等离子处理的工序，电压的波形的一周期具有：电压上升的上升沿期间；电压下降的下降沿期间；和控制单位时间内除去样品的带电粒子的量的除去量控制期间。

发明的效果

根据本发明，能在维持从晶片表面除去的电荷量的同时，有效率地进行除去。其结果，能提供能进行高精度的等离子处理的等离子处理装置以及等离子处理方法。

附图说明

图1是表示本发明的实施例所涉及的等离子处理装置的概略的结构的框图。

图2是表示实施例所涉及的电极151的截面以及偏置电压产生部152的细节的框图。

图3是表征图1所示的实施例所涉及的等离子处理装置100的电等效电路的电路框图。

图4是表示实施例所涉及的等离子处理装置100的直流电源203所输出的电压波形的电压波形图。

图5是表示在实施例所涉及的等离子处理装置100中在晶片161上的电介质膜161b内部产生的电场的强度的波形图。

图6是表示在实施例所涉及的等离子处理装置100中流过晶片161的电流的电流波形图。

图7是表示在实施例所涉及的等离子处理装置100中直流电源203所输出的电压波形的变形例的电压波形图。

图8是表示实施例所涉及的直流电源203所输出的电压波形的变形例的电压波形图。

图9是表示本发明的变形例1所涉及的电极151的截面、偏置电压产生部152以及静电吸附用电源155的细节的框图。

图10是表示本发明的变形例2所涉及的电极151的截面、偏置电压产生部152-1以及静电吸附用电源155的细节的框图。

图11是表示本发明的变形例2所涉及的静电吸附用电源155的输出电压波形的电压波形图。

图12是表示本发明的变形例3所涉及的电极151的截面、偏置电压产生部152-1以及静电吸附用电源155的细节的框图。

具体实施方式

为了使用等离子处理装置更加提高蚀刻处理的各向异性并更加抑制损害，必须将在蚀刻中受到来自带电粒子的影响的时间抑制在最小限度。因此，必须提高晶片表面的带电粒子的移动速度，将其迅速从表面除去。另一方面，带电粒子的每段时间的除去量必须保持在最佳值。

在本发明中，为了将晶片表面的带电粒子的每段时间的除去量维持在最佳值并提高带电粒子的移动速度，与等离子处理装置的载置台连接的直流电源基于来自控制机构的信号来交替重复第1阶段和第2阶段，其中，在该第1阶段，输出电压仅上升或仅下降，或者上升和下降各进行1次，在该第2阶段，将电压维持固定。

在此，第1阶段开始时的输出电压是第2阶段结束时的输出电压，此外，第2阶段开始时的输出电压是第1阶段的结束时的输出电压，在相对于现有技术的最佳的振幅使振幅为a倍时，第2阶段的期间是之前紧挨的第1阶段的期间的(a-1)倍，通过使第1阶段的输出电压的上升持续1ms以上，此外输出电压的下降也持续1ms以上，来将带电粒子的每段时间的除去量保持在最佳值。

为了实现上述的等离子处理，在本发明中，等离子处理装置具备：对样品进行等离子处理的处理室；供给用于生成等离子的高频电力的第一高频电源；载置样品的样品台；对样品台供给高频电力的第二高频电源；和将通过周期性重复的波形而变化的电压施加给样品台的直流电源，在该等离子处理装置中，通过使得在对样品台施加的周期性重复的电压波形中包含根据时间而电压变化的区域和不依赖于时间而电压固定的区域，能在维持从晶片表面除去的电荷量的同时有效率地进行电荷的除去。

即，在本发明中，在使等离子产生来对载置于样品台的样品进行加工处理的等离子处理装置中，进行等离子处理，将等离子处理装置构成为，在使等离子产生的状态下，在使通过具有输出电压变化的期间和输出电压不变化的期间的电压波形而输出的电压叠加到高频电压的同时，对载置样品的样品台进行施加，来进行等离子处理。

以下基于附图来详细说明本发明的实施方式。在用于说明本实施方式的全部图中，对具有相同功能的要素标注相同的附图标记，原则上省略其重复的说明。

但本发明并不限定于以下所示的实施方式的记载内容来解释。只要是本领域技术人员，就容易理解能在不脱离本发明的思想或主旨的范围内变更其具体的结构。

【实施例】

以下，使用图1到图8来说明本申请的发明所涉及的等离子处理装置的实施例。图1表示本实施例所涉及的等离子处理装置的示意性的结构的一例。

图1所示的本实施例所涉及的等离子处理装置100是作为其一例的微波ECR等离子蚀刻装置。在本图中，关于等离子处理装置100中所具备的真空处理室101，示意地示出配置于其内部的电极、和配置于外部的电场以及磁场的产生装置等。

真空处理室101具有将与周围电绝缘的容器102的上部通过电介质窗103气密密封的构造。在电介质窗103的正下方配置有具备多个细孔104的电介质的簇射板105。在电介质窗103与簇射板105之间的空间106经过气体配管107而连接气体供给机构108。空间106和真空处理室101经过细孔104连通。

在真空处理室101的下部，经过可变传导阀109连接涡轮分子泵110。进而，在涡轮分子泵110连接粗抽泵111。真空处理室101内部的气体通过该涡轮分子泵110被排气。涡轮分子泵110和真空处理室101都是大致圆筒形，两者的轴相同。因此，排气的气体流成为轴对称，等离子处理相对于轴成为均匀。将真空处理室101内部的压力通过调整可变传导阀109的开度来控制成所期望的值。在该控制中使用基于与真空处理室101连接的压力计112的值的反馈控制。

在真空处理室101的上方设置微波电源121，经过微波传播路径，即，依次经过自动匹配器122、方形波导管123、方形圆形波导管变换器124、圆形波导管125与空腔谐振器126连接。空腔谐振器126设置于电介质窗103的上部。另外，自动匹配器122具有自动调整阻抗以使得抑制反射波的作用。从微波电源121输出的微波经过所述的路径传播到空腔谐振器126。空腔谐振器126将微波的分布调整成适于等离子处理的分布。被调整过分布的微波进一步经过电介质窗103以及簇射板105传播到真空处理室101。另外，微波的典型的频率是2.45GHz。

螺线管线圈131、132、133全都配置成环状地包围真空处理室101以及空腔谐振器126。线圈电源134使电流流过螺线管线圈131、132、133，在真空处理室101内部形成磁场。

在真空处理室101内部的电场的频率以及磁场的强度满足特定的关系的区域产生电子回旋共振(Electron Cyclotron Resonance；ECR)。将该区域称作ECR区域，例如针对2.45GHz的电场，是磁场的强度成为0.0875T的区域。位于ECR区域的电子从电场有效率地接受能量，促进周围的气体的解离、电离。其结果，在ECR区域产生等离子141，扩散到真空处理室101内部。

ECR区域的位置能通过真空处理室101内部的磁场分布来控制。此外，由于等离子中的带电粒子沿着磁力线移动，因此，带电粒子的扩散也能通过真空处理室101内部的磁场分布来控制。另一方面，真空处理室101内部的磁场分布的控制能通过流过分别控制流过螺线管线圈131、132、133的电流来实现。因此，等离子处理装置100成为能提升等离子处理的均匀性的结构。

在真空处理室101内部配置有样品台150，其通过未图示的梁固定，在内部配置有电极151。样品台150以及真空处理室101是大致圆筒形，两者的中心轴相同。因此，等离子处理相对于轴成为均匀。作为处理对象物的晶片(样品)161通过等离子处理装置100中所具备的机械臂等运送装置(未图示)被运送到样品台150的上部。

电极151的上表面以及侧面被电介质膜153覆盖。此外，这当中，在上表面侧的电介质膜153的内部配置有被分成样品台150的中心侧和外周侧的静电吸附电极154。进而，在静电吸附电极154连接静电吸附用电源155。若对静电吸附电极154的中心侧和外周侧各自施加不同的电压，就会在晶片161与静电吸附电极154之间产生引力。其结果，晶片161被保持在电极151上。

等离子141主要形成于电极151的上方。此外，在等离子141与晶片161之间、以及等离子141与接地142之间分别形成鞘143以及鞘144。在等离子141中存在反应性高的离子以及自由基，通过鞘143而到达晶片161。在晶片161上，离子以及自由基和晶片材料相互作用，对晶片161表面的材料进行蚀刻。

在电极151连接偏置电压产生部152。若通过偏置电压产生部152对电极151施加高频电压，就会形成经过电介质膜153、晶片161、鞘143、等离子141抵达接地142的电路。其结果，在晶片161也产生高频电压。此外，同时在晶片161产生直流的自偏压电压。这些晶片161的高频电压以及自偏压电压使等离子141中的正离子在鞘143内向晶片161加速。因此，能通过控制偏置电压产生部152来控制蚀刻作用。

在电极151上部形成温度控制膜156，与温度控制机构157连接。通过用该机构控制晶片161的温度，能进行等离子处理形状的控制。

以上的结构全都与位于控制部171的控制用计算机连接，控制其定时以及动作量，以使得以合适的时序进行动作。动作时序的详细的参数被称作配方，控制基于预先设定的配方来进行。配方通常由多个处理构成，各个处理以预先设定的顺序以及时间执行。在各个处理中，设定从气体供给机构108供给到真空处理室101的气体种类、气体流量、微波电源121的输出电力、流过螺线管线圈131、132、133的电流量、由偏置电压产生部152产生的偏置电压的形态等处理条件。

图2是表示图1所示的实施例所涉及的样品台150、偏置电压产生部152以及晶片161的细节的示意图。

载置于样品台150上的晶片161成为在硅基材161a上形成电介质膜161b的结构。晶片161的表面161c暴露于通过了鞘143的等离子141中的离子以及自由基。

偏置电压产生部152具备高频电源201、自动匹配器202、直流电源203以及低通滤波器204。高频电源201经由自动匹配器202与电极151连接，直流电源203经由低通滤波器204与电极151连接。高频电源201、自动匹配器202以及直流电源203全都与控制部171连接，对应于来自控制部171的指令来控制其动作。

高频电源201的输出频率比微波电源121的输出频率低，且高到能经由电介质膜153对晶片161传递电压的程度。具体地，是数百kHz到数MHz。自动匹配器202通过对应于等离子141的阻抗使内部元件的电路常数变化来进行阻抗匹配，以使得将高频电源201的电力有效率地传递到鞘143。

图3表征图1所示的实施例所涉及的等离子处理装置100的电等效电路。来自偏置电压产生部152的输出在相当于电极151的点151’、相当于电介质膜153的电容153’、表征晶片161上的电介质膜161b的电容161b’、相当于晶片161的表面161c的点161c’、相当于鞘143的并联电路143’、相当于等离子141的电阻141’、相当于鞘144的并联电路144’中依次传递，抵达接地142。

在该等效电路中，在偏置电压产生部152中产生的电压V与从偏置电压产生部152经过晶片161流到接地142的电流I之间，使用比例常数A，I＝A×dV/dt的关系大致成立。即，从偏置电压产生部152流到晶片161的电流I与偏置电压产生部152中产生的电压V的微分值成正比。

此外，若将电介质膜161b的厚度设为d，则在晶片161上的电介质膜161b内部产生的电场E使用比例常数B大致表征为E＝BV/d。即，在晶片161上的电介质膜161b内部产生的电场E与偏置电压产生部152中产生的电压V成正比，与电介质膜161b的厚度d成反比。

图4的(a)表示图1所示的实施例所涉及的直流电源203所输出的电压波形。直流电源203按照来自控制部171的指令来输出图表400所示的间歇三角波电压401。(a)的间歇三角波电压401的一周期由电压变化的时间区域402以及404、和电压固定的时间区域403以及405构成，这些时间区域按照402、403、404、405的顺序呈现。

图4的(b)的三角波电压411为了与(a)的间歇三角波电压401的比较而示出，在非间歇的三角波电压411中，电压波形的上升沿和下降沿均是直线，倾斜度固定，因此流过给定的时间的固定的电流。通过适当地设定该固定的电流值和给定的时间，能效率良好地除去在暴露于等离子141的晶片161的表面161c蓄积的电荷。图4的(b)的三角波电压411表示对除去晶片161上的带电粒子而言最佳的波形的情况。

在此，将图4的(b)的三角波电压411的振幅设为V

即，D是用离子的移动度除以晶片上的电介质内的电子的移动度与电介质内的离子的移动度之和而得到的值。这时，图4的(b)的三角波电压411中电压上升的时间与下降的时间的比成为(1/μe)∶(1/μi)，其成为负电荷的移动所需的时间与正电荷的移动所需的时间的比。

图4的(a)的间歇三角波电压401的振幅使用1个以上的常数a表征为aV

另外，为了使蓄积于晶片161的电介质膜161b的内部的电荷移动至电介质膜161b的外部并除去，期望考虑电介质膜161b中的电荷(电子以及正离子)的移动度，将持续流过电流I的时间确保1ms以上。即，在图4的(a)的波形图中，必须使DT

图5是表示图1所示的实施例所涉及的在晶片161上的电介质膜161b内部产生的电场的强度的波形的图表500。(a)的波形501表征利用了图4的(a)所示的间歇三角波电压401的情况，(b)的波形511表示利用了图4的(b)所示的三角波电压411的情况。

在利用了图4的(a)的间歇三角波电压401的情况下，如图5的(a)所示那样，电场强度最大成为B×aV

据此可知，若从直流电源203输出图4的(a)所示那样的间歇三角波电压401，则与输出图4的(b)所示那样的三角波电压411相比，使晶片161上的电介质膜161b产生a倍的强度的电场。由于若在电介质膜161b生成的电场变强，则对蓄积于晶片161的表面161c的电荷作用更大的力，因此能有效率地除去表面161c的电荷。

图6是表示图1所示的实施例所涉及的流过晶片161的电流的波形的图表600。(a)的波形601表征利用了图4的(a)所示的间歇三角波电压401的情况，(b)的波形611表征利用了图4的(b)所示的三角波电压411的情况。

在利用了图4的(a)的间歇三角波电压401的情况下，在直流电源203的输出电压上升的期间流过的电流如图6的(a)所示那样表征为A×aV

图6的(a)的阴影部602的面积的合计表征在利用了图4的(a)的间歇三角波电压401的情况下从晶片的表面161c流过的电荷量。在利用了图4的(b)的三角波电压411的情况下，图6的(b)的阴影部612的面积的合计相当于该电荷量。因此，在利用了图4的(a)的间歇三角波电压401的情况下每单位时间移动的电荷量是用阴影部602的面积的合计除以一周期的时间而得到的值，即4AV

根据以上的说明，通过使用图4的(a)的间歇三角波电压401，能维持与利用了图4的(b)的三角波电压411的情况同等的从晶片的表面161c除去的电荷量，并且能与利用了三角波电压411的情况相比更短时间内有效率地进行该除去。

由此，通过使用图4的(a)的间歇三角波电压401，能使由于在晶片161的表面161c蓄积电荷而从等离子141入射高能量的带电粒子的时间比利用了图4的(b)的三角波电压411的情况更短，能抑制电子遮掩效应导致的晶片的表面161c的损害。

进而，即使取代图4的(a)所示的组合了在正的一侧具有峰值的三角波形和在负的一侧具有峰值的三角波形的间歇三角波电压401，使用图7的图表700的(a)所示的由在正的一侧具有峰值的一个三角波形形成的间歇三角波电压701，也能得到同样的效果。在间歇三角波电压701的一周期中，最初呈现电压变化的时间区域702，接下来呈现电压固定的时间区域703。

间歇三角波电压701的最大电压使用1个以上的常数a表征为2aV

在利用了间歇三角波电压701的情况下，如图7的(b)所示那样，在晶片161上的电介质膜161b内部产生的电场711的最大强度成为B×aV

根据以上的说明，即使使用间歇三角波电压701，也能与间歇三角波电压401的情况同样地，在维持三角波电压411和从晶片的表面161c除去的电荷量的同时，有效率地进行该除去。

另外地，使用图8的(a)所示的由梯形的一个波形形成的电压波形801以及图8的(b)所示的由两个梯形的波形形成的电压波形802，也能得到同样的效果。即，是在一处或两处以上加进了使三角波电压411的振幅为a倍且电压从之前紧挨的电压没有变化的固定电压的时间区域的波形。这时，一周期内的该时间区域的长度的合计是(a-1)T。此外，电压成为0V的位置能任意选择。这是因为，通过电介质膜153阻断了直流分量。

另外，在图4所示的示例中，示出两个间歇三角波电压401的情况，但并不限于此，也可以在时间aT的期间施加4个或这以上的数量的间歇三角波电压。通过增加所施加的间歇三角波电压的数量，能缩短相当于图4的时间区域403以及405的施加各间歇三角波电压的期间的电压固定时间，能更加缩短从等离子入射的带电粒子在晶片的表面滞留的时间。

根据本实施例，通过与对载置台施加的高频偏置电压分开地，使三角波电压提高峰值而间歇地叠加，来使足以除去蓄积于晶片的表面的电荷的电流产生给定的时间，从而能抑制由于在晶片的表面蓄积电荷而产生的电子遮掩效应。由此，能抑制电子遮掩效应导致的晶片的表面的损害，能在除去了蓄积于样品的绝缘膜表面的带电粒子的状态下形成垂直性高的沟槽形状，能减少不是沟槽内部的蚀刻对象的膜的损害。

此外，根据本实施例，由于通过将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地施加峰值电压高的间歇三角波电压，能在更迅速地除去带电粒子的同时对晶片进行等离子处理，能提供使电子遮掩效应导致的形状损害比过去更少的等离子处理方法。

[变形例1]

使用图9来说明本发明的实施例的第一变形例(变形例1)。另外，在实施例中说明的图1以及图2和本变形例1中的图9中，标注了相同的附图标记的部件具有相同的功能。因而对该部件省略说明。

图9是表示本变形例1所涉及的样品台150的截面以及偏置电压产生部152、静电吸附用电源155的细节的示意图。在本变形例中，偏置电压产生部152经由电容器901a以及901b与静电吸附电极154a以及154b分别并联连接。静电吸附用电源155由电源组件155a以及155b构成，这些电源组件分别与静电吸附电极154a以及154b连接。

电容器901a以及901b起到防止从静电吸附用电源155输出的直流电压传递到偏置电压产生部152的作用。此外，通过用电容器901a以及901b模拟图1所示的实施例中的电极151与静电吸附电极154a以及154b之间的静电容，能得到与图1所示的实施例的情况同等的效果。

即，通过将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地施加提高了电压的峰值的间歇三角波电压，能给晶片161带来能更迅速地除去带电粒子这样的效果，能提供能比过去更加抑制电子遮掩效应导致的形状损害的等离子处理装置。

此外，在本变形例中，由于能在将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地更迅速除去带电粒子的同时，对晶片进行等离子处理，因此能提供使电子遮掩效应导致的形状损害比过去更少的等离子处理方法。

[变形例2]

使用图10以及图11来说明本发明的实施例的第二变形例。图10是表示本变形例2所涉及的样品台150的截面以及偏置电压产生部152-1、静电吸附用电源155的细节的示意图。偏置电压产生部152-1具备高频电源201和自动匹配器202，在这点上与实施例的偏置电压产生部152相同，而不同在于不具备直流电源203以及低通滤波器204这点上。

在本变形例2中，在电极151连接偏置电压产生部152-1，在静电吸附电极154a以及154b连接静电吸附用电源155。偏置电压产生部152-1以及静电吸附用电源155被控制部171控制。

图11表示静电吸附用电源155的输出电压波形。(b)的电压波形1101a表征电源组件155a的输出电压，(a)的电压波形1101b表征电源组件155b的输出电压。在图1所示的实施例中，若将对静电吸附电极154a以及154b施加的电压分别设为V

即，间歇三角波形状的电压波形1101a以及1101b的时间区域1111以及1115的电压波形相当于图4所示的间歇三角波电压401当中的时间区域402的部分的电压波形，时间区域1112以及1116的电压固定区间相当于间歇三角波电压401当中的时间区域403的部分。进而，间歇三角波形状的电压波形1101a以及1101b的时间区域1113以及1117的电压波形相当于图4所示的间歇三角波电压401当中的时间区域404的部分的电压波形，时间区域1114以及1118的电压固定区间相当于间歇三角波电压401当中的时间区域405的部分。

另外，电压波形1101a也可以是取代间歇三角波电压401而对在实施例中使用图7说明的间歇三角波电压701、使用图8说明的电压波形810或在电压波形820加上V

在本变形例2中，间歇三角波电压401、间歇三角波电压701、电压波形810以及电压波形820的振幅的计算中所用的V

在本变形例2中，也能得到与实施例的情况同等的效果。即，能给晶片161带来能将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地更迅速除去带电粒子这样的效果，能提供比过去更加能抑制电子遮掩效应导致的形状损害的等离子处理装置。

此外，在本变形例中，由于也能在将晶片表面的带电粒子的每段时间的除去量保持最佳值不变地更迅速除去带电粒子的同时，对晶片进行等离子处理，因此能提供使电子遮掩效应导致的形状损害比过去更少的等离子处理方法。

[变形例3]

使用图12来说明本发明的实施例的第三变形例。本变形例3取代将变形例2中说明的具备高频电源201和自动匹配器202的偏置电压产生部152-1与样品台150的电极151连接，与变形例1的情况同样，设为经由电容器1201a以及12-1b与静电吸附电极154a以及154b连接的结构。

在图12所示那样的结构中，如变形例2中使用图11说明的那样，用控制部171控制静电吸附用电源155，从电源组件155a对静电吸附电极154a输出(b)那样的电压波形1101a，从电源组件155b对静电吸附电极154b输出(a)所示那样的电压波形1101a。由此，若将图1所示的实施例中对静电吸附电极154a以及154b施加的电压分别设为V

在本变形例3中，也能得到与实施例的情况同等的效果。即，能给晶片161带来能将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地更迅速除去带电粒子这样的效果，能提供比过去更加抑制电子遮掩效应导致的形状损害的等离子处理装置。

此外，在本变形例中，由于能在将晶片表面的带电粒子的每段时间的除去量保持在最佳值不变地更迅速除去带电粒子的同时，对晶片进行等离子处理，因此，能提供使电子遮掩效应导致的形状损害比过去更少的等离子处理方法。

以上基于实施方式具体说明了本发明者做出的发明，但本发明并不限定于上述的实施方式，包含种种变形例。例如，上述的实施方式为了易于理解地说明本发明而详细进行了说明，但本发明不一定限定于具备说明的全部结构。

此外，能将某实施方式的结构的一部分置换成其他实施方式的结构，还能在某实施方式的结构中加进其他实施方式的结构。进而，关于各实施方式的结构，还能追加其他结构，或者将结构的一部分删除、置换。另外，附图中所记载的各构件、相对的尺寸为了易于理解地说明本发明而进行了简化、理想化，安装上有时也成为更复杂的形状。

另外，关于上述的实施方式中说明的构造、方法，并不限定于上述的实施方式，包含种种应用例。

附图标记的说明

100 等离子处理装置

101 真空处理室

121 微波电源

150 样品台

151 电极

152、152-1 偏置电压产生部

153 电介质膜

154 静电吸附电极

155 静电吸附用电源

155a、155b 电源组件

171 控制部

201 高频电源

203 直流电源。