快速锁定全数字锁相环及其应用

技术领域

各种示例实施方式涉及锁相环和采用锁相环的设备。

背景技术

锁相环(PLL)是生成输出信号的控制系统，该输出信号的相位与PLL的输入信号的相位相关(并且因此输出信号的频率也被锁定至输入信号的频率)。PLL可以用于各种目的，例如不同的同步功能、时钟生成，解调和频率合成。常规的PLL依赖于反馈来实现相位和频率的初始锁定。实现所述锁定不是立即的，而是花费有限的时间量，在该有限的时间量期间PLL还没有提供期望的输出。理想地，PLL的锁定时间应尽可能短，同时仍然提供高稳定性。

发明内容

根据一方面，提供了一种用于无线电接收器、无线电发送器或无线电收发器的全数字锁相环ADPLL。该ADPLL包括：

时数转换器，用于基于外部参考时钟信号和反馈信号来生成数字时间信号；

开关电容器数控振荡器SC-DCO，用于生成射频信号，该射频信号是无线电发送器或无线电收发器的发送信号或者是无线电接收器或无线电收发器的本机振荡器信号，其中，SC-DCO包括可变负载，该可变负载包括一组一个或更多个并联可切换电容器组(capacitor bank)，并且射频信号用作反馈信号；

锁相环控制器，操作地连接在时数转换器与SC-DCO之间，用于基于从时数转换器接收到的数字时间信号来控制SC-DCO，以实现相位和频率锁定；以及

数字处理装置，通信地连接至锁相环控制器，用于：

在至少一个存储器中保存查找表，该查找表定义SC-DCO的与射频信号的多个频率对应的多个切换配置；以及

使得锁相环控制器根据查找表来调整SC-DCO的切换配置，以便生成具有多个频率中的频率的射频信号以用于加速全数字锁相环的锁定。

所述方面提供了以下技术效果，当保存在查找表中的初始切换配置已经与对应于锁定状态的切换配置非常接近(或甚至相同)时，以非常快的方式执行全数字锁相环的锁定。

所述方面提供了以下优点，与没有使用查找表来调整SC-DCO的切换配置的情况相比，显著地加速全数字锁相环的锁定。此外，即使全数字锁相环被切断(例如，没有外部参考时钟可用)，仍然可以由SC-DCO基于保存在查找表中的多个频率的多个切换配置来生成射频信号。此外，当改变由全数字锁相环使用的频率时，不产生乱真传输，使得在一些发送器应用中，功率放大器在频率切换期间保持接通可以是可接受的。

在从属权利要求中限定了实施方式。各种实施方式所寻求的保护范围由独立权利要求规定。

在本说明书中描述的不落入独立权利要求的范围的实施方式和特征(如果有的话)应被解释为对理解本发明的各种实施方式有用的示例。

附图说明

在下文中，将参照附图更详细地描述示例实施方式，在附图中：

图1示出了可以采用的根据实施方式的锁相环；

图2示出了在实施方式中使用的基于电容器组的数控振荡器的示例；

图3示出了在实施方式中使用的锁相环控制器的示例；

图4至图6示出了根据实施方式的过程；以及

图7示出了根据实施方式的具有无线电外围设备的片上系统。

具体实施方式

仅作为示例呈现以下实施方式。尽管说明书可能在文本的若干位置中提及实施方式和/或示例、“一个”或“一些”实施方式和/或示例，但是这并不一定意指每次提及都针对相同的实施方式或示例，或者特定特征仅适用于单个实施方式和/或示例。也可以组合不同实施方式和/或示例的单个特征以提供其他实施方式和/或示例。

锁相环(PLL)是生成输出信号的控制系统，该输出信号的相位与PLL的输入信号的相位相关(并且因此输出信号的频率也被锁定至输入信号的频率)。常规的PLL包括串联的相位(和/或频率)比较器、环路滤波器以及压控振荡器(VCO)，该相位(和/或频率)比较器用于将外部输入信号的相位与反馈信号进行比较，该压控振荡器提供所述反馈信号作为输出。换言之，压控振荡器的输出被反馈至相位比较器。在一些应用中，分频器设置在反馈回路中，也就是说，在输出信号反馈至相位比较器之前，输出信号被分频。因此，使得能够生成其频率是输入信号的频率的整数倍的输出信号。

全数字锁相环(ADPLL)是一种常见类型的PLL，鉴于实施方式，ADPLL尤其值得关注。ADPLL是其中相位检测器、环路滤波器和振荡器全部都是数字元件的锁相环。ADPLL中的振荡器具体被称为数控振荡器(DCO)，因为该振荡器经由数字信号来控制。实现锁相环提供了例如易于制造和设计以及改进的可扩展性等多个益处。由于与传统的模拟或部分模拟PLL相比，ADPLL的较小的尺寸和电源电压限制，因此ADPLL通常用于例如片上系统(SoC)应用中。

如以上提及的，PLL具有以下基本性质：PLL的输出信号(即，压控/数控振荡器的输出)的相位和频率被锁定至输入信号的相位和频率。然而，锁定至给定的输入信号不是立即的，而是花费一定的有限量时间。PLL的锁定时间是PLL的关键参数，其被定义为从初始或复位条件直到达到锁相(即，由振荡器生成锁相输出信号)经过的时间。锁定时间通常主要受相位比较器和环路滤波器以及振荡器增益的影响。理想地，PLL的锁定时间应尽可能短，同时仍然提供高稳定性。

图1示出了根据实施方式的使用全数字锁相环130的无线电收发器100。无线电收发器100可以包括在例如用户设备(或终端设备)或片上系统(或具体地在其无线电外围设备中)中。应当注意，图1示出了无线电收发器的略微简化的视图，其中未示出无线电收发器100中的一些元件，例如任何可能的阻抗匹配电路系统、任何射频滤波器和基带处理电路系统的细节。

参照图1，无线电收发器100包括至少全数字锁相环130、电连接至全数字锁相环130的射频发送器和接收电路系统108至113以及用于接收和发送无线电信号的至少一个天线114。

无线电收发器100可以电连接至外部参考信号源107，外部参考信号源107用于生成用于全数字锁相环130的射频参考(时钟)信号。外部参考信号源107可以是诸如晶体振荡器的参考振荡器。在其他实施方式中，参考信号源107可以形成无线电收发器的一部分。

关于元件108至元件114，无线电收发器100可以对应于常规的无线电收发器。即，与任何常规的射频(RF)收发器类似，无线电收发器100包括至少一个天线114，在接收时其后面是至少一个低噪声放大器(LNA)112，在发送时其前面是至少一个功率放大器(PA)111。为了在接收与发送之间切换，设置了开关113。这些元件用于接收和放大由无线电收发器100接收到的RF信号，以及用于放大和发送由全数字锁相环130(具体地，由其开关电容器数控振荡器102)生成的RF信号。用于接收或捕获自由空间中(例如，空气中)传播的RF信号的至少一个天线114可以是任何已知的天线类型。类似地，低噪声放大器112可以是任何常规的低噪声放大器并且功率放大器111可以是任何常规的功率放大器。所述至少一个天线元件114、所述低噪声放大器112和所述功率放大器111可以被具体配置成在无线电收发器100的多个操作频率(或频带)下操作。

在一些实施方式中，可以省略PA111和/或LNA 112。

在接收时，第一RF混频器108和第二RF混频器110分别用于将所接收到的放大RF信号与同相(0°)和正交(90°)本地振荡器信号进行混频，该同相(0°)和正交(90°)本地振荡器信号此处具体由全数字锁相环130生成，并且在正交(90°)本地振荡器信号的情况下还由90°相移元件109生成。这些混频操作产生I基带信号和Q基带信号。换言之，元件108至元件110形成IQ解调器。I数字信号和Q数字信号随后可以由基带处理(BBC)装置115(或基带处理电路系统)处理。所述基带处理装置115可以包括例如用于以下的装置：模拟基带滤波、模数转换、解调(例如，幅度、相位和/或频率解调)和/或将I数字信号和Q数字信号存储至存储器。

全数字锁相环130包括连接至彼此以形成反馈环路的时数转换器(TDC)101、锁相环控制器(PLL CTRL)103和开关电容器数控振荡器(SC-DCO)102。锁相环控制器(PLL CTRL)103还连接至数字处理装置140，该数字处理装置140可以包括至少一个处理器104和可由所述至少一个处理器104访问的至少一个存储器105。所述数字处理装置140(或至少所述至少一个处理器104)还可以通信地连接至无线电收发器的基带处理装置115，以用于例如实现对由SC-DCO 102在接收时生成的射频信号的频率的调谐。

在全数字锁相环中使用的诸如时数转换器101的时数转换器是在常规模拟锁相环中使用的相位/频率检测器的数字类似物。此处，时数转换器101被配置成基于从外部参考信号源107接收到的外部参考时钟信号和从开关电容器数控振荡器102接收到的(即，由全数字锁相环130自身生成的)射频(反馈)信号来生成数字时间信号。具体地，所生成的数字时间信号用于以数字格式量化参考时钟信号与射频反馈信号之间的相位差(或同样地，瞬时频率的差)，即，针对所述两个信号计数的时钟周期数的差。该信息可以用于全数字锁相环130中以避免时钟漂移。时数转换器101的输出连接至PLL控制器103的输入。

开关电容器数控振荡器(SC-DCO)102被配置成基于由PLL控制器103提供的一个或更多个数字输入121至124来生成射频信号。所述射频信号可以用作为TDC 101提供的反馈信号，并且对应于发送信号(在发送时)或本地振荡器信号(在接收时)。SC-DCO 102包括可变负载，该可变负载包括至少一组一个或更多个并联(数字地)可切换电容器组。具体地，可变负载可以包括与至少一个电感器并联连接的一组一个或更多个并联(数字地)可切换电容器组(因此有效地形成一组可切换LC谐振电路)。该组中的SC-DCO的每个数字可切换电容器组可以被配置成实现以不同粗糙度水平进行频率调谐(例如，粗调谐、中等粗调谐和细调谐)。数字输入121至123中的每一个可以与特定可切换电容器组相关联(即，特定数字输入用于控制特定可切换电容器组的切换)。此外，可以提供用于启用/禁用SC-DCO的数字输入124。结合图2的示例性SC-DCO更详细地讨论SC-DCO 102。

PLL控制器103操作地连接在TDC 101与SC-DCO 102之间，以用于基于从时数转换器接收到的数字时间信号来控制SC-DCO，以实现相位和频率锁定。

PLL控制器103可以至少包括数字环路滤波器以及寄存器接口，该数字环路滤波器用于生成SC-DCO 102的一个或更多个数字输入121至124，该寄存器接口用于实现与所述至少一个处理器104的通信(并且因此还实现对所述至少一个存储器105的访问)。PLL控制器103可以实现为单独的现场可编程门阵列(FPGA)或单独的专用集成电路(ASIC)。结合图3更详细地讨论根据一个实施方式的锁相环控制器103。

PLL控制器103可以是可由数字处理装置140(即，由所述至少一个处理器104和所述至少一个存储器105)控制的。例如，数字处理装置140可以经由PLL控制器103实现对全数字锁相环130的输出信号的频率的调谐，控制SC-DCO 102的启用/禁用以及/或者控制全数字锁相环130是在闭环操作模式下操作还是在开环操作模式(同样地称为自由运行操作模式)下操作。

数字处理装置140可以至少被配置成用于在存储器中(例如，在随机存取存储器105中)保存查找表106，以及使得PLL控制器根据查找表106调整SC-DCO 102的切换配置，以生成具有多个频率中的至少一个频率的至少一个射频信号，该查找表106定义了与(由SC-DCO 102生成的射频信号的)多个频率对应的SC-DCO 102的多个切换配置。使得锁相环控制器调整SC-DCO的切换配置可以例如响应于期望由SC-DCO生成的频率的切换来执行。切换配置在此处可以对应于SC-DCO 102的可切换电容器组的开关的某组位置(即，SC-DCO 102的可切换电容器组的组控制值)。如将在下面更详细地讨论的，所述调整之后可以是全数字锁相环的常规锁定操作(闭环操作)或非锁定操作(开环操作)。所述数字处理装置140可以至少包括所述至少一个处理器104和所述至少一个存储器105(如图1所示)。

具体地，所述至少一个存储器105可以包括计算机程序代码(即，软件)，使得至少一个存储器105和计算机程序代码被配置成通过至少一个处理器104使得数字处理装置140与PLL控制器103通信以执行根据实施方式的PLL控制功能(即，至少先前段落的功能)。通常，如将在下面更详细地描述的，所述PLL控制功能可以包括例如生成查找表、在存储器中保存查找表106、更新查找表、在开环操作模式和闭环操作模式二者下动态地调整SC-DCO102的切换配置以及/或者在开环操作模式与闭环操作模式之间和/或在启用/禁用SC-DCO102之间切换。

所述至少一个存储器105可以包括以下类型中的任何类型的一个或更多个存储器：只读存储器(ROM)、随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、电可擦除可编程ROM(EEPROM)和/或闪存。

数字处理装置140还可以包括接口，该接口包括用于根据一个或更多个通信协议实现连接的硬件和/或软件。接口可以包括例如实现数字处理装置140与无线电收发器100的其他单元或元件之间的连接的接口。接口可以提供至少与PLL控制器103(经由其寄存器接口)的通信连接。在一些实施方式中，接口可以为装置提供在蜂窝通信系统中进行通信的通信能力，并且使得能够与例如网络节点(例如，接入节点)、终端设备和一个或更多个核心网络节点进行通信。接口可以包括诸如放大器、滤波器、频率转换器、(解)调制器、编码器/解码器电路系统和一个或更多个天线等标准的公知部件。接口可以包括至少一个用户接口和/或到无线电收发器100的单元或元件的接口，从而提供用户接口和/或到包括所述无线电收发器并且提供用户接口的装置(例如，SoC或终端设备)的单元或元件的接口。

应当强调，图1对应于可以应用根据实施方式的全数字锁相环的无线电收发器的一个简化示例。在与实施方式结合使用的无线电收发器的实际实现方式中，可以提供一个或更多个另外的模拟和/或数字元件(例如，任何基带电路系统、一个或更多个天线匹配电路、一个或更多个RF滤波器、一个或更多个放大器和/或一个或更多个谐波抑制下转换混频器)。

虽然图1示出了收发器，但是根据其他实施方式可以在无线电接收器或无线电发送器中实现全数字锁相环130。这样的实施方式可以与图1对应，其中利用用于实现仅接收器或发送器操作的电连接来替换开关113。此外，在无线电发送器的情况下，可以省略元件108至元件110、元件112，而在无线电接收器的情况下，可以省略功率放大器111。

应当注意，虽然图1示出了其中SC-DCO 102和TDC 101以及参考信号源107和TDC101彼此直接连接的拓扑，但是在其他实施方式中，可以在SC-DCO 102与TDC 101之间和/或在参考信号源107与TDC 101之间布置一个或更多个电路元件。所述一个或更多个电路元件可以包括例如一个或更多个分频器(例如，一个或更多个分数N分频器)、一个或更多个数时转换器(用于延迟参考信号)和/或一个或更多个脉冲拾取器。

图2示出了可以在实施方式中使用的开关电容器数控振荡器的LC槽(tank)电路(即，可变负载)的更详细视图。包括所述LC槽电路的开关电容器数控振荡器可以是例如图1的开关电容器数控振荡器102。

参照图2，SC-DCO的LC槽电路200包括一组一个或更多个并联可切换电容器组201、202、203。具体地，在所示示例中，LC槽电路200至少包括用于粗调谐的第一可切换电容器组203、用于中等粗调谐(即，比第一可切换电容器组203的粗调谐更细)的第二可切换电容器组202、以及用于频率跟踪(即，用于准确的频率控制)的可切换跟踪电容器组201。例如，可切换跟踪电容器组201可以对应于sub-100kHz调谐。第一可切换电容器组203能够由粗调谐数字控制信号121控制，第二可切换电容器组202能够由中等粗调谐数字控制信号122控制，并且可切换跟踪电容器组201能够由跟踪数字控制信号123控制。如图1所示，数字控制信号121、122、123可以由PLL控制器103提供。

在其他实施方式中，并联可切换电容器组201、202、203的数量可以不同于所示示例。例如，可以在实施方式中省略第一可切换电容器组202和第二可切换电容器组203之一。

可切换电容器组201、202、203中的每一个与具有恒定电感值L

可切换电容器组201、202、203中的每一个可以具体地包括具有相同电容值(分别为C

图3示出了可以在实施方式中使用的PLL控制器300的更详细的视图。PLL控制器300可以是例如图1的PLL控制器103。

参照图3，PLL控制器300至少包括数字环路滤波器302和用于实现数字环路滤波器302与数字处理装置320(或具体地，其至少一个处理器)之间的通信(经由控制总线)的寄存器接口(RI)303。数字环路滤波器302被配置成生成分别用于调整SC-DCO的一组一个或更多个并联可切换电容器组的一个或更多个并行数字控制信号121、122、123。换言之，一个或更多个并行数字控制信号121、122、123对应于由SC-DCO输出的特定频率对应，并且对应于用于在SC-DCO中实现所述频率的特定可切换电容器组的切换配置(如在查找表中所定义的)。根据实施方式，一个或更多个并行数字控制信号的所述生成可以基于在闭环操作模式下从时数转换器310接收到的数字时间信号和/或基于保存在所述数字处理装置320的存储器中的查找表。存储器中的所述查找表可由所述至少一个处理器访问，所述至少一个处理器又可由数字环路滤波器302经由寄存器接口303访问。

元件304、元件305示出由数字环路滤波器302经由寄存器接口303执行的操作(即，由所述至少一个处理器触发的操作或针对所述至少一个处理器的操作)。元件304对应于将在可经由寄存器接口303访问的(随机存取)存储器中保存的特定切换配置(即，一组电容器组值)加载至数字环路滤波器302的操作。元件305对应于反向操作，也就是说，经由寄存器接口303将与特定锁定频率相关联的特定切换配置存储至(随机存取)存储器。

元件307对应于指示数字环路滤波器302何时从查找表加载值(即，加载特定切换配置)。具体地，指令307可以用于确保以完全相同的时钟周期加载值，以确保全数字锁相环不丢失锁定。

数字环路滤波器302可以具体地输出用于直接馈送至全数字锁相环的SC-DCO的两个数字控制信号121、122。如上面结合图1和图2所讨论的，所述两个数字控制信号可以用于控制SC-DCO的两个不同的可切换电容器组。两个数字控制信号121、122可以具体地对应于实现对由SC-DCO输出的频率的粗调谐和中等粗调谐的数字控制信号。通常，可以提供一个或更多个这样的数字控制信号以用于控制一个或更多个相应的可切换电容器组(与一个或更多个不同的粗糙度水平相关联)。可以基于查找表来定义所述一个或更多个数字控制信号121、122。

为了实现对SC-DCO的频率的更精确的控制，PLL控制器300包括Σ-Δ调制器306，该Σ-Δ调制器306连接至数字环路滤波器302的跟踪相关(即，精确调谐相关)输出端。Σ-Δ调制器306被配置成对从数字环路滤波器302接收到的跟踪数字控制信号执行Σ-Δ调制(同样地，被称为Σ-Δ调制)并且因此被配置成生成用于SC-DCO的更精确的数字跟踪信号。Σ-Δ调制通常将高比特计数的低频数字信号转换成低比特计数的较高频数字信号。经Σ-Δ调制的数字信号中的脉冲密度表示数字信号在预定义时段上的平均值。Σ-Δ调制器306有效地实现比可切换跟踪电容器组单独能够达到的频率分辨率高得多的频率分辨率。Σ-Δ调制器306输出跟踪数字控制信号123，如以上所讨论的，该数字控制信号123可以馈送至SC-DCO的可切换跟踪电容器组。应当注意，在这种情况下，具体地，查找表可以保存关于要输入至Σ-Δ调制器306的数字控制信号的信息(不是关于要馈送至SC-DCO的数字控制信号123的信息)。

在一些实施方式中(例如，在不需要非常精确的频率调谐的情况下或在可切换跟踪电容器组通过自身提供高频分辨率的情况下)，可以省略Σ-Δ调制器306并且可以由数字环路滤波器302直接地输出跟踪数字控制信号。

除了对数字环路滤波器302的控制之外，寄存器接口303还实现经由数字控制信号124对SC-DCO的直接控制，该数字控制信号124可以用于启用/禁用SC-DCO。

在诸如图3所示的实施方式的一些实施方式中，锁相环控制器300还包括用于在开环操作模式与闭环操作模式之间切换的数字2对1多路复用器301。数字2对1多路复用器301的第一输入引脚(在图1中用‘0’指示)可以连接至时数转换器310的输出端，数字2对1多路复用器301的第二输入引脚(在图1中用‘1’指示)可以被定义成具有恒定比特值(此处具体为0)。数字2对1多路复用器301的输出引脚可以连接至数字环路滤波器302。最后，数字2对1多路复用器301的选择器引脚的输入值可由所述数字处理装置320(或具体地，由其至少一个处理器)经由寄存器接口303控制。换言之，数字2对1多路复用器301的输出由数字处理装置320经由寄存器接口303和选择器引脚来控制。取决于馈送至数字2对1多路复用器301的选择器引脚的值，可以启用不同的操作模式(即，开环操作模式或闭环操作模式)。

在一些实施方式中，可以省略数字2对1多路复用器301(并且使用PLL控制器300的数字环路滤波器302与时数转换器之间的电连接来替换)。在这样的实施方式中，全数字锁相环可以被配置成仅使用闭环操作模式来操作。

图4和图5示出了根据实施方式的过程。具体地，图4示出了在闭环操作模式或开环操作模式下调整SC-DCO的切换配置的过程，并且图5示出了生成和存储查找表。所述过程可以由与全数字锁相环的PLL控制器通信的全数字锁相环的数字处理装置(例如，图1的数字处理装置140)来执行。具体地，数字处理装置的执行可以由至少一个存储器和包括在其中的计算机程序代码以及与PLL控制器(经由寄存器接口)通信的至少一个处理器引起。此处，至少一个处理器可以对应于图1的至少一个处理器104，至少一个存储器可以对应于图1的至少一个存储器105，并且PLL控制器可以对应于图1的PLL控制器103和/或图3的PLL控制器300。

图4可以示出在闭环操作模式下的操作，在该闭环操作模式下全数字锁相环是“闭合的”，也就是说，全数字锁相环(或具体地，其时数转换器)被假设是从外部参考信号源接收参考时钟信号，该参考时钟信号随后被时数转换器转换成数字时间信号并且发送至PLL控制器。在一些实施方式中，如结合图3所讨论的，可以经由2对1多路复用器接收数字时间信号。

替选地，图4可以示出在开环操作模式下的操作，在该开环操作模式下全数字锁相环是“断开的”，也就是说，全数字锁相环(或具体地，其时数转换器)可以不从外部参考信号源接收参考时钟信号，或者至少不将相关联的输入提供至PLL控制器。这样的开环操作可以限于特定的应用和/或限于短持续时间。在这样的实施方式中，所说明的过程不仅仅用于加速全数字锁相环的锁定，而是完全取代或替换全数字锁相环的锁定。

此外，与上述实施方式类似，在框401中，最初(与操作模式无关)假设在数字处理装置的(随机存取)存储器中保存查找表，该查找表定义分别对应(或映射)于射频信号(由SC-DCO生成)的多个频率的SC-DCO的多个切换配置。下面结合图5讨论可以如何生成或收集该查找表。

在此处还假设，全数字锁相环当前被调度成使用第一频率进行操作，针对该第一频率在查找表中定义了切换配置。在框401中，可以在预定义频率调度中定义第一频率的所述调度，该预定义频率调度也被保存在数字处理装置的所述至少一个存储器中。所述预定义频率调度可以定义至少一组时间实例，其中每个时间实例被映射至在查找表中定义的多个频率中的频率。当所述预定义频率调度是相关的频率扫描(即，在某些扫描频率下的无线电接收)时，所述预定义频率调度可以被称为预定义频率扫描调度。所述预定义的频率调度还可以定义用于SC-DCO的激活和去激活的时间实例(例如，在调整切换配置之前激活SC-DCO，并且在从激活起经过预定义的时间之后去激活SC-DCO)。

替选地或附加地，所述调度可以通过一个或更多个用户输入来定义，该一个或更多个用户输入由包括所述全数字锁相环的装置的用户(例如，无线电发送器、接收器或收发器的用户或包括无线电发送器、接收器或收发器的设备的用户)来提供。

在框402中，数字处理装置基于保存在至少一个存储器中的查找表来确定与(调度的)第一频率相匹配的SC-DCO的切换配置，该调度的第一频率是在保存在所述至少一个存储器中的预定义频率调度中定义的或者是由用户输入(或其他接收到的输入)定义的。如以上所提及的，在该特定实施方式中，假设当前在查找表中定义了这样的切换配置。

在框403中，数字处理装置使得PLL控制器根据所确定的切换配置来调整全数字锁相环的SC-DCO的切换配置(即，生成具有第一频率的射频信号)。具体地，至少一个处理器可以经由寄存器接口来命令PLL控制器生成与期望的切换配置对应的一组一个或更多个并行数字控制信号，以馈送至SC-DCO(可能经由如图3所描绘的用于数字跟踪信号的Σ-Δ调制器)。换言之，通过将SC-DCO配置成输出假设对应(或至少近似)于锁定频率的频率，加速了全数字锁相环的频率和相位锁定过程。

在一些实施方式中，可以响应于期望由SC-DCO生成的频率从先前频率到所述第一频率的切换，触发结合框402、框403描述的操作。可以例如在至少一个存储器中保存的预定义频率调度中定义或由用户输入定义所述频率切换。

在闭环操作模式下，在框403中的初始调整之后，SC-DCO的切换配置可能仍然需要被细调谐，以将由SC-DCO生成的射频信号的相位锁定至外部参考时钟信号的相位(并且还可能调整频率锁定)。该细调谐可以根据常规的锁相环操作原理来执行，也就是说，数字环路滤波器可以基于外部时钟参考信号与由SC-DCO提供的反馈信号之间的通过由时数转换器输出的数字时间信号量化的相位差来调整数字环路滤波器的输出(或输出中的至少一些)，以使所述相位差最小化。在定义了初始切换配置之后，可以不向PLL控制器提供来自数字处理装置的进一步反馈，即，从数字处理装置的角度来看，锁定自动地发生。

然而，当通过从第一频率信道到第二频率信道(与第一频率信道相比在相同频带中或在不同的频带中)进行重新锁定时，针对第一频率信道锁定的相位在改变至第二频率信道之后也可能保持锁定，并且因此可以(实际上)以零或非常短的任何稳定时间来立即实现频率改变。在从“冷”振荡器锁定时，全数字锁相环将必须调整相位(即，调整切换配置)以实现(相位)锁定。在任何情况下，与使用锁相环的常规频率锁定相比，通过利用查找表来更快地达到频率锁定。

在开环操作模式下，由于环路被切断，全数字锁相环在框403中的调整之后的真正锁定是不可能的。因此，在这种情况下，由SC-DCO输出的射频信号完全由查找表确定。如针对闭环操作模式所讨论的对切换配置的细调谐是不可能的。

在一些实施方式中，PLL控制器可以被配置成能够在闭环操作模式与开环操作模式之间切换。例如，如结合图3所讨论的，可以通过连接至时数转换器并且包括在数字处理装置的PLL控制器中的2对1多路复用器来实现切换。所述切换可以由数字处理装置控制(经由PLL控制器的寄存器接口)。

如以上所提及的，图5示出了根据实施方式的生成查找表的过程。在此处可以假设，最初数字处理装置的至少一个存储器不保存查找表或保存不完整的查找表。

首先，在框501中，数字处理装置检测：全数字锁相环使用特定第一频率的操作被调度。可以例如根据保存在数字处理装置的至少一个存储器中的预定义频率调度来检测所述调度，或者所述调度与接收到的用户输入或其他接收器输入相关(与结合图4所讨论的类似)。

在框502中，数字处理装置确定在查找表中是否包括针对被调度用于由全数字锁相环生成的第一频率的切换配置。该步骤可以对应于图4的框402，但是在此处关于确定的结果没有做出假设。

响应于在框502中查找表中没有可用的针对第一频率的切换配置，在框505中，数字处理装置等待，直到全数字锁相环锁定至第一频率(即，直到经过了一定的锁定时间)，也就是说，直到PLL控制器的输出稳定至特定一组一个或更多个并行数字控制信号。在该等待过程期间，如图3所示的，可以将PLL控制器的输出(周期性地或连续地)传送至数字处理装置(经由寄存器接口)。换言之，在这种情况下，以常规的(缓慢的)方式执行频率锁定。

在达到频率锁定之后，在框506中数字处理装置从PLL控制器(经由PLL控制器的寄存器接口)接收关于第一频率的当前锁定切换配置的信息，并且在框507中将第一频率和相关联的SC-DCO的锁定切换配置存储至查找表。此后，不必针对该频率重复所述全频锁定过程，而是可以使用所存储的信息以在闭环操作下实质上加速频率锁定，或者甚至根据开环操作在无需由PLL控制器接收任何数字时间信号的情况下执行“频率锁定”。

在框502中，响应于在查找表中可用的切换配置，在框503、框504中，数字处理装置可以分别以与结合图4的框402、框403所讨论的类似方式使用查找表来执行“快速锁定”。

可以针对多个不同频率重复图5的过程，以生成或收集涵盖所有关注频率的完整查找表。

图5的过程可以在首次部署全数字锁相环时运行，以及/或者在初始部署阶段之后周期性地或定期地运行，以确保查找表是最新的。具体地，因为针对给定频率的SC-DCO的最佳切换配置可能由于电压和/或温度条件的改变随时间改变，因此可能需要定期地更新查找表的值。因此，为了最佳操作，在生成查找表期间和在使用所述查找表期间的电压和温度条件(即，将来自查找表的至数字环路滤波器的加载值)应当是相似的。

在一些实施方式中，可以省略框503、框504，也就是说，用于生成查找表的过程可以总是通过步骤501、步骤505、步骤506、步骤507进行(即，总是以常规方式执行锁定，并且总是在特定查找表生成阶段期间将锁定的结果存储至查找表)。

在一些实施方式中，无线电收发器、发送器或接收器可以被配置成检测电压条件和/或温度条件。可以使用电连接至数字处理装置的一个或更多个传感器(例如，温度和/或电压传感器)来执行所述监测。基于监测，数字处理装置可以触发对查找表的更新。所述更新可能涉及根据图5的过程再次从空查找表开始重新生成查找表。

根据实施方式的采用存储至存储器的查找表的全数字锁相环可以用于例如针对某些测距算法执行非常快速和准确的频道扫描和/或用于监测特定频带。

根据实施方式的采用存储至存储器的查找表的全数字锁相环具有至少以下优点：

·实现在闭环操作模式下的极快速的频率锁定；

·可以在没有任何有效的(纯)外部参考信号源(例如，晶体振荡器)的情况下，在开环操作模式下使用全数字锁相环；以及

·当改变频率时不产生乱真传输，使得在一些发送器应用中，功率放大器在频率切换期间保持接通是可以接受的。

根据实施方式的全数字锁相环的另一可能应用涉及唤醒接收器(WuR)。唤醒接收器是用作主无线电接收器(例如，蓝牙或WLAN接收器)的辅助接收器或配套接收器的低功率无线电接收器。唤醒接收器的目的是检测何时存在信号，并且在这样的检测后唤醒主无线电接收器。唤醒接收器可以连续地操作(即，具有高占空比)，但是唤醒接收器可以被配置成用于检测仅单个(唤醒)位或其他少量数据，从而使得该唤醒接收器具有比主无线电接收器低得多的功耗。主无线电接收器是非活动的，除非被唤醒接收器唤醒，并且通常被配置成用于接收大量数据(几Mb/s或甚至几Gb/s)。

虽然引入除主无线电接收器之外的单独的唤醒接收器可能导致总功耗的降低，但是该益处带来诸如增加的芯片面积、需要较长设计时间、天线负荷和切换问题的几个缺点。为了克服所述问题，建议在所述主无线电接收器中使用根据实施方式的全数字锁相环，以实现由所述主无线电接收器自身进行的快速能量检测。换言之，通过使用全数字锁相环来实现主无线电接收器中的唤醒功能，消除了对单独唤醒接收器的需求，该全数字锁相环能够使用在(随机存取)存储器中保存的查找表来非常快速地找到本地振荡器频率。

图6示出了根据实施方式的用于在(主)无线电接收器或无线电收发器中实现唤醒接收器类型功能的过程。具体地，假设所述无线电接收器或无线电收发器包括根据实施方式的全数字锁相环(例如，图1的全数字锁相环130)。可以例如由图1的无线电收发器或对应的无线电接收器执行该过程。在下文中，为简单起见，将执行该过程的行为者称为无线电接收器。

参照图6，与上述实施方式类似，在框601中，假设在全数字锁相环的数字处理装置的至少一个存储器中保存查找表，该查找表定义了与由SC-DCO生成的射频信号的多个频率对应的SC-DCO的多个切换配置。应当注意，此处，射频信号对应于无线电接收器的本地振荡器信号。框601可以对应于图4的框401。

在框602中，无线电接收器(或具体地，其中的全数字锁相环的数字处理装置)根据在数字处理装置的所述至少一个存储器中保存的预定义频率调度(此处具体地为预定义频率扫描调度)(以及根据实时时钟)接通(或激活)。在框602中，至少可以接通SC-DCO。框602还可以包括：基于查找表和预定义的调度来调整全数字锁相环的SC-DCO的切换配置(至少在调度的扫描频率从无线电接收器上一次接通起已经改变的情况下)。此处，可以具体地在开环操作模式下操作全数字锁相环，也就是说，没有外部参考时钟信号可以驱动全数字锁相环，或者至少没有由时数转换器产生的数字时间信号用于由PLL控制器调整SC-DCO的切换配置。此处，切换配置可以对应于第一本地振荡器频率(即，是由SC-DCO输出的频率)，以实现对具有第一频率的信号的接收。

通常，无线电接收器(或至少其中的SC-DCO)可以被配置成周期性地或定期地接通、以一个或更多个频率执行扫描(或具体地，扫描一个或更多个广告频率信道)，并且在扫描之后断开(即，响应于扫描结束而断开)。可以基于实时时钟和预定义频率扫描调度来执行该操作。在这样的活动时段之间，无线电接收器可以是“休眠的”(即，处于非活动模式)。因此，与结合图5所讨论的类似，预定义频率扫描调度可以定义：当本地振荡器信号的特定本地振荡器频率(即，由SC-DCO输出的射频信号的特定本地振荡器频率)应当被启用以用于接收期望频率的信号时的周期性或定期的时间实例。由于通过利用查找表，不需要等待锁相环锁定至特定的参考频率，因此可以以快速并且节能的方式执行频率的扫描(即，使无线电接收器必须接通以执行扫描的时间量最小化)。此外，不需要提供单独的参考时钟信号源。

在框602中的调整之后，在框603中，无线电接收器经由无线电接收器的至少一个天线、低噪声放大器和IQ解调装置(例如，图1的元件108至110)接收具有第一频率的第一信号。在一些实施方式中，可以省略低噪声放大器。IQ解调装置被具体地配置成使用由SC-DCO生成的射频信号作为本地振荡器信号对放大的第一信号进行IQ解调，以生成同相基带信号和正交基带信号(如例如图1所描绘的那样)。此处，射频信号是基于所述预定义频率扫描调度生成的。

在框603中的接收后，在框604中，无线电接收器确定接收到的I基带信号和Q基带信号(或接收到的I基带信号和Q基带信号中之一)是否满足一个或更多个预定义信号检测标准。所述一个或更多个预定义信号检测标准可以定义例如一个或更多个能量(即，幅度)检测标准、一个或更多个相位检测标准和/或频率检测标准。在一些实施方式中，在框604中的确定不仅可以基于最近或当前接收到的I基带信号和/或Q基带信号，而且还可以基于一个或更多个对应的先前接收到的I基带信号和/或Q基带信号。例如，只要对于多个相继接收到的I基带信号和/或Q基带信号满足所述一个或更多个预定义信号检测标准，就可以根据所述一个或更多个预定义信号检测标准来触发检测。

在一些实施方式中，所述一个或更多个预定义的信号检测标准可以包括至少一个或更多个能量检测标准。所述一个或更多个能量检测标准可以包括所接收到的信号的能量或功率水平的下阈值或下限。

在一些实施方式中，所述一个或更多个预定义能量检测标准可以具体地包括用于根据OOK原理检测功率水平阶跃(即，用于检测OOK信号)的一个或更多个通断键控(OOK)标准。通断键控(OOK)表示幅移键控(ASK)调制的最简单形式，其中数字数据表示为分别对应于接通状态和偏移状态的载波的存在或不存在。

在一些实施方式中，无线电接收器最初可以对照一个或更多个第一预定义信号检测标准(例如，接收到的信号的能量或功率水平的下阈值或下限和/或以上所讨论的任何其他非OOK特定标准)来估计接收到的I基带信号和Q基带信号(或它们中的一个)。然后，无线电接收器将基于具体地与OOK信号检测(即，上述一个或更多个OOK标准)相关的一个或更多个第二预定义标准来寻找OOK信号。OOK信号的检测可以具体地基于多个连续接收的(I和/或Q)信号。具体地，一个或更多个第二预定义信号检测标准可以定义针对所述多个连续接收的信号的预定义唤醒模式。预定义唤醒模式被定义为连续成功/失败信号检测的模式，其中根据所述一个或更多个第一预定义信号检测标准(即，一个或更多个非OOK特定标准)来估计信号检测的成功或失败。假设预定义唤醒模式对应于匹配的预定义唤醒信号，该匹配的预定义唤醒信号包括(时间)信号段的序列，所述信号段中的每一个具有零幅度或非零幅度(并且因此该序列定义了某个OOK模式)。可以由预定义(非零)持续时间在时间上分开序列中的相邻信号段。为给出简化示例，要检测的预定义唤醒模式可以具有形式101011，其中“1”指示接收到信号(通断键控中的“接通”状态)并且“0”指示没有接收到信号(通断键控中的“断开”状态)。在这些实施方式中，只要满足一个或更多个第二预定义信号检测标准(即，检测到OOK信号)，就触发完全检测(并且因此生成唤醒信号)。

可以由诸如包括在无线电接收器中的专用检测器电路的检测装置执行框604中的所述确定。所述检测装置可以操作地连接在第一RF混频器和第二RF混频器(即，图1中的混频器108、混频器110)中的一个或二者与基带处理装置(即，图1的元件115)之间。替选地，检测装置可以形成基带处理装置或电路系统115的一部分。这种确定有效地决定了无线电接收器是否应当被完全“唤醒”以正确地接收第一信号，或者第一信号是否是假阳性(例如，非常低的功率信号或者仅仅是噪声)。

响应于在框604中接收到的I基带信号和/或Q基带信号(可选地，连同一个或更多个对应的先前接收到的信号)满足一个或更多个预定义信号检测标准(例如，接收到的第一信号超过能量或功率水平的所述下阈值或下限，或者检测到OOK模式)，在框605中，无线电接收器继续进行以进一步(基带)处理I基带信号和Q基带信号。换言之，无线电接收器的截止目前还在休眠的部分被“唤醒”，使得第一信号可以被完全处理。在实践中，在框605中检测装置可以响应于框604中的肯定确定向无线电接收器的基带处理装置(例如，图1的基带处理装置115)发送唤醒信号。在接收到唤醒信号后，在框605中，基带处理装置可以处理I基带信号和Q基带信号。所述处理可以包括例如数字滤波和/或(幅度和/或相位)解调和/或任何其他常规的接收基带处理功能。

在一些实施方式中，唤醒信号可以对应于I基带信号和Q基带信号中的一个或二者，而不是诸如专用一位信号的专用信号。

如果在框604中接收到的第一信号(或具体地，从第一信号得出的I基带信号和Q基带信号)未能满足一个或更多个预定义信号检测标准(例如，接收到的第一信号未能超过能量或功率水平的所述下阈值或下限)，则在框606中无线电接收器断开，直到随后在框602中被调度激活。可以简单地忽略所接收到的第一信号。

在一些实施方式中，全数字锁相环的SC-DCO的输出端可以操作地连接至用于生成分频的射频信号的分频器(即，时钟分频器)。所述分频的射频信号可以用作在唤醒接收器模式中使用的无线电接收器的系统时钟(即，实时时钟)。该功能可能类似于以下结合图7讨论的实施方式中的对应的频分功能。

根据实施方式的全数字锁相环的另一可能应用涉及其在包括无线电外围设备的片上系统(SoC)中的使用。图7示出了根据实施方式的具有无线电外围设备702的这样的片上系统集成电路700。图7对应于示出仅鉴于实施方式是重要的SOC 700的元件的示意图。

参照图7，SoC 700可以是包括一个或更多个功能电路(或单元或元件)701和无线电外围设备702的任何已知的SoC。

一个或更多个功能元件701可以是在SoC集成电路中发现的任何已知的硬件功能元件。一个或更多个功能电路701可以包括有源和/或无源元件。可以在内部或外部为任何有源元件供应电力。具体地，一个或更多个功能电路701可以包括例如一个或更多个处理器核心、一个或更多个存储器、一个或更多个接口和/或一个或更多个外围设备(除无线电外围设备702之外)。

一个或更多个处理器核可以包括例如一个或更多个微控制器、一个或更多个微处理器、一个或更多个数字信号处理器(DSP)和/或一个或更多个专用指令集处理器(ASIP)核。处理器核可以形成一个或更多个处理器或中央处理单元(CPU)。在一些实施方式中，一个或更多个功能元件106可以包括多个处理器核。

由至少一个或更多个处理器使用的一个或更多个存储器可以包括以下类型中的任何类型的一个或更多个存储器：只读存储器(ROM)、随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、电可擦除可编程ROM(EEPROM)和/或闪存。

一个或更多个接口可以包括一个或更多个外部接口，所述外部接口中的至少一些可以与特定通信协议相关联。支持的通信协议可以包括例如通用串行总线(USB)、火线、以太网、通用同步和异步接收器发送器(USART)、串行外围接口(SPI)、高清晰度多媒体接口(HDMI)、内部集成电路(I

一个或更多个功能元件701可以经由一个或更多个接口通信地连接至无线电外围设备702。例如，如图7所描绘的，一个或更多个功能元件701可以通信地连接至全数字锁相环130的至少一个处理器104和/或连接至基带处理装置115。因此，SOC 700的一个或更多个功能元件701可以实现对无线电外围设备702的功能(例如，根据实施方式的全数字锁相环的操作)的控制。

无线电外围设备或单元702可以包括根据先前实施方式中的任一个的无线电接收器、无线电发送器或无线电收发器，或者根据先前实施方式中的任一个的至少全数字锁相环。图7具体示出了其中无线电外围设备包括图1的无线电收发器的示例性情况。无线电外围设备702可以是SOC 700的内部和/或外部外围设备。

通常，与大多数功率优化SoC的系统时钟频率相比，无线电外围设备702的振荡器102以显著较高的频率操作(例如，振荡器在2GHz以上操作，而系统时钟对应于400MHz以下的频率)，并且因此，为了将其用作系统时钟信号，需要执行分频。对应地，无线电外围设备702还包括操作地连接至SC-DCO 102的输出的分频器703(即，时钟分频器)，用于生成分频的射频信号。SOC 700(或其一个或更多个功能电路701)可以具体被配置成使用分频的射频信号作为SOC 700的数字系统时钟。具体地，全数字锁相环130可以被配置成至少用于在开环操作模式下操作(如以上结合例如图5所讨论的)。这使得能够快速和准确地生成数字系统时钟信号，同时避免对参考信号源107(例如，晶体振荡器)供电，并且从而节省电力。与上述实施方式类似，此处假设无线电外围设备702中的SC-DCO 102在较早的时间点处已经使用全数字锁相环130被锁定至参考信号源107，并且定义了针对特定多个频率的SC-DCO的切换配置的查找表105已经被存储至至少一个存储器105。因此，当无线电外围设备702(或具体地，全数字锁相环130)被(再次)接通时，全数字锁相环130可以是自由运行的(即，在开环操作模式下操作)，并且仍然提供正确和准确的频率(假设保持类似的温度和电压条件)。这样做可能是有益的，特别是在无线电外围设备702在任何情况下都需要接通时，例如在短时间对SOC 700供电以监测特定射频频带时。

虽然参考信号源107在图1中示出为包括在无线电外围设备702中，但是在其他实施方式中，参考信号源107可以在无线电外围设备702的外部(并且电连接或可连接至无线电外围设备702)。应当注意，由于如果全数字锁相环在开环操作模式下操作，则可能仅需要参考信号源107用于查找表的初始生成(如结合例如图6所讨论的)，因此在SOC 700的操作期间参考信号源107不必存在。

有时，用于SoC的无线电外围设备的晶体振荡器运行成本太高，也就是说，如果期望低噪声水平(例如，在毫秒量级)，则频率稳定的时间太长，并且因此所需的平均功率高(因为SoC需要接通更长的时间以接收相同的分组)。在这样的情况下，明显的替选方案是使用RC振荡器或环形振荡器，然而，RC振荡器或环形振荡器相位噪声性能差。当根据实施方式的全数字锁相环在开环操作模式下运行时(即，仅依赖于查找表中的信息)，仅LC振荡器是活动的(随后是分频器)，该LC振荡器与例如RC或环形振荡器相比仅具有低得多的相位噪声。

虽然图7示出了包括无线电收发器的无线电外围设备702，但是在其他实施方式中，无线电外围设备可以仅包括无线电发送器或无线电接收器。

如在本申请中所使用的，术语“电路”(或等同地“电路系统”)是指以下中的一个或更多个：仅硬件的电路实现方式，例如仅在模拟电路系统和/或数字电路系统中的实现方式；硬件电路和软件和/或固件的组合；以及需要软件或固件进行操作(但是软件或固件物理上不存在)的电路，例如微处理器或微处理器的一部分。“电路系统”的该限定根据该术语在本申请中的使用来适用。例如并且如果适用的话，术语“电路系统”还将涵盖用于根据本发明实施方式的装置的特定元件、基带集成电路、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)电路。

在一个实施方式中，结合图4至图6描述的过程中的至少一些可以由包括用于执行所描述的过程中的至少一些的对应装置的装置来执行。用于执行过程的一些示例装置可以包括以下中的至少一个：检测器、处理器(包括双核和多核处理器)、数字信号处理器、控制器、接收器、发送器、编码器、解码器、存储器、RAM、ROM、软件、固件、显示器、用户接口、显示电路系统、用户接口电路系统、用户接口软件、显示软件、电路、天线、天线电路系统和电路系统。

本文中所描述的技术和方法可以通过各种装置来实现。例如，可以用硬件(一个或更多个设备)、固件(一个或更多个设备)、软件(一个或更多个模块)或其组合来实现这些技术。对于硬件实现方式，可以在以下内实现实施方式的装置：一个或更多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑设备(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器，被设计成执行本文中所描述的功能的其他电子单元、或其组合。对于固件或软件，可以通过执行本文中所描述的功能的至少一个芯片组的模块(过程、功能等)来执行实现方式。软件代码可以存储在存储器单元中并且由处理器执行。存储器单元可以在处理器内实现或在处理器外部实现。如本领域中已知的，在存储器单元在处理器外部实现的情况下，存储器单元可以经由各种装置通信地耦接至处理器。此外，如本领域技术人员将理解的，本文中所描述的系统的部件可以被重新布置和/或由附加部件补充，以利于实现关于这些部件描述的各个方面等，并且这些部件不限于在给定附图中所阐述的精确配置。

实施方式中的至少一些还可以以由计算机程序或其部分定义的计算机过程的形式来执行。结合诸如图4和图5的实施方式的数字处理描述的方法的实施方式可以通过执行包括对应指令的计算机程序的至少一部分来实施。计算机程序可以呈源代码形式、对象代码形式或某种中间的形式，并且计算机程序可以被存储在某种载体中，该载体可以是能够携载程序的任何实体或设备。例如，计算机程序可以被存储在由计算机或处理器可读的计算机程序分发介质上。计算机程序介质可以是(例如但不限于)：记录介质、计算机存储器、只读存储器、电载波信号、远程通信信号和软件分发包。计算机程序介质可以是非暂态介质。对用于执行所示出和所描述的实施方式的软件进行编码完全在本领域普通技术人员的范围内。

本文中所描述的实施方式不仅适用于以上定义的系统，而且也适用于其他系统。系统及其元件的规格发展迅速。这样的发展可能需要对所描述的实施方式进行额外的改变。因此，所有的词语和表达应当被广义地解释，并且这些词语和表达旨在说明实施方式而不是限制实施方式。对于本领域技术人员明显的是，随着技术的进步，本发明的构思可以以各种方式实现。实施方式不限于以上所描述的示例，而是可以在权利要求的范围内变化。