有机发光显示装置

技术领域

本公开涉及一种有机发光显示装置，更具体地，涉及这样一种有机发光显示装置，在该有机发光显示装置中，构成单位像素的驱动电路的薄膜晶体管中的至少一个包括使用不同种类的半导体材料配置的混合型薄膜晶体管(hybrid type thin film transistor)。

背景技术

目前，正在进行针对被配置为自发光式地发光的有机发光显示(OLED)装置的积极研究，以用于使用OLED装置替代液晶显示(LCD)装置。

这种显示装置的应用范围广。目前，需要适用于具有在从微型电子设备到超大型公告牌的范围内的各种面积的产品并且可以根据特定产品来具有更小的体积和更小的重量的显示装置。

背景部分中提供的描述不应仅仅因为在背景部分中提及或与背景部分相关联就被假定为现有技术。背景部分可以包括描述主题技术的一个或更多个方面的信息。

发明内容

关于上文描述，能够实现相对轻薄的显示装置的有机发光显示装置可以构成能够弯曲、折叠或卷曲的各种类型的屏幕，因为在有机发光显示装置的情况下，发光元件可以形成在柔性基板上。

此外，为了被应用到诸如智能手表、菜单板之类的其上主要显示静止图像的显示装置，需要一种包括能够在静止图像的情况下减少或防止漏电流的产生从而实现功耗降低的新型驱动电路的发光显示装置。

关于此种驱动电路的配置，已经提出了一种方案，在该方案中，薄膜晶体管使用在阻断漏电流方面有利的氧化物半导体。

因此，本公开涉及一种有机发光显示装置，其基本上避免了因相关技术的限制和缺点而导致的一个或更多个限制或问题。

在显示装置包括使用不同种类的半导体层(例如多晶硅半导体层和氧化物半导体层)的薄膜晶体管的情况下，形成多晶硅半导体层的工艺和形成氧化物半导体层的工艺可以被分开执行，并且由此，整体工艺变得复杂。此外，多晶硅半导体层和氧化物半导体层针对相同的化学气体具有不同的特性，并且由此，需要更加复杂的过程。

相比于氧化物半导体层，多晶硅半导体层展现出诸如电子和空穴的载流子的更高的移动速度。在这方面，多晶硅半导体层适合需要快速驱动的驱动薄膜晶体管。因此，在一般情况下，驱动薄膜晶体管使用多晶硅半导体层实现。

然而，因为由电流应力造成的电流波动较大，尽管有高驱动速度，使用多晶硅半导体层的驱动薄膜晶体管因此仍具有限制或问题在于，在低灰度表现方面存在缺陷。因此，本公开的目的在于提供一种驱动装置，其中，驱动薄膜晶体管使用氧化物半导体实现，从而能够减轻由电流应力造成的电流波动，并且提高表示被提供至像素电极的电压的充电速率的s因子值。

本公开的另一目的旨在提供一种使用氧化物半导体的驱动薄膜晶体管，从而能够确保高阈值电压和光学可靠性，以用于稳定的长期驱动。

本公开的附加目的和特征将部分地在随后的描述中被阐述，并且将部分地对于本领域普通技术人员来说在对随后内容进行研究之后而变得显而易见或者可以从对本公开的实践被习知。本公开的目的和其他特征可以通过在本文的书面描述、权利要求书以及附图中特别指出的结构而实现和达到。

为了达到这些目的和其他特征并且根据本公开的目的，如在本文中具现并且进行宽泛描述的，有机发光显示装置包括：基板；发光元件，所述发光元件被设置在所述基板上；以及驱动薄膜晶体管，所述驱动薄膜晶体管被配置为向所述发光元件提供驱动电流。所述驱动薄膜晶体管包括：缓冲层，所述缓冲层被设置在所述基板上；第一多晶硅半导体层，所述第一多晶硅半导体层被设置在所述缓冲层上；第一氧化物半导体层，所述第一氧化物半导体层接触所述第一多晶硅半导体层且同时被设置在其上，并且包括第一沟道区、第一源区和第一漏区；栅极绝缘层，所述栅极绝缘层覆盖所述第一氧化物半导体层和所述第一多晶硅半导体层；第一栅电极，所述第一栅电极被设置在所述栅极绝缘层上；第一源电极，所述第一源电极连接至所述第一源区；第一漏电极，所述第一漏电极连接至所述第一漏区；以及第一遮光层，所述第一遮光层与所述第一氧化物半导体层交叠且同时被设置在其下方。因此，所述驱动薄膜晶体管可以确保光学可靠性并且可以实现性能的加强。

在本公开的另一方面，提供了一种有机发光显示装置，所述有机发光显示装置包括：柔性基板；第一遮光层，所述第一遮光层被设置在所述柔性基板上；第一多晶硅半导体层，所述第一多晶硅半导体层与所述第一遮光层交叠且同时被设置在其上；第一氧化物半导体层，所述第一氧化物半导体层接触所述第一多晶硅半导体层且同时被设置在其上；第一栅电极，所述第一栅电极被设置在所述第一氧化物半导体层上；源电极，所述源电极连接至所述第一半导体层的一侧；以及漏电极，所述漏电极连接至所述第一半导体层的另一侧。因此，所述驱动薄膜晶体管可以确保光学可靠性并且可以实现性能的加强。

本公开的目的不限于上述目的，并且本公开的尚未描述的其他目的将通过以下详细描述被本领域普通技术人员更清楚地理解。

应当理解，前述一般性描述和以下详细描述二者均为示例性的和解释性的，并且旨在提供对所要求保护的发明构思的进一步解释。

附图说明

被包括以提供对本公开的进一步的理解并且被并入且构成本申请的一部分的附图示出了本公开的实施方式，并且与具体说明书一起用于解释本公开的各种原则。在附图中：

图1为根据本公开的示例性实施方式的显示装置的框图；

图2为示出了被包括在根据本公开的示例性实施方式的显示装置中的像素驱动电路的电路图；

图3为根据本公开的示例性实施方式的显示装置的截面图；

图4为根据本公开另一示例性实施方式的显示装置的截面图；

图5为根据本公开的示例性实施方式的驱动薄膜晶体管的截面图；

图6为表示在根据本公开的示例性实施方式的驱动薄膜晶体管中产生的寄生电容之间的关系的电路图；

图7为示意性示出在根据本公开的示例性实施方式的显示装置中的外部光的全反射路径的截面图；并且

图8为描绘了根据本公开的示例性实施方式的驱动薄膜晶体管的根据有源层的掺杂浓度的阈值电压和驱动电流之间的关系的曲线图。

在整个附图和详细描述中，除非另有描述，否则相同的附图标记应理解为指代相同的元件、特征和结构。为了清楚、说明和方便，可能会夸大这些元件的相对尺寸和描绘。

具体实施方式

现在将详细参考本公开的实施方式，其示例可以在附图中示出。在以下的描述中，当与本文件相关的公知功能或配置的详细描述被确定为不必要地模糊本发明构思的主旨时，将省略其详细描述。所描述的处理步骤和/或操作的进展是一个示例；然而，步骤和/或操作的顺序不限于本文所阐述的顺序并且可以如同本领域已知的那样改变，必须以特定次序发生的步骤和/或操作除外。自始至终，相同的附图标记表示相同的元件。以下解释中使用的各个元件的名称可能仅仅是为了撰写说明书的方便而选择的，并且因此可能与在实际产品中使用的名称不同。

本公开的优点和特征以及用于实现该优点和特征的方法将通过参照附图在以下详细描述的实施方式变得清楚。然而，本公开可以以多个不同的形式实现，并且不应该被解释为限于本文中所阐述的实施方式。相反，这些实施方式被提供以便使本公开彻底和完整，并且将向本领域普通技术人员完整传达本公开的范围。此外，本公开仅由权利要求及其等同物的范围限定。

在用于解释本公开的实施方式的附图中，例如，所图示的形状、大小、区域、比例、角度和数量以示例的方式被给出，因此，本公开不限于此。在本说明书整篇中，相同的附图标记指代相同的构成元件。为了清楚、说明和方便，可能会夸大这些元件的相对大小和描述。另外，在本公开的以下描述中，当对于并入本文中的已知的功能和配置的详细描述使本公开的主题反而不清楚时，将省略或简要地提供这些详细描述。本说明书中使用的术语“包括”、“含有”、“构成”、“由……组成”、“由……形成”、“包含”和/或“具有”不排除其他元件的存在或添加，除非与诸如“仅”之类的术语一起使用。单数形式旨在也包括复数形式，除非上下文另有清楚指示。

本文中描述为“示例”的任何实施方式不必然被解释为比其他实施方式更优或更有利。

在被包括在本公开的各种实施方式中的构成元件的解释中，构成元件被解释为包括误差范围或公差范围，即使对其没有明确的描述。

在本公开的各种实施方式的描述中，在描述位置关系时，例如，当使用“上”、“上面”、“上方”、“下方”、“下”、“旁”、“以下”、“接近”、“靠近”、“邻近”、“挨着”等来描述两个部分之间的位置关系的时，一个或更多个其他部分可以被定位在这两个部分之间，除非使用了诸如“紧接地”、“直接地”、“紧密地”之类的术语。

术语“上”应该被解释为包括一个元件或层被形成在另一个或层的顶部处的情况以及第三元件被设置在其间的情况。诸如“下方”、“下”、“上方”、“上”等术语可能在本文中用于如图所示地描述项目之间的关系。应当理解，这些术语是在空间上相对的并且是基于附图中描绘的朝向的。

在描述时间关系时，例如，当时间顺序被描述为例如“之后”、“随后”、“接下来”和“之前”时，可以包括不连续的情况，除非使用了诸如“正好”、“紧接(地)”、“直接(地)”之类的更具限制性的术语。

可以理解，尽管术语“第一”、“第二”、“A”、“B”、“(a)”和“(b)”等可以被用于本文中以描述各种元件，但是这些元件不被这些术语所限定。这些术语仅仅被用来区分一个元件与另一个元件。因此，在本说明书中，由“第一”所指示的元件可以与由“第二”所指示的元件是相同的元件，而不超出本公开的技术范围，除非另有提及。

术语“至少一个”应该被理解为包括相关的所列出的项目中的一个或更多个的任何和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”的含义包括所有三个所列出的元件的组合、三个元件中任意两个的组合、以及每个单独的元件(第一元件、第二元件或第三元件)。

除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与示例实施方式所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如那些在常用词典中定义的术语之类的术语，应当被解释为具有例如与它们在相关领域的语境中的含义一致的含义，并且不应以理想化的或过于形式性的方式来解释，除非在本文中明确地如此定义。例如，术语“部分”或“单元”可以适用于例如单独的电路或结构、集成电路、电路装置的计算块或被配置为执行所描述的功能的任何结构，如同本领域普通技术人员应当理解的那样。

在可能的情况下，在整个附图中将使用相同的附图标记来指代相同或相似的部分。

对于本领域的技术人员来说显而易见的是，可以对本公开进行各种修改和变形而不脱离本公开的技术构思或范围。因此，本公开的实施方式可以旨在涵盖对公开内容的修改和变形，只要其落入所附权利要求及其等同物的范围内。

在本公开的一些实施方式中，源电极和漏电极为了描述的方便被彼此区分，并且可以彼此互换。源电极可以变为漏电极，而漏电极可以变为源电极。另外，一个实施方式中的源电极可以在另一个实施方式中变为漏电极，一个实施方式中的漏电极可以在另一个实施方式中变为源电极。

在本公开的一些实施方式中，为了描述的方便，源区和源电极被彼此区分，并且漏区和漏电极被彼此区分。然而，本公开的实施方式不限于上述的状况。源区可以变为源电极，而漏区可以变为漏电极。另外，源区可以变为漏电极，而漏区可以变为源电极。

附图中所示的每一个元件的面积和厚度仅仅为了描述的方便而给出，并且本公开的实施方式不限于此。

本公开的各种实施方式的各个特征可以部分地或整体地彼此耦合和组合，并且其各种技术上的联动和操作的模式是可行的。这些各种实施方式可以彼此独立地被执行，或者可以彼此相关联地被执行。

以下，将参照附图详细描述本公开的实施方式。

图1为根据本公开的示例性实施方式的显示装置100的框图。

参照图1，根据本公开的实施方式的显示装置100可以包括显示面板102、包括被配置为向显示面板102发送电压和信号的驱动电路的印刷电路板、以及用于显示面板102的安装的结构。显示面板102可以包括有效区AA以及无效区NA，无效区NA为邻近于(例如围绕)有效区AA的外围区域。

显示面板102包括基板。在示例中，基板可以由具有柔性而使得基板可弯曲的塑料材料形成。例如，基板可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)、环烯烃共聚物(COC)等制成。另外，非常薄的玻璃可以被使用以实现显示面板102的弯曲。但实施方式不限于此。例如，基板可以由刚性材料形成。在这种情况下，显示面板可能不可弯曲。

用于屏幕的实现的多个子像素PX被设置在有效区AA中。子像素PX中的每一个包括发光元件、以及被配置为向发光元件施加驱动电流的像素驱动电路。另外，像素驱动电路由薄膜晶体管来实现。在示例中，薄膜晶体管中的至少一个可以使用氧化物半导体材料作为其有源层。在另一示例中，每个薄膜晶体管可以使用氧化物半导体材料作为其有源层。但实施方式不限于此。例如，薄膜晶体管中的至少一个可以使用其他半导体材料(例如，多晶半导体材料)作为其有源层。

数据驱动器104和选通驱动器103中的至少一个可以被设置在无效区NA中。在示例中，显示面板102还可以包括被设置在无效区NA中的弯曲区BA。在弯曲区BA中，显示面板102可以被弯曲。显示面板102也可以不包括弯曲区BA，或者包括多于一个弯曲区BA。

选通驱动器103可以(例如，直接)在基板上被形成为(例如，p-沟道)金属氧化物半导体(例如，PMOS)电路，其通过使用多晶半导体材料作为其有源层或者使用氧化物半导体材料作为其有源层的薄膜晶体管来实现，或者选通驱动器103可以(例如，直接)在基板上被形成为互补金属氧化物半导体(CMOS)电路，其通过使用多晶半导体材料作为其有源层的薄膜晶体管和使用氧化物半导体材料作为其有源层的薄膜晶体管二者来实现。当相同的半导体材料被用于分别被设置在无效区NA和有效区AA中的薄膜晶体管时，每个薄膜晶体管的有源层可以使用相同的工艺被同时形成。另选地，选通驱动器103可以在显示区域AA中的多个子像素SP之间以显示区域中栅极(GIA)方法被安装。

具有多晶硅半导体层的薄膜晶体管可以实现高分辨率和低功率驱动，因为在沟道中展现出高电子迁移率。

多个数据线DL和多个选通线GL可以被设置在有效区AA中。例如，多个数据线DL可以以列设置，并且多个选通线GL可以以行设置。数据线DL中的每一个和选通线GL中的每一个可以连接至被包括在子像素PX中的一个中的驱动电路。

包括选通驱动电路的选通驱动器103可以被设置在无效区NA中。选通驱动器103的选通驱动电路依次向多个选通线GL提供扫描信号和/或发光信号，从而依次驱动有效区AA的像素行。选通驱动电路可以包括被配置为提供扫描信号的扫描驱动电路，并且还可以包括被配置为提供发光信号的发光驱动电路。在该情况下，一个像素行表示由连接至一个选通线GL的像素构成的行。

选通驱动电路可以包括移位寄存器、电平移位器等。

在根据本公开的示例性实施方式的显示装置100中，选通驱动电路可以被实现为面板中栅极(GIP)型，由此，可以直接被设置在基板上。

选通驱动器103向多个选通线GL依次提供具有导通电压或截止电压的扫描信号和/或发光信号。

当导通电压由选通驱动器103提供至选通线GL中的特定的一个时，被包括在根据本公开的示例性实施方式的显示装置100中的数据驱动器104将图像数据转换为具有模拟形式的数据电压。数据驱动器104然后向多个数据线DL提供数据电压。

被设置在基板处的多个选通线GL可以包括多个扫描线、和/或多个发光线等。多个扫描线中的每一个为被配置为向扫描晶体管的栅极节点发送扫描信号的线。多个发光线中的每一个为被配置为向发光晶体管的栅极节点发送发光信号的线。

数据线DL例如通过穿过弯曲区BA而被连接在子像素PX和数据驱动器104之间。详细地，数据线DL中的每一个可以连接至被连接至数据驱动器104的数据焊盘。

弯曲区BA为基板能够通过弯曲而呈曲线的区域。基板可以在弯曲区BA之外的区域中保持平坦状态。作为示例，无效区NA的一部分可以通过弯曲区BA而被设置在有效区AA的背表面处以与有效区AA交叠。

图2为示出了被包括在根据本公开的示例性实施方式的显示装置100中的像素驱动电路的电路图。

参照图2，根据本公开的实施方式的显示装置100可以包括由七个薄膜晶体管DT、T2、T3、T4、T5、T6和T7、以及一个存储电容器Cst构成的像素驱动电路。七个薄膜晶体管DT、T2、T3、T4、T5、T6和T7中的一个为驱动薄膜晶体管DT，并且薄膜晶体管DT、T2、T3、T4、T5、T6和T7中的其余的薄膜晶体管为用于驱动薄膜晶体管DT或发光元件EL的劣化补偿和驱动薄膜晶体管DT的驱动的开关薄膜晶体管T2、T3、T4、T5、T6和T7。像素驱动电路向发光元件EL施加驱动电流。发光元件EL可以为有机发光元件或无机发光元件。例如，发光元件EL可以为使用有机发光二极管、微发光二极管(micro-LED)、发光二极管(LED)、量子点等的装置。在本实施方式中，像素驱动电路可以具有由七个晶体管和单个电容器组成的7T1C结构，但不限于此。像素驱动电路的结构可以从3T1C、4T1C、5T1C、6T1C、3T2C、4T2C、5T2C、6T2C、7T2C、8T2C等结构中选择。

在本公开的示例性实施方式中，像素驱动电路被实现为使得像素驱动电路连接至发光元件EL的阳极，以便向阳极施加驱动电流。然而，本公开的实施方式不限于此种配置。例如，在本公开的另一实施方式中，像素驱动电路可以被实现为使得像素驱动电路连接至发光元件EL的阴极。

在本公开的示例性实施方式中，像素驱动电路包括其中氧化物半导体材料被用于驱动薄膜晶体管DT的有源层、以及连接至构成驱动薄膜晶体管DT的栅电极、源电极和漏电极中的一个或更多个的第三开关薄膜晶体管T3的有源层的配置。另外，用于驱动薄膜晶体管DT的补偿的其余开关薄膜晶体管T2、T4、T5、T6和T7中的至少一个可以使用多晶半导体材料作为其有源层。

以下将描述的开关薄膜晶体管T2、T3、T4、T5、T6和T7可以被简称为“开关晶体管”或“晶体管”，并且驱动薄膜晶体管DT还可以被称作“驱动晶体管”。

被设置在被包括在根据本公开的示例性实施方式的显示装置100中的第n像素行中的选通线可以包括用于传输第一扫描信号Scan1[n]、第二扫描信号Scan2[n]、第三扫描信号Scan3[n]、第四扫描信号Scan4[n]和发光信号EM[n]的线。在该情况下，第四扫描信号Scan4[n]可以连接至被设置在第(n+1)像素行中的第三扫描信号。

第一扫描信号Scan1[n]控制第三晶体管T3的导通和截止。第二扫描信号Scan2[n]控制第二晶体管T2的导通和截止。第三扫描信号Scan3[n]控制第四晶体管T4的导通和截止。第四扫描信号Scan4[n]控制第七晶体管T7的导通和截止。发光信号EM[n]控制第五晶体管T5和第六晶体管T6的导通和截止。

除了选通线之外，数据线和电源线被设置在像素驱动电路处。数据线连接至第二晶体管T2，并且向驱动薄膜晶体管DT的漏电极提供数据电压Vdata。电源线包括被配置为提供初始化电压VIN的初始化线、被配置为提供高电平电压VDD的高压线、被配置为提供低电平电压VSS的低压线、以及被配置为提供阳极复位电压VAR的阳极复位电压线。

初始化电压VIN经由第四晶体管T4被提供至驱动薄膜晶体管DT的源电极。高电平电压VDD经由第五晶体管T5被提供至电容器Cst的一个电极或被提供至驱动薄膜晶体管DT的漏电极。低电平电压VSS被提供至发光元件EL的阴极。阳极复位电压VAR经由第七晶体管T7被提供至发光元件EL的阳极。

本公开的实施方式不限于图2的像素驱动电路，并且可以适用于具有各种配置的内部补偿电路或外部补偿电路。

图3为根据本公开的实施方式的显示装置100的截面图。

参照图3，包括一个驱动薄膜晶体管DT、两个开关薄膜晶体管T3和330和一个电容器Cst的截面图被示出。两个开关薄膜晶体管T3和330包括第三开关薄膜晶体管T3和开关薄膜晶体管330，第三开关薄膜晶体管T3包括氧化物半导体材料，开关薄膜晶体管330为包括多晶半导体材料的开关薄膜晶体管T2、T4、T5、T6和T7中的一个。在该情况下，第三开关薄膜晶体管T3可以被称作“氧化物开关薄膜晶体管T3”，并且包括多晶半导体材料的开关薄膜晶体管中的每一个可以被称作“多晶开关薄膜晶体管330”。尽管以下关于“氧化物开关薄膜晶体管”的描述主要与第三开关薄膜晶体管T3相关，但是相同或相似的描述也可以适用于连接或不连接至驱动薄膜晶体管DT的其中将氧化物半导体材料用于有源层的其他薄膜晶体管，例如包括氧化物半导体材料的开关薄膜晶体管T2、T4、T5、T6和T7中的一个。

如上所述，一个子像素PX包括发光元件EL、以及被配置为向发光元件施加驱动电流的像素驱动电路370。像素驱动电路370被设置在基板101上，并且发光元件EL被设置在像素驱动电路370上。在示例中，包封层328被设置在发光元件EL上。包封层328保护发光元件EL。

像素驱动电路370可以表示包括驱动薄膜晶体管DT、开关薄膜晶体管T3和330和电容器Cst的一个子像素PX的阵列部分。另外，发光元件EL可以表示包括阳极323、阴极327和被设置在阳极323与阴极327之间的发光层325的用于光发射的阵列部分。

在本公开的实施方式中，驱动薄膜晶体管DT和开关薄膜晶体管T3和330中的至少一个使用氧化物半导体作为其有源层。在使用氧化物半导体材料作为其有源层的薄膜晶体管的情况下，漏电流阻断效果优异，并且相比于使用多晶半导体材料作为其有源层的薄膜晶体管的制造成本，制造成本低。因此，为了减少功耗和制造成本，根据本公开的实施方式的像素驱动电路370包括使用氧化物半导体材料的驱动薄膜晶体管DT和开关薄膜晶体管T3和330中的至少一个。

构成像素驱动电路370的所有薄膜晶体管可以使用氧化物半导体材料来实现，或者开关薄膜晶体管中的仅一部分可以氧化物半导体材料使用实现。

当然，使用氧化物半导体材料的薄膜晶体管可能在确保可靠性方面有难度，而使用多晶半导体材料的薄膜晶体管则展现出快速操作速度和优异的可靠性。因此，本公开的实施方式同时包括使用氧化物半导体材料的开关薄膜晶体管和使用多晶半导体材料的开关薄膜晶体管两者。

基板101可以被实施为多层结构，在其中，有机层和无机层被交替地层叠。例如，在基板101中，由例如聚酰亚胺制成的有机层和由例如硅氧化物(SiO

下缓冲层301被形成在基板101上。下缓冲层301用于阻断湿气等从其外部渗透。下缓冲层301可以通过层叠硅氧化物(SiO

辅助缓冲层可以进一步被设置在下缓冲层301上，以便保护元件免受湿气渗透。

多晶开关薄膜晶体管330被形成在基板101上。多晶开关薄膜晶体管330可以使用多晶半导体作为其有源层。多晶开关薄膜晶体管330包括第一有源层303、第一栅电极306、第一源电极317S、以及第一漏电极317D，第一有源层303包括电子或空穴移动通过的沟道。

第一有源层303包括第一沟道区303C以及第一源区303S和第一漏区303D，在第一沟道区303C被设置在其间的状况下，第一源区303S被设置在第一沟道区303C的一侧处，并且第一漏区303D被设置在第一沟道区303C的另一侧处。

第一源区303S和第一漏区303D中的每一个为通过使用V族或Ⅲ族杂质离子(例如，磷(P)离子或硼(B)离子)对本征多晶半导体材料进行掺杂而具有导电性的区域。

第一沟道区303C为多晶半导体材料保持本征状态并且提供电子或空穴移动通过的路径的区域。

同时，多晶开关薄膜晶体管330包括与第一有源层303的第一沟道区303C交叠的第一栅电极306。第一栅极绝缘层302被设置在第一栅电极306和第一有源层303之间。

在本公开的实施方式中，多晶开关薄膜晶体管330具有顶栅结构，在该结构中，第一栅电极306被设置在第一有源层303上方。因此，被包括在电容器Cst中的第一电极305和可选地被包括在氧化物开关薄膜晶体管T3中的第二遮光层304可以使用与第一栅电极306的材料相同的材料在相同的工艺中形成。第一栅电极306、第一电极305和第二遮光层304可以通过一个掩膜工艺来形成，由此，掩膜工艺的数量可以减少。

第一栅电极306由金属材料制成。例如，第一栅电极306可以为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层，而不限于此。

第一层间绝缘层307被设置在第一栅电极306上。在示例中，第一层间绝缘层307可以使用硅氮化物(SiN

多晶开关薄膜晶体管330还可以包括被依次设置在第一层间绝缘层307上的上缓冲层310、第二栅极绝缘层313和第二层间绝缘层316。多晶开关薄膜晶体管330包括形成在第二层间绝缘层316上且经由在上缓冲层310、第二栅极绝缘层313、第二层间绝缘层316、第一层间绝缘层307和第一栅极绝缘层302中形成的接触孔分别连接至第一源区303S和第一漏区303D的第一源电极317S和第一漏电极317D。

第一源电极317S和第一漏电极317D中的每一个可以为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层，而不限于此。

上缓冲层310将使用多晶半导体材料实现的第一有源层303与使用氧化物半导体材料实现的氧化物开关薄膜晶体管T3的第二有源层312和驱动薄膜晶体管DT的第三有源层311隔开，并且提供用于第二有源层312和第三有源层311的形成的基底。

第二层间绝缘层316覆盖氧化物开关薄膜晶体管T3的第二栅电极315和驱动薄膜晶体管DT的第三栅电极314。第二层间绝缘层316使用无机层来实现，因为第二层间绝缘层316被形成在使用氧化物半导体材料实现的第二有源层312和第三有源层311上方。例如，第二层间绝缘层316可以由硅氧化物(SiO

第二栅电极315可以由金属材料制成。例如，第二栅电极315可以为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层，而不限于此。

同时，氧化物开关薄膜晶体管T3包括被形成在上缓冲层310上且使用氧化物半导体材料实现的第二有源层312、覆盖第二有源层312的第二栅极绝缘层313、被设置在第二栅极绝缘层313上的第二栅电极315、覆盖第二栅电极315的第二层间绝缘层316、以及被设置在第二层间绝缘层316上的第二源电极318S和第二漏电极318D。

第二有源层312包括使用氧化物半导体材料实现而未掺杂杂质从而为本征的第二沟道区312C、以及通过利用杂质对其进行掺杂而具有导电性的第二源区312S和第二漏区312D。

氧化物开关薄膜晶体管T3还包括被设置在上缓冲层310下方且同时与第二有源层312交叠的第二遮光层304。第二遮光层304可以由与第一栅电极306的材料相同的材料形成，并且可以被形成在第一栅极绝缘层302的上表面处。

第二遮光层304可以电连接至第二栅电极315，并且由此，可以构成双栅极。连接电极CE可以被分开提供以电互连第二遮光层304和第二栅电极315。可以通过在接触孔绕过第二有源层312的状况下在第一层间绝缘层307、上缓冲层310和第二栅极绝缘层313处形成接触孔来设置连接电极CE。因此，氧化物开关薄膜晶体管T3可以被实现为双栅结构，并且由此，可以更精确地控制流经第二沟道区312C的电流的流动且同时被制造成具有缩小的尺寸。因此，可以实现具有高分辨率的显示装置。

第二源电极318S和第二漏电极318D可以在使用与第一源电极317S和第一漏电极317D的材料相同的材料的同时在相同的工艺中与第一源电极317S和第一漏电极317D同时被形成在第二层间绝缘层316上。因此，掩膜工艺的数量可以减少。

同时，驱动薄膜晶体管DT被形成在上缓冲层310上方。

根据本公开的示例性实施方式的驱动薄膜晶体管DT包括使用氧化物半导体材料实现的第三有源层311。

在驱动薄膜晶体管使用在高速操作方面有利的多晶半导体材料作为其有源层的情况下，由于在驱动薄膜晶体管的截止状态下的漏电流的产生而导致功耗较大。因此，根据本公开的实施方式的驱动薄膜晶体管DT使用在减少或防止漏电流的产生方面有利的氧化物半导体材料作为其有源层。

在薄膜晶体管使用氧化物半导体材料作为有源层的情况下，在需要精确电流控制的低灰度区域可能发生故障，因为氧化物半导体材料因其特性而展现出大的针对单位电压波动值的电流波动值。因此，在本公开的实施方式中，提供了在其有源层处展现出相对小的针对被施加至栅电极的电压波动值的电流波动值的驱动薄膜晶体管。

参照图3，驱动薄膜晶体管DT包括使用氧化物半导体材料实现在上缓冲层310上的第三有源层311、覆盖第三有源层311的第二栅极绝缘层313、被形成在第二栅极绝缘层313上且同时与第三有源层311交叠的第三栅电极314、覆盖第三栅电极314的第二层间绝缘层316、以及被设置在第二层间绝缘层316上的第三源电极319S和第三漏电极319D。

驱动薄膜晶体管DT还包括第一遮光层308。作为示例，第一遮光层308可以被设置在上缓冲层310中且同时与第三有源层311交叠。第一遮光层308可以根据需要被省略。第一遮光层308具有第一遮光层308被嵌入于上缓冲层310中的结构。将更详细地描述第一遮光层308被嵌入于上缓冲层310中的结构。上缓冲层310包括第一上缓冲层310a和第二上缓冲层310b。第一遮光层308被形成在被设置在第一层间绝缘层307上的第一上缓冲层310a上方。另外，第二上缓冲层310b被形成在第一上缓冲层310a上，以在第一遮光层308的顶侧处完全覆盖第一遮光层308。第一上缓冲层310a和第二上缓冲层310b可以使用有机层或无机层实现。作为示例，第一上缓冲层310a和第二上缓冲层310b可以使用硅氧化物(SiO

第一遮光层308可以在垂直方向上被设置在第三有源层311下方，以与第三有源层311交叠。另外，第一遮光层308可以被形成以具有大于第三有源层311的尺寸的尺寸，以与第三有源层311完全交叠。

第一遮光层308可以使用与第二电极309的材料相同的材料在相同的工艺中被形成在第一上缓冲层310a上。第二电极309被设置为与第一电极305交叠，并且由此，构成电容器Cst。

例如，第一遮光层308和第二电极309中的每一个可以为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层，而不限于此。

电容器Cst在预先确定的时段内存储通过数据线被施加于其的数据电压，并且然后向发光元件EL提供所存储的数据电压。

电容器Cst包括彼此面对的两个电极、以及被设置在两个电极之间的电介质。第一层间绝缘层307和第一上缓冲层310a被设置在第一电极305和第二电极309之间。

电容器Cst的第一电极305可以电连接至驱动薄膜晶体管DT的第三栅电极314。当然，本公开的实施方式不限于此种配置，并且电容器Cst的连接关系可以根据像素驱动电路而变。

第三有源层311包括使用氧化物半导体材料实现而未掺杂杂质以为本征的第三沟道区311C、以及通过利用杂质对其进行掺杂而具有导电性的第三源区311S和第三漏区311D。第三源区311S和第三漏区311D分别连接至第三源电极319S和第三漏电极319D。

类似于第一源电极317S和第一漏电极317D，第三源电极319S和第三漏电极319D中的每一个可以为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层。

包括氧化物半导体的薄膜晶体管具有导通电流高于包括多晶半导体的薄膜晶体管的导通电流的特征。因此，当驱动薄膜晶体管DT使用氧化物半导体实现时，为了实现导通电流的下降，基本上必须要提升驱动薄膜晶体管DT的阈值电压。另外，需要用于加强驱动薄膜晶体管DT的光学可靠性以用于稳定的长期驱动的方案。

因此，由多晶半导体材料制成的辅助有源层311L可以被设置在根据本公开实施方式的驱动薄膜晶体管DT的第三有源层311下方。第三有源层311和辅助有源层311L被设置成使得第三有源层311的一个表面和辅助有源层311L的一个表面在上缓冲层310上方彼此接触。由于有源层被形成为具有多晶硅半导体层和氧化物半导体层彼此交叠的双层结构，所以被设置在下侧处的多晶半导体材料减少或防止光被入射到氧化物半导体材料上，并且可能能够利用多晶半导体材料的平带电压的上升而提升驱动薄膜晶体管DT的阈值电压并且加强驱动薄膜晶体管DT的性能。另外，可能能够通过利用等于或高于多晶半导体材料的带隙的可见频带的光的吸收而控制入射光量来加强驱动薄膜晶体管DT的光学可靠性。在该情况下，辅助有源层311L可以被设置以至少与第三有源层311的第三沟道区311C完全交叠。

辅助有源层311L可以使用多晶半导体材料而被形成在上缓冲层310上，并且第二有源层312和第三有源层311可以使用氧化物半导体材料被同时分别形成在上缓冲层310和辅助有源层311L上。另外，第二栅极绝缘层313被设置在第二有源层312和第三有源层311上。

同时，驱动薄膜晶体管DT的第三源电极319S可以电连接至第一遮光层308。当第一遮光层308被设置在上缓冲层310中且第三源电极319S电连接至第一遮光层308时，可以获得附加效果。这将在稍后参照图5和图6来描述。

同时，第一平坦化层320和第二平坦化层322被依次设置在像素驱动电路370上方以平坦化像素驱动电路370的上端。第一平坦化层320和第二平坦化层322中的至少一个可以为有机层。作为示例，有机层可以由聚酰亚胺或丙烯酸树脂制成。

另外，发光元件EL被形成在第二平坦化层322上方。

发光元件EL包括阳极323、阴极327和被设置在阳极323和阴极327之间的发光层325。当实现公共地使用低电平电压VSS的像素驱动电路时，如在图2中所示，阳极323在各个子像素中被设置为单独的电极。另一方面，当实现公共地使用高电平电压VDD的像素驱动电路时，阴极327在各个子像素中被设置为单独的电极。

发光元件EL电连接至驱动元件。作为示例，发光元件EL可以经由被设置在第一平坦化层320上的中间电极321电连接至驱动元件。详细地，发光元件EL的阳极323和构成像素驱动电路370驱动薄膜晶体管DT的第三漏电极319D通过中间电极321而互连。

阳极323连接至中间电极321，该中间电极321通过延伸通过第二平坦化层322的第一接触孔CH1而暴露。另外，中间电极321连接至第三漏电极319D，该第三漏电极319D通过延伸通过第一平坦化层320的第二接触孔CH2而暴露。

中间电极321用作使第三漏电极319D和阳极323互连的介质。中间电极321由诸如铜(Cu)、银(Ag)、钼(Mo)、钛(Ti)之类的导电材料形成。因此，当中间电极321被形成为具有能够覆盖驱动薄膜晶体管DT的尺寸时，入射到显示装置的内部上的外部光可以以散射方式被反射，并且由此，驱动薄膜晶体管DT的氧化物半导体层可能会被内部光损坏。因此，中间电极321被设置在驱动薄膜晶体管DT的顶部的一部分处而不完全覆盖薄膜晶体管DT的顶部，并且由此，驱动薄膜晶体管DT的可靠性被确保。

阳极323可以被形成为具有单层或多层结构。作为示例，多层结构可以包括透明导电层和展现出高反射效率的不透明导电层。透明导电层可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)之类的具有较大的功函数值的材料制成。不透明导电层可以被形成为具有包括铝(Al)、银(Ag)、铜(Cu)、铅(Pb)、钼(Mo)、钛(Ti)或其合金的单层结构或多层结构。例如，阳极323可以被形成为具有透明导电层、不透明导电层和透明导电层被依次层叠的结构或透明导电层和不透明导电层被依次层叠的结构。

发光层325可以被形成在阳极323上。作为示例，发光层325可以以空穴相关层、有机发光层和电子相关层的顺序或相反顺序被形成在阳极323上。

堤层324为暴露每个子像素的阳极323的像素定义层。堤层324可以由不透明材料(例如，黑色材料)形成以减少或防止相邻子像素之间的光干扰。在该情况下，堤层324包括由彩色颜料、有机黑色材料和碳中的至少一个构成的光遮挡材料。还可以在堤层324上设置间隔件326。

在发光层325被设置在阴极327和阳极323之间的状况下，阴极327被形成发光层325的上表面和侧表面上且同时面对阳极323。阴极327可以被形成在整个有效区中使得阴极327具有一体结构。当阴极327被应用于顶发射型有机发光显示装置时，阴极327可以通过由例如铟锡氧化物(ITO)或铟锌氧化物(IZO)制成的透明导电层构成。

抑制湿气渗透的包封层328可以被进一步设置在阴极327上。包封层328可以包括第一无机包封层328a、第二有机包封层328b和第三无机包封层328c，它们以该顺序依次层叠。

包封层328的第一无机包封层328a和第三无机包封层328c可以由诸如硅氧化物(SiOx)之类的无机材料形成。包封层328的第二有机包封层328b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等有机材料形成。

图4为根据本公开另一实施方式的显示装置的截面图。除了多晶开关薄膜晶体管的结构之外，图4的显示装置具有与图3的实施方式的结构相同的结构。与图3的构成元件重复的图4的构成元件将不被描述或被简要描述。

参照图4，多晶开关薄膜晶体管330’的第一有源层303’被设置在上缓冲层310上，并且第一栅电极306’被设置在第二栅极绝缘层313上。

多晶开关薄膜晶体管330’的第一有源层303’可以由与驱动薄膜晶体管DT的辅助有源层311L的材料相同的材料通过与辅助有源层311L的工艺相同的工艺来形成。另外，多晶开关薄膜晶体管330’的第一栅电极306’可以由与氧化物开关薄膜晶体管T3的第二栅电极315和驱动薄膜晶体管DT的第三栅电极314的材料相同的材料通过与第二栅电极315和第三栅电极314的工艺相同的工艺来形成。有意，可以减少掩膜工艺的数量和成本。

第一栅电极306’由金属材料制成。例如，第一栅电极306’可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一个或其合金制成的单层或多层，但不限于此。

类似于图3的实施方式，第一有源层303’包括第一沟道区303’C以及第一源区303’S和第一漏区303’D，在第一沟道区303’C被设置在其间的状况下，第一源区303’S被设置在第一沟道区303’C的一侧处，第一漏区303’D被设置在第一沟道区303’C的另一侧处。

第一源区303’S和第一漏区303’D中的每一个为通过使用诸如V族或Ⅲ族杂质离子(例如，磷(P)或硼(B)离子)之类的杂质离子对本征多晶半导体材料进行掺杂而具有导电性的区域。

第一沟道区303’C为多晶半导体材料保持本征状态的区域并且提供电子或空穴移动通过的路径。具有导电性的第一源区303’S和第一漏区303’D分别连接至第一源电极317S和第一漏电极317D。

根据多晶开关薄膜晶体管330’的位置的变化，被设置在基板101上的下缓冲层301和第一栅极绝缘层302中的一个可以被省略。

图5为根据本公开的示例性实施方式的驱动薄膜晶体管的截面图。图6为表示在根据本公开的示例性实施方式的驱动薄膜晶体管中产生的寄生电容之间的关系的电路图。

参照图5和图6，由于由氧化物材料形成的第三有源层311的第三源区311S和第三漏区311D掺杂有杂质并且由此变成导电的，所以在第三有源层311中产生寄生电容。该寄生电容将被称为“有源层寄生电容C

由于第三有源层311和第一遮光层308通过第三源电极319S而电互连，因此有源层寄生电容C

[表达式]

被施加至第三有源层311的第三沟道区311C的有效电压V

因此，当第一遮光层308设置在第三有源层311附近以提升缓冲层寄生电容C

流经第三有源层311的电流的有效值的减小意味着通过被施加至第三栅电极314的栅极电压V

在本公开的实施方式中，可能能够通过实现其中的被设置在驱动薄膜晶体管DT处的第一遮光层308和第三有源层311之间的距离小于被设置在氧化物开关薄膜晶体管T3处的第二遮光层304和第二有源层312之间的距离的配置来扩大驱动薄膜晶体管DT的灰度控制范围。另外，由于发光元件可以在低灰度被精确控制，因此可能能够解决在低灰度频繁产生的烧屏(screen burn-in)的问题或限制。

图7为示意性示出了在根据本公开的示例性实施方式的显示装置中的外部光的全反射路径的截面图。图7的截面图仅示出了图3的截面图中的驱动薄膜晶体管、阳极323和一部分绝缘层。

图7中的由虚线指示的箭头表示外部光的路径。箭头表示多个路径当中入射到驱动薄膜晶体管上的外部光的路径。如在图7中所示，入射到显示装置的内部上的外部光可以在被第一遮光层308、第三源电极319S和第三漏电极319D反射之后被引入第三有源层311中。由于第一遮光层308被较宽地形成在第三有源层311下方且同时与第三有源层311交叠，因此光可以通过第一遮光层308被引入到第三有源层311中。因此，在根据本公开的实施方式的显示装置中，可能能够通过在第三有源层311下方设置辅助有源层311L来减少或防止至第三有源层311的光引入。为了减少或防止光被引入到第三有源层311的第三沟道区311C中，所以辅助有源层311L可以具有能够完全覆盖第三沟道区311C的底表面面积的尺寸。尽管辅助有源层311L的尺寸可以等于或大于第三沟道区311C的尺寸，但考虑到工艺，有利的是，辅助有源层311L具有等于第三有源层311的尺寸的尺寸。

另外，被设置在第三有源层311下方的辅助有源层311L使用多晶半导体材料实现，并且由此，可以吸收1.12eV或更大的带隙的波长。因此，可能能够减少从第一遮光层308被引入到第三有源层311中的光的影响。

在根据本公开的实施方式的驱动薄膜晶体管DT中，使用多晶半导体材料实现的辅助有源层311L被设置在使用氧化物半导体材料实现的第三有源层311下方，并且由此，被引入到第三有源层311中的外部光的量可以减少，从而确保驱动薄膜晶体管DT的光学可靠性。

图8为描绘了根据本公开的实施方式的驱动薄膜晶体管的根据有源层的掺杂浓度的阈值电压和驱动电流之间的关系的曲线图。

根据本公开的实施方式的驱动薄膜晶体管DT具有其中的由氧化物半导体材料制成的第三有源层311和由多晶半导体材料制成的辅助有源层311L彼此接触且同时彼此交叠的结构。

第三有源层311包括第三沟道区311C、以及在第三沟道区311C被设置在其间的状况下被设置在第三沟道区311C的一侧处的第三源区311S和被设置在第三沟道区311C的另一侧处的第三漏区311D。

第三源区311S和第三漏区311D中的每一个可以通过以预先确定的浓度利用V族杂质离子(例如，磷(P)离子)对本征氧化物半导体材料进行掺杂来变成导电的。因此，第三有源层311可以具有n型半导体层的特性，第三沟道区311C可以被保持在氧化物半导体材料为本征的状态并且可以提供电子移动通过的路径。

辅助有源层311L为多晶硅半导体层。多晶硅半导体层可以以预先确定的浓度利用Ⅲ族杂质离子，例如，硼(B)离子，来进行掺杂。因此，辅助有源层311L可以具有p型半导体层的特性，并且可以提供空穴移动通过的路径。

由于如上所述的第三有源层311和辅助有源层311L被彼此接合，驱动薄膜晶体管DT可以具有不同种类的沟道。P型掺杂的辅助有源层311L提供降低第三沟道区311C的费米能级或第三沟道区311C整体的电压(即，体势)且展现出高迁移率的辅助沟道，并且由此，可以同时提升阈值电压和电流。

参照图8，氧化物半导体材料被单独用作驱动薄膜晶体管DT的有源层的情况由

由于根据本公开的实施方式的薄膜晶体管包括由n型半导体层和p型半导体层构成的不同种类的有源层，因此可能能够提升驱动薄膜晶体管的阈值电压，从而实现电流方面的提升。因此，可以实现驱动薄膜晶体管的性能的加强。

根据本公开的各种实施方式的显示装置可以说明如下。

根据本公开的实施方式，有机发光显示装置包括：基板，设置在基板上的发光元件，以及被配置为向发光元件提供驱动电流的驱动薄膜晶体管。驱动薄膜晶体管包括：缓冲层，所述缓冲层被设置在基板上，第一多晶硅半导体层，所述第一多晶硅半导体层被设置在缓冲层上；第一氧化物半导体层，所述第一氧化物半导体层接触第一多晶硅半导体层同时被设置在其上，并且包括第一沟道区、第一源区和第一漏区；栅极绝缘层，所述栅极绝缘层覆盖第一氧化物半导体层和第一多晶硅半导体层；第一栅电极，所述第一栅电极被设置在栅极绝缘层上；第一源电极，所述第一源电极连接至第一源区；第一漏电极，所述第一漏电极连接至第一漏区；以及第一遮光层，所述第一遮光层与第一氧化物半导体层交叠且同时被设置在其下方。因此，驱动薄膜晶体管可以确保光学可靠性并且可以实现性能上的加强。

根据本公开的另一特征，第一多晶硅半导体层可以为p型半导体层，并且第一氧化物半导体层可以为n型半导体层。

根据本公开的另一特征，有机发光显示装置还可以包括：第一开关薄膜晶体管，所述第一开关薄膜晶体管电连接至驱动薄膜晶体管。第一开关薄膜晶体管可以包括：第二氧化物半导体层，所述第二氧化物半导体层被设置在缓冲层上，所述第二氧化物半导体层包括第二沟道区、第二源区和第二漏区；第二栅电极，所述第二栅电极被设置在第二氧化物半导体层上；第二源电极，所述第二源电极连接至第二源区；第二漏电极，所述第二漏电极连接至第二漏区；以及第二遮光层，所述第二遮光层与第二氧化物半导体层交叠且同时被设置在其下方。第一开关薄膜晶体管可以为n型晶体管。

根据本公开的另一特征，第一开关薄膜晶体管还可以包括被设置在第二遮光层和缓冲层之间的绝缘层。从第二遮光层到第二氧化物半导体层的长度可以大于从第一遮光层到第一多晶硅半导体层的长度。

根据本公开的另一特征，有机发光显示装置还可以包括：第二开关薄膜晶体管，所述第二开关薄膜晶体管电连接至驱动薄膜晶体管。第二开关薄膜晶体管可以包括：第二多晶硅半导体层，所述第二多晶硅半导体层被设置在基板上且同时包括第三沟道区、第三源区和第三漏区；第三栅电极，所述第三栅电极被设置在第二多晶硅半导体层上；第三源电极，所述第三源电极连接至第三源区；以及第三漏电极，所述第三漏电极连接至第三漏区。第二开关晶体管可以为p型晶体管。

根据本公开的另一特征，有机发光显示装置还可以包括：电容器，所述电容器电连接至驱动薄膜晶体管或第二开关薄膜晶体管。电容器可以包括与第一遮光层被设置在同一层上的第一电极和与第三栅电极被设置在同一层上的第二电极。

根据本公开的另一特征，驱动薄膜晶体管可以为n型晶体管。

根据本公开的另一实施方式，有机发光显示装置包括：柔性基板；第一遮光层，所述第一遮光层被设置在柔性基板上；第一多晶硅半导体层，所述第一多晶硅半导体层与第一遮光层交叠且同时被设置在其上；第一氧化物半导体层，所述第一氧化物半导体层接触第一多晶硅半导体层且同时被设置在其上；第一栅电极，所述第一栅电极被设置在第一氧化物半导体层上；源电极，所述源电极连接至第一半导体层的一侧；以及漏电极，所述漏电极连接至第一半导体层的另一侧。因此，驱动薄膜晶体管可以确保光学可靠性并且可以实现性能上的加强。

根据本公开的另一方面，有机发光显示装置还可以包括：第二遮光层，所述第二遮光层被设置在柔性基板和第一遮光层之间；以及第二氧化物半导体层，所述第二氧化物半导体层与第二遮光层交叠且同时被设置在其上，并与第一氧化物半导体层被设置在同一层上。

根据本公开的另一方面，从第一遮光层到第一多晶半导体层的距离可以小于从第二遮光层到第二氧化物半导体层的距离。

根据本公开的另一方面，有机发光显示装置还可以包括：第一绝缘层，所述第一绝缘层被设置在第一多晶硅半导体层下方；以及第二绝缘层，所述第二绝缘层覆盖第一多晶硅半导体层的侧表面以及第一氧化物半导体层的上部和侧表面。第二氧化物半导体层可以被设置在第一绝缘层和第二绝缘层之间。

根据本公开的另一方面，有机发光显示装置还可以包括第二栅电极，第二栅电极被设置在第二氧化物半导体层上。第二栅电极可以连接至第二遮光层。

根据本公开的另一方面，源电极可以连接至第一遮光层。

根据本公开的另一方面，有机发光显示装置还可以包括与第一遮光层被设置在同一层上并由与第一遮光层的材料相同的材料制成的第一电极、以及与第一电极交叠且同时与第二遮光层被设置在同一层上并且由与第二遮光层的材料相同的材料制成的第二电极。第一电极可以电连接至第一栅电极，并且第二电极可以连接至高电平电压线。

根据本公开的实施方式，驱动电路可以被实现为包括包含氧化物半导体的驱动薄膜晶体管和开关薄膜晶体管，并且由此，可能能够减少在薄膜晶体管的截止状态下的漏电流并且减少功耗。

根据本公开的实施方式，驱动薄膜晶体管包括氧化物半导体，并且由此，可能能够通过寄生电容的调整来降低在氧化物半导体处产生的有效电压。因此，可能能够在低灰度下实现精确的灰度表现并且减少有机发光显示装置中的诸如烧屏等的故障。

根据本公开的实施方式，多晶硅半导体层可以被设置在驱动薄膜晶体管的氧化物半导体层下方，并且由此，可以实现阈值电压的上升。因此，驱动薄膜晶体管的性能可以被加强。

由于多晶硅半导体层被设置在根据本公开的实施方式的驱动薄膜晶体管的氧化物半导体层下方，可能能够通过控制被引入到驱动薄膜晶体管的氧化物半导体层中的光量来确保光学可靠性。

本公开的效果不限于上述效果。本领域普通技术人员可以从所附权利要求书容易地理解本公开中未描述的其他效果。

将理解，在本文中仅仅为了说明的目的而已经通过上述描述和附图描述了本公开的技术精神，并且本领域普通技术人员可以做出组件的组合、分离、替换和修改而不脱离本公开的范围和精神。因此，本公开的实施方式仅仅是为了说明性目的而被提供且并不旨在限制本公开的技术精神。本公开的技术精神的范围不限于此。本公开的保护范围应该基于所附权利要求书来解释，并且应该理解，落入到等同于权利要求书的范围内的所有技术构思被包括在本公开的保护范围中。

相关申请的交叉引用

本申请要求于2022年6月30日提交的韩国专利申请No.10-2022-0080679的权益和优先权，该申请通过引用并入本文用于所有目的，如同在本文中完整阐述。