避免本振频率牵引及抑制杂散频率的射频本振信号产生方法

技术领域

本发明涉及智能控制技术，特别涉及智能化信息传输技术，具体的，是一种避免本振频率牵引及抑制杂散频率的射频本振信号产生方法。

背景技术

现代无线通讯系统中，为了提高集成度，前端收发器通常把发射器、接收器以及本振信号源产生器和其它配套射频及模拟混合电路都集成在一颗芯片中。本振信号源-通常是压控振荡器(VCO)的频率(f_vco)选择为工作频段的倍频上面(比如两倍的工作频段频率，f_vco＝2*f_ch.)。这种架构的常见问题是当发射器功率大的时候，产生的两倍频信号会对压控振荡器的频率产生牵引。随着发射器功率的增强或发射信号频谱的功率密度不同，被牵引的本振信号将会降低发射信号的质量，甚至造成系统指标比如发射信号EVM(Error Vector Magnitude)不能达标。

为了避免频率牵引，目前常用的方法是将VCO的频率闪避到一个不同的频段，然后和自身的分频信号混频、再分频而产生本振信号。参阅图1，图2；图1为采用4/3*f_ch和图2为采用8/5*f_ch的本振信号产生电路架构图：

图1和图2展示的解决方案有一个共同的缺陷，就是混频器产生2*f_ch的同时，还会产生频率分别位于2/3*f_ch和6/5*f_ch附近的杂散频率。对于采用2.4GHz ISM频段的设计，产生的杂散频率会在1.6GHz(GPS通讯频段)和2.9GHz附近(其它射频通讯应用)。通常集成晶片上的LC调谐电路只能对杂散频率产生约20dB左右的衰减，需要采取方案对杂散频率加以更多的抑制，以免影响产品难以通过认证，或者会在使用中影响其它通讯产品。

因此，有必要提供一种可避免本振频率牵引、同时更能有效抑制杂散频率信号的本振信号产生方法。

发明内容

本发明的目的是提供一种避免本振频率牵引及抑制杂散频率的射频本振信号产生方法。

本发明通过如下技术方案实现上述目的：

一种避免本振频率牵引及抑制杂散频率的射频本振信号产生方法，包括混频器，匹配混频器设置的带调谐的缓冲器，混频器和带调谐的缓冲器调谐在2*f_ch频段；

缓冲器形成对应混频器产生频率的缓冲部，避免本振频率牵引，形成带缓冲的避免本振频率牵引射频本振信号产生结构；

调谐形成对应混频器产生的杂散频率进行二阶衰减的杂散频率抑制部，形成将杂散频率分量抑制在40dB以下的抑制杂散频率射频本振信号产生结构；

通过避免本振频率牵引射频本振信号产生结构、抑制杂散频率射频本振信号产生结构形成避免本振频率牵引及抑制杂散频率的射频本振信号产生方法。

进一步的，缓冲器采用LC调谐缓冲器。

进一步的，混频器和缓冲器的用于调谐的电感集成绕线于一体，形成集成电感部。

进一步的，集成电感部形成混频器和缓冲器高密集集成的、减少设置面积占用的高效集成式射频本振信号产生结构。

进一步的，混频器和缓冲器对应设置，且对应连接于集成绕线双电感结构的两个电感连接处。

与现有技术相比，本发明可避免本振频率牵引、同时更能有效抑制杂散频率信号，采用结构紧凑的设置方式，形成高密集集成式射频本振信号产生结构。

附图说明

图1是为采用4/3*f_ch的本振信号产生电路架构图。

图2是采用8/5*f_ch的本振信号产生电路架构图。

图3是本发明的示意图之一。

图4是本发明的示意图之二。

图5是本发明的示意图之三。

具体实施方式

本实施例展示一种避免本振频率牵引及抑制杂散频率的射频本振信号产生方法，包括混频器1，匹配混频器设置的带LC调谐的缓冲器2，混频器1和带调谐2的缓冲器调谐在2*f_ch频段；

缓冲器2形成对应混频器1产生频率的缓冲部，避免本振频率牵引，形成带缓冲的避免本振频率牵引射频本振信号产生结构；

调谐形成对应混频器1产生的杂散频率进行二阶衰减的杂散频率抑制部，形成将杂散频率分量抑制在40dB以下的抑制杂散频率射频本振信号产生结构；

通过避免本振频率牵引射频本振信号产生结构、抑制杂散频率射频本振信号产生结构形成避免本振频率牵引及抑制杂散频率的射频本振信号产生方法。

缓冲器2采用LC调谐缓冲器。

混频器1和缓冲器2的用于调谐的电感集成绕线于一体，形成集成电感部3。

集成电感部3形成混频器和缓冲器高密集集成的、减少设置面积占用的高效集成式射频本振信号产生结构。

混频器1和缓冲器2对应设置，且对应连接于集成绕线双电感结构100的两个电感连接处。

与现有技术相比，本发明可避免本振频率牵引、同时更能有效抑制杂散频率信号，采用结构紧凑的设置方式，形成高密集集成式射频本振信号产生结构。

以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。