包括形成在插入器上的像素驱动电路的数字显示系统

技术领域

本发明的技术领域涉及一种数字显示系统，涉及显示像素及其驱动电路。

背景技术

从小型的移动设备到大型户外显示装置，利用发光二极管(LED)的显示器(display)的应用范围非常广。尤其，显示器应用于车辆的各种设备、增强现实(AR，Augmented Reality)设备及虚拟现实(VR，Virtual Reality)设备等更广泛的领域。

因此，在多面积、多形状、高分辨率、工序时间、制造成本、高可靠性及快速响应速度等多种特性方面仍需要改善。

并且，用于驱动显示器的驱动电路在多种特性方面也仍需要改善。

发明内容

技术问题

本发明的目的在于，通过实施例提供改善多种特性的数字显示系统。

技术方案

本发明一实施例的数字显示装置的像素驱动电路为形成在通过多个凸点(bump)与显示基板电连接的插入器上的电路，像素驱动电路包括：行端子，与多个凸点中的连接于行驱动电路的行线的行凸点相连接；列端子，与多个凸点中的连接于列驱动电路的列线的列凸点相连接；公共器件，对形成在插入器上的L(L为2以上的正整数)个显示像素共享行端子及列端子中的至少一个；以及L个像素独立器件，与公共器件相连接，用于驱动L个显示像素各自所包括的多个发光器件(light emitter)。

插入器可以为膜(film)插入器、玻璃(glass)插入器及硅(silicon)插入器中的一种。

像素驱动电路还可包括至少一个传感器，上述至少一个传感器配置在形成于插入器上的传感器区域。

公共器件可包括：电力生成部，用于生成像素驱动电路所需的电力；以及列信号分配部及行信号分配部中的至少一个，列信号分配部用于向2L个像素独立器件分配通过列端子输入的信号，行信号分配部用于向2L个像素独立器件分配通过行端子输入的信号。

2L个像素独立器件可分别包括像素内置存储部，用于存储通过列信号分配部输入的视频数据。

在L个显示像素的分别配置多个发光器件的多个子像素区域能够以互相相邻的方式形成在显示像素的角落或外围。

本发明一实施例的数字显示装置包括：多个显示像素，按照M(M为正整数)个行(row)及N(N为正整数)个列(column)配置；以及多个像素驱动电路，用于驱动多个显示像素，其中，M×N个显示像素被区分为由m×n(m为小于M的正整数，n为小于N的正整数)个显示像素组成的多个宏像素，多个宏像素分别与各自对应的像素驱动电路分组来形成多个组，多个组形成在通过多个凸点(bump)与基板电连接的多个插入器上，多个像素驱动电路分别与各自对应的至少一个行线及至少一个列线相连接，可使得通过行线及列线中的至少一个线输入的信号分配到分组在同一组的宏像素内的m×n个显示像素。

多个像素驱动电路可分别包括：公共器件，与分组在同一组的宏像素内的m×n个显示像素共享行线及列线中的至少一个线；以及m×n个像素独立器件，与公共器件相连接，用于驱动分组在同一组的宏像素内的m×n个显示像素各自所包括的多个发光器件。

与m×n个显示像素共享的行线及列线的数量基于填充因数(fill factor)及像素驱动电路的适用类型中的至少一个来确定，填充因数可基于显示基板的像素区域和配置多个发光器件的多个子像素区域的尺寸(size)设计条件来确定。

像素驱动电路的适用类型区分为大面积显示器、监控用显示器及移动显示器，填充因数的取值可按照大面积显示器、监控用显示器、移动显示器的顺序逐渐变大。

插入器可以为膜(film)插入器、玻璃(glass)插入器及硅(silicon)插入器中的一种。

多个像素驱动电路还可分别包括至少一个传感器，上述至少一个传感器配置在形成于对应的插入器上的传感器区域。

多个显示像素分别配置在形成于对应的插入器上的像素区域，像素区域包括配置多个发光器件的多个子像素区域及除多个子像素区域外的非活动(non-active)区域，多个宏像素分别包括配置像素驱动电路的像素驱动电路区域，像素驱动电路区域的至少一部分可与多个非活动区域重叠。

多个子像素区域能够以互相相邻的方式形成在显示像素的角落或外围。

m×n个像素独立器件可分别包括：像素内置存储部，用于存储通过列信号分配部输入的视频数据；以及像素驱动部，基于视频数据及通过行信号分配部输入的驱动信号来控制多个发光器件的驱动。

发明的效果

在本发明中，由于多个显示像素和像素驱动电路安装在一个插入器上并与显示基板相连接，因此，可提高显示像素及像素驱动电路的测试简易性及修复简易性。

本发明可通过以下实施例改善数字显示系统的多种特性。

附图说明

图1为用于说明一实施例的显示像素配置结构的图。

图2为用于说明图1所示的显示像素的结构的图。

图3为用于说明现有技术的显示像素及像素驱动电路的配置结构的例的图。

图4为用于说明现有技术的显示像素及像素驱动电路的配置结构的另一例的图。

图5为用于说明现有技术的显示驱动电路的结构的图。

图6为用于说明本发明一实施例的数字显示装置的图。

图7a至图7f为用于说明本发明一实施例的像素驱动电路的图。

图8为用于说明本发明一实施例的像素驱动电路的实现例的图。

图9为用于说明本发明一实施例的宏像素驱动的图。

图10为用于说明本发明再一实施例的宏像素驱动的图。

图11为用于说明本发明另一实施例的宏像素驱动的图。

图12为用于说明本发明一实施例的显示驱动电路的图。

图13为用于说明现有技术的显示阵列结构例的图。

图14a及图14b为用于说明本发明实施例的显示阵列结构例的图。

图15为用于说明图14b的显示阵列结构可应用的宏像素驱动的图。

图16为用于说明本发明一实施例的显示阵列结构的另一例的图。

图17为用于说明本发明一实施例的显示像素电流驱动的概念的图。

图18至图20为用于说明本发明实施例的显示像素及像素驱动电路的配置结构的例的图。

图21为用于说明再一实施例的数字显示装置的图。

图22a至图22i为用于说明再一实施例的数字显示装置的第一制造方法的图。

图23a及图23b为用于说明再一实施例的数字显示装置的第二制造方法的图。

图24为用于附加说明再一实施例的数字显示装置的图。

图25为用于说明一实施例的宏像素及像素驱动电路的图。

图26为用于说明一实施例的用于驱动宏像素的像素内置存储器的简要结构的图。

图27为用于说明图26所示的像素内置存储器的工作方法的图。

图28为用于说明一实施例的用于驱动宏像素的像素内置存储器的写入动作及读取动作的图。

图29为用于说明一实施例的用于驱动宏像素的像素内置存储器的写入动作及读取动作的另一例示图。

图30为用于说明一实施例的像素内置存储器对两个宏像素的写入动作及读取动作的图。

具体实施方式

以下，参照附图及附图记载内容详细说明本发明实施例，但是，本发明实施例并不局限或限定于此。

在本说明书中，所使用的术语仅用于说明实施例，并不限定本发明。在本说明书中，除非在语句中明确表示，否则单数形式也包括复数形式。在说明书中，所使用“包括(comprises)”和/或“包含(comprising)”表示所提及的结构要素、步骤、动作和/或器件并不排除一个以上其他结构要素、步骤、动作和/或器件的存在或附加可能性。

在本说明书中，所使用的“实施例”、“例”、“方面”、“示例”等不应解释为所表述的任意方式(aspect)或设计相比于其他方式或设计更加良好或存在优点的含义。

并且，术语“或”是指“同或(inclusive or)”而并非“异或(exclusive or)”。即，除非另有说明或在文脉上明确表示，否则“x利用a或b”的表达是指包含性自然排列(naturalinclusive permutations)中的一种。

并且，在本说明书及权利要求书中，除非另有说明或在文脉上明确表示有关单数形态，否则所使用的单数表达(“一个(a)”或“一个(an)”)通常被解释为“一个以上”的含义。

并且，在本说明书及权利要求书中，所使用的“第一”、“第二”等术语可用于说明多种结构要素，但是，上述结构要素并不限定于上述术语。上述术语仅用于对一个结构要素和其他结构要素进行区分。

在本说明书中，除非另有定义，否则所使用的所有术语(包括技术术语或科学术语)的含义与本发明所属技术领域的普通技术人员通常理解的含义相同。并且，除非明确定义，否则通常使用的词典中定义的术语不以理想化的方式被解释或过度被解释。

另一方面，在说明本发明的过程中，当判断为有关公知功能或结构的具体说明有可能不必要地混淆本发明的主旨时，将省略其详细说明。而且，在本说明书中，所使用的术语(terminology)作为用于适当表达本发明实施例的术语，可根据使用人员、操作人员的意图或本发明所属技术领域的惯例等而变化。因此，在此使用的术语应基于本说明书的全文内容加以定义。

参照图1，显示板(100)包括作为矩阵被配置(disposed)或排列(arranged)成M×N(M、N分别为整数)形态的多个显示像素(Px)。其中，被配置成M个行(row)和N个列(column)的多个显示像素(Px)也可称为“多个像素的阵列”。

因此，多个像素的阵列包括被配置成M个行和N个列的多个像素。

M个行(row)称为“行线”，N个列可称为“列线”。

在此情况下，行线可称为水平(horizontal)线或扫描(scan)线或栅极线，列线也可称为垂直(vertical)线或数据线。

行线、列线、横线、纵线等术语用于指定像素阵列上构成多个像素的线，扫描线、栅极线、数据线等术语也可用于指定接收数据或信号的显示板(100)上的实际配线。

各个显示像素(Px)可包括多个发光器件。在此情况下，多个发光器件可以为无机发光器件。

虽未在图1示出，但是，显示板(100)可包括单独设置各个显示像素(Px)的像素驱动电路。

图2为用于说明图1所示的显示像素的结构的图。

参照图2，显示像素(200)包括配置有多个发光器件的子像素区域(205)。在此情况下，子像素区域(205)也可称为“活动(active)”区域。

在显示像素(200)中，除子像素区域(205)外的部分(201)可称为“非活动(non-active)区域”或“黑区(black area)”。

多个发光器件可包括红色R(red)子像素、绿色G(green)子像素及蓝色B(blue)子像素等3种子像素。换言之，多个发光器件可分别称为子像素。在此情况下，红色(R)子像素可以为1个或2个。配置在一个显示像素的子像素种类及子像素数量可存在多种组合。

在显示像素(200)中，多个显示像素的阵列的填充因数(fill factor)可基于子像素区域(205)的面积来确定。

其中，可基于显示基板的像素区域和配置多个发光器件的子像素区域的尺寸(size)设计条件来确定填充因数。

例如，当显示像素(200)的间距(pitch)为0.1[mm]时，显示板(100)可表达为“0.1mm间距显示板(0.1mm-pitch display panel)”。此时，显示像素(200)的总表面积(total surface area)为0.01[mm

图3为用于说明现有技术的显示像素及像素驱动电路的配置结构的例的图。

参照图3，显示像素(200)可形成有显示像素驱动电路区域(310)。

显示像素驱动电路区域(310)为用于形成显示像素驱动电路的半导体晶圆，例如，可以为硅半导体晶圆。

显示像素驱动电路可通过电配线(301)与配置在多个子像素区域(205)的发光器件相连接。

图4为用于说明现有技术的显示像素及像素驱动电路的配置结构的另一例的图。

参照图4，图4的(A)部分示出了在显示像素(401)中发光器件(410)配置区域和像素驱动电路形成区域(420)形成在同一层的例。

图4的(B)部分示出了在显示像素(401)中发光器件(410)配置区域和像素驱动电路形成区域(420)形成在不同层的例。

例如，像素驱动电路形成区域(420)可以为发光器件下侧的薄膜晶体管(TFT，ThinFilm Transistor)层。在此情况下，像素驱动电路也可单独存在对应薄膜晶体管层的发光器件。

为了便于说明，在图4省略示出用于连接像素驱动电路与发光器件的电配线。

图5为用于说明现有技术的显示驱动电路的结构的图。

参照图5，显示驱动电路包括行驱动电路(ROW Driver)(510)、列驱动电路(COLUMNDriver)(520)及分别设置在各个显示像素的多个像素驱动电路(Pixel Drivers)

各个像素驱动电路可基于列驱动电路(520)施加的视频数据电压向显示像素的发光器件提供驱动电流。在此情况下，视频数据电压可包括恒流发生器(Constant CurrentGenerator)数据电压及脉冲宽度调制(PWM，Pulse Width Modulation)数据电压。

各个像素驱动电路可通过在脉冲宽度调制数据电压对应时间内向发光器件提供恒流发生器数据电压对应大小(magnitude)的驱动电流来表达(谐调表达(Gradationexpression)或色调表达(Tone-expression))影像的谐调(Gradation)。

图5所示的例可适用于被配置成4×5形态的多个显示像素的阵列。因此，需要用于向20个显示像素供给列信号的第一列线至第五列线。并且，需要用于向20个显示像素供给行信号的4个行线。

与显示像素相对应的列线及行线为电器配线增加的因素，可成为制造工序上的成本增加的因素。

图6为用于说明本发明一实施例的数字显示装置的图。

参照图6，一实施例的数字显示装置可包括被配置成M(M为正整数)个行(row)和N(N为正整数)个列(column)的显示像素(1-1、1-2、...、4-5)及用于驱动显示像素(1-1、1-2、...、4-5)的多个像素驱动电路(A-1、A-2、...、B-3)。

在图6的示例中，一实施例的数字显示装置为基于共同接口的显示装置，包括用于驱动显示像素的多个像素驱动电路，在此情况下，多个像素驱动电路是指“基于共同接口的像素驱动电路”。例如，在图6中，附图标记“A-1”是指用于驱动第一宏像素(620)的基于共同接口的像素驱动电路。

以下，将“基于共同接口的像素驱动电路”简称为像素驱动电路。

并且，各个显示像素也可标记为“行序号-列序号”的形式，在图6中，M为4，N为5，但并不限定于此。

即，为了便于说明及与现有技术进行比较，虽然图5例示了4×5形态。但是，显示像素的数量可根据需求进行扩展。

在本发明实施例中，为了改善电配线的增加及装置的复杂度等而引用“宏像素”及“共同接口”的概念。

具体地，M×N个显示像素可被区分为由m×n(m为小于M的正整数，n为小于N的正整数)个显示像素组成的多个宏像素(620、630)。

在本说明书中，术语“共同接口”是指与宏像素共享列线或列端子的器件。

“宏像素”及“共同接口”的概念可通过以下说明变得更加明确。

在图6的示例中，m及n的值分别为2。并且，相邻的m×n个显示像素也可称为“相邻的2L(L为整数)个显示像素”。在此情况下，在图6的示例中，L的值为2。

因此，图6所示的M×N个显示像素可被区分为由m×n个显示像素组成的多个宏像素。

例如，第一宏像素(620)可以为由显示像素1-1、显示像素1-2、显示像素2-1及显示像素2-2组成的像素组。

一实施例的基于共同接口的显示装置包括用于驱动显示像素的多个像素驱动电路，在此情况下，多个像素驱动电路是指“基于共同接口的像素驱动电路”。例如，在图6中，附图标记“A-1”是指用于驱动第一宏像素(620)的基于共同接口的像素驱动电路。

以下，将“基于共同接口的像素驱动电路”简称为像素驱动电路。

像素驱动电路A-1可向第一宏像素(620)内的显示像素1-1、显示像素1-2、显示像素2-1及显示像素2-2等2×2个显示像素分配通过第一列线(601)输入的信号。

像素驱动电路A-1可向第一宏像素(620)内的显示像素1-1、显示像素1-2、显示像素2-1及显示像素2-2等2×2个显示像素分配通过第一行线(611)输入的信号。

像素驱动电路A-2可执行与像素驱动电路A-1相同的工作。因此，像素驱动电路A-2可向宏像素内的显示像素1-3、显示像素1-4、显示像素2-3及显示像素2-4分配通过第二列线(603)输入的信号。

并且，像素驱动电路A-2可向宏像素内的显示像素1-3、显示像素1-4、显示像素2-3及显示像素2-4分配通过第一行线(611)输入的信号。

像素驱动电路B-1可向宏像素内的显示像素3-1、显示像素3-2、显示像素4-1及显示像素4-2分配通过第一列线(601)输入的信号。

像素驱动电路B-1可向宏像素内的显示像素3-1、显示像素3-2、显示像素4-1及显示像素4-2分配通过第二行线(613)输入的信号。

像素驱动电路B-2可向宏像素内的显示像素3-3、显示像素3-4、显示像素4-3及显示像素4-4分配通过第二列线(603)输入的信号。

像素驱动电路B-2可向宏像素内的显示像素3-3、显示像素3-4、显示像素4-3及显示像素4-4分配通过第二行线(613)输入的信号。

像素驱动电路A-3可向宏像素内的显示像素1-5、显示像素1-6、显示像素2-5及显示像素2-6分配通过第三列线(605)输入的信号。

像素驱动电路A-3可向宏像素内的显示像素1-5、显示像素1-6、显示像素2-5及显示像素2-6分配通过第一行线(611)输入的信号。

像素驱动电路B-3可执行与像素驱动电路A-3相似的工作。

基于共同接口的像素驱动电路A-1至B-3可包括公共器件，与宏像素内的m×n个显示像素共享列驱动电路的列线及行驱动电路的行线中的至少一个。

以下，将通过图7说明有关“公共器件”的具体示例。

列线的数量可通过应用宏像素及共同接口来减少。并且，也可通过应用宏像素及共同接口来减少行线的数量。

另一方面，在数字显示装置中，多个宏像素分别与分别对应的像素驱动电路分组形成多个组，多个组可形成在通过多个凸点(bump)与基板电连接的多个插入器上。

例如，插入器可以为膜(film)插入器、玻璃(glass)插入器及硅(silicon)插入器中的一种，在数字显示装置为高分辨率用显示装置的情况下，采用硅插入器，在数字显示装置为低分辨率用显示装置的情况下，可采用廉价的膜插入器。

具体地，像素1-1、像素1-2、像素2-1及像素2-2与像素驱动电路A-1分组安装在相同的插入器上，像素1-3、像素1-4、像素2-3及像素2-4与像素驱动电路A-2分组安装在相同的插入器上，像素3-1、像素3-2、像素4-1及像素4-2与像素驱动电路B-1分组安装在相同的插入器上，像素3-3、像素3-4、像素4-3及像素4-4与像素驱动电路B-2可分组安装在相同的插入器上。

并且，像素1-5及像素2-5与像素驱动电路A-3分组安装在相同的插入器上，像素3-5及像素4-5与像素驱动电路B-3可分组安装在相同的插入器上。

多个像素驱动电路分别与对应的至少一个行线(611、613)及至少一个列线(601、603、605)相连接，可使得通过行线及列线中的至少一个线输入的信号分配到分组在同一组的宏像素内的m×n个显示像素。

另一方面，在数字显示装置中，多个宏像素分别与各自对应的像素驱动电路分组形成多个组，多个组分别对应的像素驱动电路内置在基板，多个组分别对应的宏像素也可形成在内置有像素驱动电路的基板上。以下，通过图21及图22i进一步详细说明在基板内置像素驱动电路的示例。

在图6的示例中，虽然示出了一个像素驱动电路分别与一个行线及列线相连接的结构，但并不限定于此。即，如图6所示，在一个像素驱动电路与2×2个显示像素相连接的情况下，像素驱动电路也可以与两个行线和两个列线相连接。

具体地，像素驱动电路A-1可向第一宏像素(620)内的显示像素1-1、显示像素1-2、显示像素2-1、显示像素2-2等2×2个显示像素分配通过第一行线(611)输入的信号，也可第一宏像素(620)内的显示像素1-1、显示像素1-2、显示像素2-1、显示像素2-2分配通过第一列线(601)输入的信号。

像素驱动电路A-2可执行与像素驱动电路A-1相同的工作。因此，像素驱动电路A-2可向宏像素内的显示像素1-3、显示像素1-4、显示像素2-3及显示像素2-4分配通过第二列线(603)输入的信号，也可向宏像素内的显示像素1-3、显示像素1-4、显示像素2-3及显示像素2-4分配通过第一行线(611)输入的信号。

像素驱动电路B-1可向宏像素(620)内的显示像素3-1、显示像素3-2、显示像素4-1及显示像素4-2分配通过第一列线(601)输入的信号，也可向宏像素内的显示像素3-1、显示像素3-2、显示像素4-1及显示像素4-2分配通过第二行线(613)输入的信号。

像素驱动电路B-2可向宏像素(620)内的显示像素3-3、显示像素3-4、显示像素4-3及显示像素4-4分配通过第二列线(603)输入的信号，也可向宏像素内的显示像素3-3、显示像素3-4、显示像素4-3及显示像素4-4分配通过第二行线(613)输入的信号。

像素驱动电路A-3可向第二宏像素(630)内的显示像素1-5及显示像素2-5分配通过第三列线(605)输入的信号，也可向第二宏像素(630)内的显示像素1-5及显示像素2-5分配通过第一行线(611)输入的信号。

像素驱动电路B-3可向宏像素内的显示像素3-5及显示像素4-5分配通过第三列线(605)输入的信号，也可向宏像素内的显示像素3-5及显示像素4-5分配通过第二行线(613)输入的信号。

多个像素驱动电路(A-1、A-2、...、B-3)可分别包括：公共器件，与分组在同一组的宏像素内的m×n个显示像素共享行线及列线中的至少一个线；以及m×n个像素独立器件，与公共器件相连接，用于驱动分组在同一组的宏像素内的m×n个显示像素各自所包括的多个发光器件。

例如，m×n个像素独立器件可分别包括：像素内置存储部，用于存储通过列信号分配部输入的视频数据；以及像素驱动部，基于通过行信号分配部输入的驱动信号来控制多个发光器件的驱动。

与m×n个显示像素共享的行线数量及列线数量可基于填充因数(fill factor)及像素驱动电路的适用类型中的至少一个来确定，其中，填充因数可基于显示基板的像素区域和配置多个发光器件的子像素区域的尺寸(size)设计条件来确定。

例如，像素驱动电路的适用类型可区分为大面积显示器、监控用显示器及移动显示器，填充因数的取值可按照大面积显示器、监控用显示器、移动显示器的顺序逐渐变大。

多个像素驱动电路(A-1、A-2...B-3)还可分别包括至少一个传感器，配置在形成于对应的插入器上的传感器区域。

另一方面，显示像素分别配置在形成于对应的插入器上的像素区域，其中，像素区域可包括配置多个发光器件的多个子像素区域及除多个子像素区域外的非活动(non-active)区域。

并且，多个宏像素分别包括配置像素驱动电路的像素驱动电路区域，像素驱动电路区域的至少一部分可与多个非活动区域重叠。

上述多个子像素区域能够以互相相邻的方式形成在显示像素的角落或外围。

以下，通过图7a至图7f进一步详细说明一实施例的像素驱动电路。

随后，通过图8至图20进一步详细说明一实施例的数字显示装置。

图7a至图7f为用于说明本发明一实施例的像素驱动电路的图。

参照图7a至图7f，像素驱动电路(MPD，micro pixel driving IC)可形成在通过多个凸点(bump)与显示基板电连接的插入器上。

例如，插入器可以为膜(film)插入器、玻璃(glass)插入器及硅(silicon)插入器中的一种。并且，插入器可基于卷对卷(reel to reel)工序形成。

多个凸点可包括列凸点、行凸点及电压凸点。

更具体地，插入器在下部面形成有8个凸点，即，可形成有第一列凸点(Col 1)、第二列凸点(Col 2)、第一行凸点(Row 1)、第二行凸点(Row 2)、V

例如，多个凸点可包含金(Au)及铜(Cu)中的至少一种金属物质，但并不限定于此，可采用用于构成凸点的已知金属物质。

更具体地，多个凸点可以为40μm至120μm间距(pitch)的铜柱状凸点(Cu pillarbump)、20μm至60μm间距的金柱形凸点(Au stud bump)及5μm至40μm间距的微凸点中的至少一个。

例如，多个凸点还可包括磁性纳米粉末，由此，在插入器形成工序中，可控制多个凸点通过自对准(self-align)配置在准确的位置。

像素驱动电路(MPD)可包括：行端子，与多个凸点中的连接于行驱动电路的行线的行凸点相连接；以及列端子，与多个凸点中的连接于列驱动电路的列线的列凸点相连接。

并且，像素驱动电路(MPD)可包括：公共器件，与形成在插入器上的L(L为2以上的正整数)个显示像素共享上述行端子及列端子中的至少一个；以及L个像素独立器件，与公共器件相连接，用于驱动L个显示像素各自所包括的多个发光器件(R、G、B)。

例如，像素驱动电路(MPD)可包括通过形成在插入器内部的通道(via)分别与8个凸点相连接的第一列端子、第二列端子、第一行端子、第二行端子、V

并且，像素驱动电路(MPD)还可包括多个端子，分别与显示像素各自所包括的多个发光器件(R、G、B)相连接。

像素驱动电路(MPD)还可包括至少一个传感器，配置在形成于插入器上的传感器区域(710)。例如，至少一个传感器可以为触摸传感器，但并不限定于此。

公共器件可包括：电力生成部，用于生成像素驱动电路所需的电力；以及列信号分配部及行信号分配部中的至少一个，上述列信号分配部用于向L个像素独立器件分配通过上述列端子输入的信号，上述行信号分配部用于向L个像素独立器件分配通过行端子输入的信号。

并且，L个像素独立器件可分别包括像素内置存储部，用于存储通过上述列信号分配部输入的视频数据。

另一方面，在L个显示像素分别配置多个发光器件的多个子像素区域也能够以互相相邻的方式形成在显示像素的角落或外围。

像素驱动电路(MPD)可配置在L个像素独立器件与插入器的相同面(上表面)，但并不限定于此，也可配置不同面。

具体地，像素驱动电路(MPD)配置在插入器的下表面(即，背面)，L个像素独立器件可配置在插入器的上表面，由此，可最大限度地减少静电(ESD)引起的器件受损或芯片受损(chip damage)(图7d)。

更具体地，若像素驱动电路(MPD)配置在插入器的下表面，则即使在像素独立器件的数量(L个)多于4个的情况下(例如，6个、8个、16个等)，像素独立器件也能够配置在插入器的上表面而不受空间限制，由此，不仅确保空间余量，而且，可使得L个像素独立器件均匀地排列在像素簇内(图7e及图7f)。

图8为用于说明本发明一实施例的像素驱动电路的实现例的图。

参照图8，像素驱动电路(800)包括公共器件(810)、多个端子(861、863、865)及像素独立器件(820、830、840、850)。

公共器件(810)可以与宏像素内的显示像素共享列驱动电路的列线及行驱动电路的行线中的至少一个。

宏像素内的显示像素可通过公共器件(810)共享列线及行线中的至少一个。

例如，如图6所示，公共器件(810)可以为像素驱动电路A-1的结构要素。在此情况下，公共器件(810)可以与第一宏像素(620)内的显示像素(1-1、1-2、2-1、2-2)共享第一列线(601)及第一行线(611)。

公共器件(810)通过行端子(861)与行驱动电路的行线相连接，可通过列端子(863)与列驱动电路的列线相连接。并且，可通过VCC端子(865)及GND端子(867)接收电源。

其中，“与显示像素共享列线”也可表达为“与显示像素共享列端子”。因此，公共器件(810)可以与宏像素内的显示像素共享行端子(861)及列端子(863)中的至少一个。

公共器件(810)可包括：电力生成部(811)，用于生成像素驱动电路所需的电力；行信号分配部(861)；以及列信号分配部(863)。并且，公共器件(810)还可包括重置部(未图示)。

重置部可生成重置信号，用于对各个像素独立器件(820、830、840、850)所包括的像素内置存储部进行初始化。在此情况下，重置部可在预设视频数据重置区间中基于行信号及列信号对像素内置存储部进行初始化。

电力生成部(811)可利用行端子(861)输入的行信号和列端子(863)输入的列信号来生成基准电压(VDD)。基准电压可由各个像素独立器件(820、830、840、850)输出。

在图8中，在公共器件(810)与像素独立器件(820、830、840、850)之间以粗线表示的两条线为用于传递基准电压及重置信号的电配线。

考虑公共器件(810)与像素独立器件(820、830、840、850)之间的电配线的制造工序、发光器件的转移(转移(transfer)或取放(Pick and Place))工序、显示板可包括玻璃基板的裂纹、薄膜晶体管(TFT)层的接合等，可将像素驱动电路(800)的配置区域确定为宏像素内的特定位置。例如，像素驱动电路(800)的配置区域，即，“像素驱动电路区域”可与宏像素内的多个非活动区域重叠。

列信号分配部(815)向像素独立器件(820、830、840、850)分配通过列端子(863)输入的信号。

通过列端子(863)输入的信号可以为视频数据，存储在各个像素独立器件(820、830、840、850)的像素内置存储部。

其中，视频数据可以为对应各个像素独立器件(820、830、840、850)的显示像素的四个数字数据。

因此，通过列端子(863)一次性输入四个数字数据，列信号分配部(815)可基于输入信号所包括的寻址数据或代码指令向各个像素独立器件(820、830、840、850)分配四个数字数据。

行信号分配部(813)可向像素独立器件(820、830、840、850)分配通过行端子(861)输入的信号。

通过行端子(861)输入的信号可以为脉冲宽度调制驱动信号，用于对各个像素独立器件(820、830、840、850)进行脉冲宽度调制驱动。

若一次性输入通过行端子(861)输入的脉冲宽度调制驱动信号，则行信号分配部(813)可基于输入信号所包括的寻址数据或代码指令向像素独立器件(820、830、840、850)分配脉冲宽度调制驱动信号。

在此情况下，行信号分配部(813)可向各个像素独立器件(820、830、840、850)分配定时信号，用于控制宏像素内各个显示像素的驱动时间。

在图8中，在行信号分配部(813)与像素独立器件(820、830、840、850)之间以细线表示的两条线为用于分配行信号的电配线。并且，在列信号分配部(815)与像素独立器件(820、830、840、850)之间以细线表示的两条线为用于分配列信号的电配线。

像素独立器件(820、830、840、850)分别与公共器件(810)相连接，用于驱动宏像素内显示像素各自所包括的多个发光器件(light emitter)。

像素独立器件(820、830、840、850)可分别包括像素内置存储器，用于存储通过列信号分配部(815)输入的视频数据。

像素独立器件(820、830、840、850)可分别包括像素驱动部，基于视频数据及脉冲宽度调制驱动信号来控制多个发光器件的驱动。

像素独立器件(820、830、840、850)可分别包括与发光器件相连接的多个端子或电极。例如，像素独立器件(820、830、840、850)可分别包括与发光器件相连接的R电极、G电极、B电极。

在图8中，附图标记865及附图标记867表示像素驱动电路可额外包括的电压输入端子及接地端子。

在图8所示的实施例中，虽然示出了通过行端子(861)及列端子(863)输入的信号分配到像素独立器件(820、830、840、850)的例。但是，通过行端子(861)及列端子863)输入的信号也可按照不同于图8所示的例进行处理。对此，以下通过图25说明相关例。

另一方面，用于驱动宏像素内的显示像素的共同接口可考虑填充因数设计。并且，共同接口可考虑像素驱动电路的适用类型设计。

因此，向宏像素共享的列端子数量及行端子数量可基于填充因数(fill factor)及像素驱动电路的适用类型中的至少一个来确定。

像素驱动电路的适用类型可区分为大面积显示器、监控用显示器及移动显示器。

在此情况下，可确定填充因数的取值按照大面积显示器、监控用显示器、移动显示器的顺序逐渐变大。

例如，电视用显示器、户外设置用大型显示器可以为大面积显示器。在此情况下，大面积显示器可被设计成10％～30％的填充因数(0.1～0.3)。

例如，计算机用监控、车辆用显示器、用于平板(pad)设备的显示器可以为监控用显示器。在此情况下，监控用显示器可被设计成30％～50％的填充因数(0.3～0.5)。

例如，移动智能手机、用于可穿戴设备的显示器可以为移动显示器。在此情况下，移动显示器可被设计成50％～90％的填充因数(0.5～0.9)。

以下，通过图9至图11说明用于宏像素驱动的共同接口的多种设计例。

图9为用于说明本发明一实施例的宏像素驱动的图。

图9所示的实施例可适用于大面积显示器。

参照图9，宏像素由显示像素Px1、显示像素Px2、显示像素Px3、显示像素Px4等4个显示像素组成。

在此情况下，像素驱动电路(920a、920b)可包括：第一公共器件，配置在像素驱动电路920a；以及第二公共器件，配置在像素驱动电路920b。像素驱动电路(920a、920b)可分别包括2个像素独立器件。

像素Px1及像素Px3可通过电配线(901-1)共享列线(901)。像素Px2及像素Px4可通过电配线(903-1)共享列线(903)。

因此，像素驱动电路(920a、920b)可分别包括用于分配各个列线信号的分配部。

在图9的示例中，示出了在宏像素内不共享行线的结构。在大面积显示器的情况下，优选地，应考虑有效的脉冲宽度调制驱动及电力分配等而不共享行线。

因此，像素驱动电路(920a、920b)可分别不包括用于分配行线信号的分配部。

像素驱动电路(920a)可通过电配线(911-1)接收从行线(911)输入的行信号。在此情况下，通过电配线(911-1)输入的行信号可以为用于驱动Px1的信号。

像素驱动电路(920b)可通过电配线(911-2)接收从行线(911)输入的行信号。在此情况下，通过电配线(911-2)输入的行信号可以为用于驱动Px2的信号。

像素驱动电路(920a)可通过电配线(913-1)接收从行线(913)输入的行信号。在此情况下，通过电配线(913-1)输入的行信号可以为用于驱动Px3的信号。

像素驱动电路(920b)可通过电配线(913-2)接收从行线(913)输入的行信号。在此情况下，通过电配线(913-2)输入的行信号可以为用于驱动Px4的信号。

图10为用于说明本发明再一实施例的宏像素驱动的图。

图10的示例可适用于大面积显示器或监控用显示器。

参照图10，宏像素可由显示像素Px1、显示像素Px2、显示像素Px3、显示像素Px4等4个显示像素组成。

像素驱动电路(1020)可包括一个公共器件或两个公共器件。像素驱动电路(1020)可包括4个像素独立器件。

像素Px1及像素Px3可通过电配线(1001-1)共享列线(1001)。像素Px2及像素Px4可通过电配线(1003-1)共享列线(1003)。

像素驱动电路(1020)可包括用于分配列线信号的分配部。

与图9的实施例不同，图10的示例可共享行线。

像素驱动电路(1020)可通过电配线(1011-1)接收从行线(1011)输入的行信号。在此情况下，通过电配线(1011-1)输入的行信号可以为用于驱动Px1及Px2的信号。或者，通过电配线(1011-1)输入的行信号可以为用于驱动Px1及Px3的信号。

像素驱动电路(1020)可通过电配线(1013-1)接收从行线(1013)输入的行信号。在此情况下，通过电配线(1013-1)输入的行信号可以为用于驱动Px3及Px4的信号。或者，通过电配线(1013-1)输入的行信号可以为用于驱动Px2及Px4的信号。

图11为用于说明本发明另一实施例的宏像素驱动的图。

图11的示例可适用于大面积显示器或移动显示器。

参照图11，宏像素可由显示像素Px1、显示像素Px2、显示像素Px3、显示像素Px4等4个显示像素组成。

像素驱动电路(1120)可包括一个公共器件及4个像素独立器件。

像素Px1、像素Px2、像素Px3、像素Px4可通过电配线(1101-1)共享列线(1101)。

像素驱动电路(1120)可包括用于分配列线信号的分配部。

像素Px1、像素Px2、像素Px3、像素Px4可通过电配线(1111-1)共享行线(1111)。

像素驱动电路(1120)可包括用于分配行线信号的分配部。

在图11中，列线(1103)可向下一宏像素供给列信号。并且，行线(1113)可向其他宏像素供给行信号。

图12为用于说明本发明一实施例的显示驱动电路的图。

图12所应用的宏像素及共同接口可包括通过图6至图10说明的示例。

与图5所示的现有技术的显示驱动电路不同，本发明一实施例的显示驱动电路可减少显示板上的列线及行线。

其中，显示板上的列线(1221、1223、1225)数量及行线(1211、1213)数量可基于以下数学式1确定。

数学式1

其中，Row

参照图12，M为4，m为2。因此，MOD(M，m)为0，行线的总数为3。

参照图12，N为5，n为2。因此，MOD(M，n)为1，行线的总数为3。

在图12中，用于向像素独立器件分配列信号的寻址数据或代码指令可由列驱动电路(COLUMN Driver)(1220)生成。并且，寻址数据或代码指令可由额外的列寻址部(1230)生成。

为了执行与现有技术的视频数据输入相同的工作，列寻址部(1230)可通过对第一列凸点Col 1及第二列凸点Col 2输入的列信号执行串并联转换或组合来将其输入到像素驱动电路A-1及像素驱动电路B-1。

例如，第一列凸点Col 1输出的信号可以为输入到像素1-1、像素2-1、像素3-1及像素4-1的视频数据串。第二列凸点Col 2输出的信号可以为输入到像素1-2、像素2-2、像素3-3及像素4-2的视频数据串。

列寻址部(1230)可通过组合第一列凸点Col 1及第二列凸点Col 2输入的列信号来将其转换为与像素1-2、像素2-2、像素3-3及像素4-2对应的序列。

在此情况下，与像素1-1、像素2-1、像素1-2、像素2-2对应的序列输入到像素驱动电路A-1。与像素3-1、像素4-1、像素3-2、像素4-2对应的序列可输入到像素驱动电路B-1。

在图12中，用于向像素独立器件分配行信号的寻址数据或代码指令可由行驱动电路(ROW Driver)(1210)生成。并且，寻址数据或代码指令可由额外的行寻址部(1240)生成。

例如，第一行凸点ROW 1输出的信号可以为输入到像素1-1、像素1-2、像素1-3、像素1-4及像素1-5的脉冲宽度调制驱驱动信号。第二行凸点ROW 2输出的信号可以为输入到像素2-1、像素2-2、像素2-3、像素2-4及像素2-5的驱动信号。

行寻址部(1240)可通过组合第一行凸点ROW 1及第二行凸点ROW 2输入的列信号来将其转换为与像素1-1、像素1-2、像素2-1、像素2-2、像素1-3、像素1-4、像素2-3、像素2-4、像素1-5、像素2-5对应的序列。

在此情况下，与像素1-1、像素1-2、像素2-1、像素2-2对应的序列可输入到像素驱动电路A-1。与像素1-3、像素1-4、像素2-3、像素2-4对应的序列可输入到像素驱动电路B-1。与像素1-5、像素2-5对应的序列可输入到像素驱动电路A-3。

通过减少形成在显示板的列线及行线，可使得电配线的厚度变得更厚。例如，当金属线(wire)形成在显示板上的厚度变厚时，可减少电压下降(IR-Drop)。

减少形成在显示板的线数量可带来简化电配线、提高组装性、减少制造成本及降低复杂度的优点。

图13为用于说明现有技术的显示阵列结构例的图。

在显示驱动电路层面上，宏像素及共同接口的导入可视作显示系统的特性改善。宏像素及共同接口也可应用于现有技术的显示阵列结构。图9至图11为现有技术的显示阵列结构应用宏像素及共同接口的示例。

另一方面，在显示像素(1300)配置多个发光器件(1305)的微发光二极管应用显示器可需要考虑转移(转移(transfer)或取放(Pick and Place))工序的特性改善。

在芯片尺寸为10μm以下的情况下，存在转移工序层面上的困难。

图14a及图14b为用于说明本发明实施例的显示阵列结构例的图。

参照图14a，宏像素(1410)内的m×n个显示像素(Px1、Px2、Px3、Px4)包括配置多个发光器件的多个子像素区域(1411、1413、1415、1417)。

m×n个显示像素(Px1、Px2、Px3、Px4)的各个多个子像素区域(1411、1413、1415、1417)能够以互相相邻的方式形成在显示像素的角落或外围。

换言之，多个子像素区域(1411、1413、1415、1417)可排列在显示像素的角落或外围，可一次性转移相邻的像素(1411、1413、1415、1417)。

在显示阵列上的多个宏像素中，至少一个宏像素(1410)可包括：第一显示像素(Px1)；第二显示像素(Px2)，位于上述第一显示像素(Px1)的右侧；第三显示像素(Px3)，位于上述第一显示像素(Px1)的下侧；以及第四显示像素(Px4)，位于上述第三显示像素(Px3)的右侧。

在此情况下，第一显示像素(Px1)的子像素区域(1411)的至少一部分可形成(转移)在第一显示像素(Px1)的右侧下端边角部分。

第二显示像素(Px2)的子像素区域(1415)的至少一部分可形成(转移)在第二显示像素(Px2)的左侧下端边角部分。

第三显示像素(Px3)的子像素区域(1413)的至少一部分可形成在第三显示像素(Px3)的右侧上端边角部分。

第四显示像素(Px4)的子像素区域(1417)的至少一部分可形成在第四显示像素(Px4)的左侧上端边角部分。

另一方面，宏像素(1420)可由2个显示像素组成。在此情况下，子像素区域(1421、1423)能够以互相相邻的方式形成在显示像素的角落或外围。

图14a所示的显示像素阵列结构可具有与现有技术的结构相同的结构、物理尺寸(dimension)及填充因数。

相邻的像素由一个宏像素单位区分，可按照宏像素单位应用转移来一次性转移整体宏像素。因此，可提高转移效率。

本发明实施例的转移方式存在维持物理尺寸及填充因数的同时能够提高转移效率的优点。

另一方面，根据发光器件的特性，可需要最大限度地减少显示像素之间的光干涉。图14b示出了在需要减少显示像素之间的光干涉的情况下将子像素区域配置在外围的例。在此情况下，为了减少显示像素之间的光干涉，也可在覆盖层形成屏障(barrier)。

参照图14b，宏像素(1430)内的m×n个显示像素(Px1b、Px2b、Px3b、Px4b)包括各个子像素区域(1431、1433、1435、1437)。

图14b示出了配置在子像素区域(1431、1433、1435、1437)的发光器件分别包括一个红色R(red)子像素、一个绿色G(green)子像素及一个蓝色B(blue)子像素的例。如上所述，配置在一个显示像素的子像素种类及子像素数量可存在多种组合。

例如，子像素区域(1431、1433、1435、1437)配置在外围，相比于普通的子像素区域例如，1431-1更远离宏像素(1430)的中心(1430-1)。

在图14b中，显示在中心(1430-1)周围的箭头表示子像素区域(1431、1433、1435、1437)配置在比普通子像素区域更远的位置。

图15为用于说明图14b的显示阵列结构可应用的宏像素驱动的图。

参照图15，像素驱动电路(1540)的结构可以与图10的像素驱动电路(1020)或图11的像素驱动电路(1120)相同。

因此，像素驱动电路(1540)可包括一个公共器件或两个公共器件。像素驱动电路(1540)可包括4个像素独立器件。

并且，像素Px1b及像素Px2b可通过电配线(1515-1)共享行线(1515)。像素Px3b及像素Px4b可通过电配线(1517-1)共享行线(1517)。

像素Px1b及像素Px3b可通过电配线(1505-1)共享行线(1505)。像素Px2b及像素Px4b可通过电配线(1507-1)共享行线(1507)。

在此情况下，若将图15的结构与图10或图11的结构进行比较，则子像素区域存在于更靠外侧的外围。因此，相比于图10或图11的结构，可有利于像素驱动电路(1540)的配置工序。

图16为用于说明本发明一实施例的显示阵列结构的另一例的图。

参照图16，一实施例的显示阵列可包括由6个显示像素(Px1、Px2、Px3、Px4、Px5、Px6)组成的宏像素(1610)。

考虑到像素的尺寸(Dimension)及填充因数，可将6个以上的相邻像素组成为一个宏像素。

例如，在移动显示器的情况下，可为了提高填充因数而增加子像素区域。并且，可通过一实施例的转移工序将多个子像素区域配置在显示像素的外围或边角部分。

填充因数越接近1，即，在设计成填充因数接近100％的情况下，也可由8个以上显示像素单位组成宏像素。

图17为用于说明本发明一实施例的显示像素电流驱动的概念的图。

参照图17，显示像素(1710)可包括发光器件ED及像素电路(40、50)。

显示像素(1710、1720、1730、1740)可以为宏像素内的多个显示像素。

附图标记1700表示电流供给源。电路供给源(1700)可通过形成像素电路内的晶体管(1701)和电流镜来供给稳定的驱动电流。

像素电路(40、50)可通过响应控制信号来调节发光器件的发光及不发光，例如，可通过响应脉冲宽度调制信号来调节发光器件的发光及不发光。

像素电路(40、50)可包括电平转换器(1705)。

晶体管(1701)可输出驱动电流。晶体管(1701)的栅极与电流供给源(1700)的晶体管相连接，可以与电流供给源(1700)构成电流镜电路。

像素电路(40、50)额外包括的晶体管可通过从电平转换器(1705)输出的电压来开启或关闭。

电平转换器(1705)与脉冲宽度调制(PWM，Pulse Width Modulation)控制器(1701)的输出端相连接，可通过转换PWM控制器(1741)输出的第一脉冲宽度调制信号的电压电平来生成第二脉冲宽度调制信号。电平转换器(1705)可生成用于将第一脉冲宽度调制信号转换为能够开启晶体管的栅极开启电压电平信号及能够关闭晶体管的栅极关闭电压电平信号的第二脉冲宽度调制信号。

电平转换器(1705)输出的第二脉冲宽度调制信号的脉冲电压电平可高于第一脉冲宽度调制信号的脉冲电压电平。电平转换器(1705)可包括用于对输入电压进行升压的升压电路。电平转换器(1705)可由多个晶体管实现。

可根据第一脉冲宽度调制信号的脉冲宽度来确定晶体管在一帧内的开启时间及关闭时间。

像素电路(40)在每个帧存储数据写入期间从列驱动电路施加的数据的位值，可在发光期间基于位值及时钟信号生成第一脉冲宽度调制信号。

像素电路(50)可包括脉冲宽度调制控制器(1741)及存储器(1743)。

脉冲宽度调制控制器(1741)可基于发光期间输入的时钟信号(CK)和从存储器(1743)读取的数据的位值来生成第一脉冲宽度调制信号。

若输入子帧单位的时钟信号，则脉冲宽度调制控制器(1741)可从存储器(1743)读取对应的数据位值来生成第一脉冲宽度调制信号。

脉冲宽度调制控制器(1741)可基于子帧单位的数据位值及时钟信号的信号宽度来控制第一脉冲宽度调制信号的脉冲宽度。

例如，若视频数据的位值为1，则按照时钟信号的信号宽度开启脉冲宽度调制信号的脉冲输出，若视频数据的位值为0，则可按照时钟信号的信号宽度关闭脉冲宽度调制信号的脉冲输出。

脉冲宽度调制控制器(1741)可包括由一个或多个晶体管实现的一个或多个逻辑电路(例如，或门OR栅极电路等)。

图18至图20为用于说明本发明实施例的显示像素及像素驱动电路的配置结构的例的图。

参照图18，在宏像素(1800)中，各个显示像素的发光器件(1811、1813、1815、1817)配置区域和像素驱动电路区域(1820)形成在同一层。

例如，图18所示的结构可均适用于图9、图10及图11的示例。

参照图19，宏像素(1900)包括公共器件配置区域(1920)及4个单独器件配置区域(1931、1933、1935、1937)。

在此情况下，公共器件配置区域(1920)及4个单独器件配置区域(1931、1933、1935、1937)可形成在同一层。而且，显示像素的发光器件(1911、1913、1915、1917)的配置区域可形成在单独器件配置区域(1931、1933、1935、1937)的上层。

图19所示的结构可主要适用于图9及图10的示例。

参照图20，宏像素(2000)可应用于填充因数高的结构。

公共器件配置区域及多个单独器件的配置区域可无区别地形成在一个区域(2020)。

显示像素的发光器件(2011、2013、2015、2017)的配置区域与像素驱动电路配置区域(2020)可形成在互不相同的层。

在图18至图20中，像素驱动电路配置区域的至少一部分可与各个显示像素的非活动区域重叠。由此，可提高工序效率及晶圆对晶圆键合的效率。

图21为用于说明再一实施例的数字显示装置的图。

参照图21，在数字显示装置中，多个宏像素分别与各自对应的像素驱动电路分组形成多个组，多个组分别对应的像素驱动电路(MPD)内置在基板，多个组分别对应的宏像素(R、G、B)可形成在内置像素驱动电路(MPD)的基板上。

即，在再一实施例的数字显示装置(2100)中，像素驱动电路(MPD)内置在基板，随着优化设计在基板内像素驱动电路(MPD)与多个宏像素(R、G、B)之间的配线结构，可通过确保空间余量来最大限度地减少电配线的增加及装置的复杂度。

以下，通过图22a至图22i进一步详细说明再一实施例的数字显示装置(2100)的制造方法。

图22a至图22i为用于说明再一实施例的数字显示装置的第一制造方法的图。

参照图22a至图22i，在制造方法的步骤2210中，可在承载基板上形成再分配层RDL(ReDistribution Layer)。其中，再分配层可以与显示基板的下部配线相对应。

例如，在制造方法的步骤2210中，可在承载基板上附着预制备的RDL膜。

并且，在制造方法的步骤2210中，在承载基板上优先涂敷可进行RDL配线的液体涂敷材料后，也可曝光配线并蒸镀及镀敷铜(Cu)等导电物质来形成再分配层RDL。

接着，在制造方法的步骤2220中，可在形成有再分配层RDL的承载基板上向预设位置附着像素驱动电路(MPD)。

随后，在制造方法的步骤2230中，可形成绝缘层(成型)以内置像素驱动电路(MPD)。

然后，在制造方法的步骤2240中，可蚀刻绝缘层的预设通道形成区域来形成多个通道。

接着，在制造方法的步骤2250中，可通过RDL工序在绝缘层的上部形成上部配线并向多个通道填充导电物质(例如，铜等)来使得上部配线与下部配线相连接。

即，在制造方法的步骤2250中，可形成内置有像素驱动电路(MPD)的显示基板。

随后，在制造方法的步骤2260中，可在显示基板的上部形成多个发光器件(R、G、B)。

换言之，在制造方法的步骤2260中，可将宏像素分别对应的发光二极管附着在与上部配线对应的区域。

然后，在制造方法的步骤2270中，可在形成有多个发光器件(R、G、B)的显示基板的上部面来成型(molding)。

接着，在制造方法的步骤2280中，从显示基板分离承载基板后，可在分离承载基板的显示基板的下部面，在与下部配线对应的区域形成多个焊球(Solder Ball)或凸点。

由此，在制造方法的步骤2290中，可实现像素位于驱动器上的(POD，Pixels OnDriver)结构，其中，像素驱动电路(MPD)内置在显示基板且多个发光器件(R、G、B)配置在基板上部。

图23a及图23b为用于说明再一实施例的数字显示装置的第二制造方法的图。

参照图23a及图23b，再一实施例的数字显示装置的第二制造方法可在图22e(即，步骤2250)以后执行。

具体地，在制造方法的步骤2310中，可在内置像素驱动电路(MPD)的显示基板的上部面与上部配线对应的区域形成焊球或凸点。

例如，在制造方法的步骤2310中，可在显示基板上形成与输入(input)信号对应的输入焊盘焊球(Input Pad Solder Ball)或凸点。

随后，在制造方法的步骤2320中，从显示基板分离承载基板，可在分离承载基板的显示基板的下部面，在与下部配线对应的区域形成多个发光器件(R、G、B)。

并且，在制造方法的步骤2320中，为了保护形成在显示基板上的多个发光器件(R、G、B)，也可基于涂敷过程及固化过程来成型。

即，第一制造方法将像素驱动电路(MPD)附着在显示基板的第一面(形成焊球或凸点的面)，与此不同地，再一实施例的数字显示装置的第二制造方法可将像素驱动电路(MPD)附着在显示基板的第二面(形成多个发光器件(R、G、B)的面)，由此，像素驱动电路(MPD)可不经过通道与多个发光器件(R、G、B)相连接。

图24为用于附加说明再一实施例的数字显示装置的图。

参照图24，再一实施例的数字显示装置(2400)由像素位于驱动器上POD的结构实现，其中，驱动器(IC)内置在基板，即，像素驱动电路(MPD)内置在基板，多个宏像素(R、G、B)配置在基板上，随着优化设计在基板内像素驱动电路(MPD)与宏像素(R、G、B)之间的配线结构，可通过确保空间余量来最大限度地减少电配线的增加及装置的复杂度。

具体地，数字显示装置以2×2的结构由4个像素(R、G、B)组成一个宏像素，在由一个像素驱动电路(MPD)驱动的情况下，即，在由驱动器IC驱动的情况下，存在能够通过减少用于驱动像素的接点数量来减少整体配线的优点。

然而，在像素间距(Pixel Pitch)非常小的情况下，例如，微发光二极管(microLED)或次毫米发光二极管(miniLED)等，随着驱动器像素驱动电路(MPD)控制的像素数量逐渐增加，将难以形成用于像素驱动电路(MPD)与发光二极管(即，发光器件)之间的连接及像素驱动电路(MPD)与显示基板(例如，印制电路板(PCB))之间的连接的通道，由此，当形成凸点时，因非常微细的间距(Fine pitch)而难以实现与相邻端子的绝缘，因此，可产生短路现象等问题。

对此，再一实施例的数字显示装置(2300)可通过能够将发光器件安装在像素驱动电路(MPD)上的3金属(metal)扇出结构来实现，由此，即使像素驱动电路(MPD)控制的像素数量增加，也能够按照更小间距阵列排列发光器件，因此，随着按照三维结构形成用于像素驱动电路(MPD)与发光器件/显示基板之间的连接的通道及凸点，可按照微细间距排列像素阵列。

另一方面，再一实施例的数字显示装置(2300)可应用于智能手机、笔记本电脑、智能手表等中小型显示装置，但并不限定于此，也可轻易应用于大型显示装置或小型显示装置。

图25为用于说明一实施例的宏像素及像素驱动电路的图。

参照图25，宏像素(2520)可以为图6的第一宏像素(620)。并且，宏像素(2520)可以为图9至图11所示的宏像素中的一个。因此，在图25中，附图标记“A-1”可以为用于驱动宏像素(2520)的基于共同接口的像素驱动电路。

本发明实施例的基于共同接口的像素驱动电路可包括行端子、列端子及显示像素驱动器件。

像素驱动器件可基于通过列端子及行端子输入的信号来驱动相邻的多个显示像素各自所包括的多个发光器件(light emitter)。

其中，像素驱动器件也可包括图8的公共器件(810)。并且，像素驱动器件可包括用于分别驱动多个显示像素的像素独立器件。

例如，显示像素驱动器件可包括：第一像素独立器件，用于驱动多个显示像素中的第一显示像素；以及第二像素独立器件，用于驱动上述多个显示像素中的第二显示像素。

显示像素驱动器件可包括：第一移位寄存器，用于存储与多个显示像素中的第一显示像素相关的数据；以及第二移位寄存器，用于存储与多个显示像素中的第二显示像素相关的数据。

像素驱动电路A-1可利用通过列线(2511)输入的信号及通过行线(2501)输入的信号来驱动宏像素(2520)。

像素驱动电路A-1可包括2L个像素独立器件，用于驱动相邻的2L(L为整数)个显示像素各自所包括的多个发光器件(light emitter)。在此情况下，2L个像素独立器件可分别包括用于存储视频数据的像素内置存储器。像素内置存储器可以为移位寄存器。

其中，第一类型像素驱动电路(2530)的L为1，第二类型像素驱动电路(2540)的L为2。例如，第一类型像素驱动电路(2530)可应用于图8或图9的示例。并且，第二类型像素驱动电路(2540)可应用于图11的示例。

第一类型像素驱动电路(2530)及第二类型像素驱动电路(2540)还可包括图8所示的公共器件(810)。但是，在以下说明中，将着重说明向像素独立器件写入数据的动作及发光动作所需的结构要素。

第一类型像素驱动电路(2530)可包括与行驱动电路的行线(2501)相连接的行端子(2531)。

第一类型像素驱动电路(2530)可包括与列驱动电路的列线(2511)相连接的列端子(2532)。

第一类型像素驱动电路(2530)可包括像素独立器件A-1-1-1及像素独立器件A-1-2-1，用于驱动显示像素1-1及显示像素2-1。

像素独立器件A-1-1-1通过串行线(2533)与列端子(2532)相连接，可通过串行线(2537)向像素独立器件A-1-2-1传输N位视频数据。

像素独立器件A-1-1-1及像素独立器件A-1-2-1可共享通过行端子(2531)输入的信号。

N位的视频数据传递及通过行端子输入的信号的共享原理对于第一类型和第二类型来讲是相同的，因此，以下通过第二类型的结构详细说明其原理。

第二类型像素驱动电路(2540)可包括2L个像素独立器件，用于驱动相邻的2L(L为2)个显示像素各自所包括的多个发光器件(light emitter)。

第一像素独立器件A-1-1-1可驱动显示像素1-1所包括的发光器件。

第二像素独立器件A-1-1-2可驱动显示像素1-2所包括的发光器件。

第三像素独立器件A-1-2-1可驱动显示像素2-1所包括的发光器件。

第四像素独立器件A-1-2-2可驱动显示像素2-2所包括的发光器件。

第二类型像素驱动电路(2540)可包括与行驱动电路的行线(2501)相连接的行端子(2541)。

第二类型像素驱动电路(2540)可包括与列驱动电路的列线(2511)相连接的列端子(2542)。

第一像素独立器件A-1-1-1通过串行线(2543)与列端子(2042)相连接。第一像素独立器件A-1-1-1可包括第一移位寄存器，能够存储N位视频数据。第一像素独立器件A-1-1-1通过串行线(2543)依次对按照1位输入的数据进行移位来存储N位视频数据。

第二像素独立器件A-1-1-2通过串行线(2544)与第一像素独立器件A-1-1-1相连接。第二像素独立器件A-1-1-2可包括第二移位寄存器，能够存储N位视频数据。在此情况下，第一移位寄存器的最后一位可以与第二移位寄存器的第一位串联。

第三像素独立器件A-1-2-1通过串行线(2545)与第二像素独立器件A-1-1-2相连接。第三像素独立器件A-1-2-1可包括第三移位寄存器，能够存储N位视频数据。在此情况下，第二移位寄存器的最后一位可以与第三移位寄存器的第一位串联。

第四像素独立器件A-1-2-2通过串行线(2547)与第三像素独立器件A-1-2-1相连接。第四像素独立器件A-1-2-2可包括第四移位寄存器，能够存储N位视频数据。在此情况下，第三移位寄存器的最后一位可以与第四移位寄存器的第一位串联。

另一方面，第二类型像素驱动电路(2540)还可包括2个行端子(2549)，用于按照像素独立器件共享行信号。在通过两个行端子共享行信号的情况下，第一像素独立器件A-1-1-1及第二像素独立器件A-1-1-2可共享通过行端子(2541)输入的信号。并且，在通过两个行端子共享行信号的情况下，第三像素独立器件A-1-2-1及第四像素独立器件A-1-2-2可共享通过行端子(2549)输入的信号。

图26及图27为用于说明一实施例的用于驱动宏像素的像素内置存储器的简要结构及工作方法的图。

参照图26，第一移位寄存器(2610)可内置在图25的第一像素独立器件A-1-1-1。第二移位寄存器(2620)可内置在图25的第二像素独立器件A-1-1-2。第三移位寄存器(2630)可内置在图25的第三像素独立器件A-1-2-1。第四移位寄存器(2640)可内置在图25的第四像素独立器件A-1-2-2。

若列驱动电路开始写入动作，则从第一移位寄存器(2610)的第一位(2611)输入视频数据。在执行输入到第一移位寄存器(2610)的第一位(2611)的写入动作期间被依次移位，最终存储在第四移位寄存器(2140)的最后一位(2641)。

第四移位寄存器(2140)还可包括结束(End)位(2643)。若数据移位到结束位(2643)，则结束宏单元的写入动作，停止各个移位寄存器的移位动作。

图28为用于说明一实施例的用于驱动宏像素的像素内置存储器的写入动作及读取动作的图。

参照图28，附图标记2810表示图25所示的显示像素1-1及显示像素1-2在一帧内的写入动作及读取动作的时序图。

附图标记2820表示图25所示的显示像素2-1及显示像素2-2在一帧内的写入动作及读取动作的时序图。

附图标记2830表示现有技术的单像素1-1的写入动作及读取动作的时序图。

附图标记2840表示现有技术的单像素2-1的写入动作及读取动作的时序图。在此情况下，单像素2-1的读取动作可在施加脉冲宽度调制的时间(2855、2857)内执行。

若开始写入动作，则通过列端子输入的N位数据可在第一线时间(2851)内从第一像素独立器件的像素内置存储器移位到第二像素独立器件的像素内置存储器。

例如，在N为8的情况下，在第一线时间(2851)内依次输入16位数据，向第一像素独立器件A-1-1-1存储8位数据，可向第二像素独立器件A-1-1-2存储8位数据。

在此情况下，“1线时间(Line time)”是指根据显示频率(Display Frequency)、分辨率(Resolution)确定的固定时间。例如，“1线时间(Line time)”可基于帧频(FrameFrequency)/线(Line)数来确定。此时，在多个显示像素被配置成M个行(row)和N个列(column)的情况下，“线数”可以为N。

存储在第一像素独立器件A-1-1-1及第二像素器件A-1-1-2的数据可在第二线时间(2853)期间移位到第三像素独立器件A-1-2-1及第四像素独立器件A-1-2-2。

换言之，与第二像素独立器件串联连接的第三像素独立器件可在第二线时间(2853)期间接收N位数据并将N位数据移位到第四像素独立器件的像素内置存储器。

第一像素独立器件及第二像素独立器件可使得通过行端子输入的脉冲宽度调制(PWM，Pulse Width Modulation)信号经过预设时间的延迟(delay)后使能(enable)。

预设延迟对于宏像素的有效驱动必不可少。例如，在“1线延迟(1-Line Delay)”区间，可执行第三像素独立器件及第四像素独立器件的数据移位动作，可共享行信号。

若上述第四像素独立器件的像素内置存储器完成数据移位动作，则第三像素独立器件及第四像素独立器件可使得通过行端子输入的脉冲宽度调制信号经过上述第二线时间以后使能。

因此，宏像素内的发光器件可在施加脉冲宽度调制信号的时间(2855)期间进行发光。

根据一实施例，可在现有技术的向1-1像素存储器执行对于单一像素1-1的写入动作的相同的时间内，可向两个显示像素1-1、1-2执行写入动作。

图29为用于说明一实施例的用于驱动宏像素的像素内置存储器的写入动作及读取动作的另一例示图。

参照图29，图25示出了通过两个行端子(2541、2549)输入行信号的例。

在此情况下，第一像素独立器件可在第一线时间(2951)内接收N位数据并将N位数据移位到第二像素独立器件的像素内置存储器。

并且，与第二像素独立器件串联连接的第三像素独立器件可在第二线时间(2953)内接收N位数据并将N位数据移位到第四像素独立器件的像素内置存储器。

与图28的示例不同地，在通过两个行端子(2541、2549)输入行信号的情况下，多个像素独立器件可使能脉冲宽度调制信号而无需1线延迟(1-Line Delay)。

因此，宏像素内的两个显示像素可在施加脉冲宽度调制信号的时间(2953)及时间(2955)期间进行发光。

图30为用于说明一实施例的像素内置存储器对两个宏像素的写入动作及读取动作的图。

图30示出了应用图25所示的第二类型像素驱动电路(2540)驱动两个宏像素的例。

在此情况下，一个宏像素为图25所示的宏像素(2520)，剩余一个宏像素为由图6所示的像素驱动电路B-1驱动的宏像素。

在第一线(3010)中，数据在第一线时间(3051)内存储在像素独立器件A-1-1-1及像素独立器件A-1-1-2，在第二线(3020)中，数据可在第二线时间(3051)内存储在像素独立器件A-1-2-1及像素独立器件A-1-2-2。

在第三线(3030)中，数据可在第三线时间(3055)内存储在用于驱动显示像素3-1的像素独立器件及用于驱动显示像素3-2的像素独立器件。

在第四线(3040)中，数据可在第四线时间(3057)内存储在用于驱动显示像素4-1的像素独立器件及用于驱动显示像素4-2的像素独立器件。

在一帧中，显示像素4-1及显示像素4-2可在使能PWM信号的时间(3059)期间进行发光。

参照图25至图30，一实施例的数字显示装置可包括像素簇，像素簇包括第一像素及第二像素。

在此情况下，用于驱动像素簇的像素驱动电路可包括：第一接点(例如，2541)，用于接收脉冲宽度调制驱动信号；以及第二接点(例如，2542)，用于接收第一像素及第二像素的谐调数据。

此时，像素驱动电路可以为用于驱动像素簇所包括的第一像素及第二像素的发光器件(light emitter)的电路。

在此情况下，像素驱动电路可包括具有移位寄存器的像素独立器件。

因此，谐调数据可存储在移位寄存器，像素驱动电路可同时对第一像素及第二像素进行脉冲宽度调制驱动。

例如，像素驱动电路可包括：第一移位寄存器，用于存储上述第一像素的谐调数据；以及第二移位寄存器，用于存储上述第二像素的谐调数据。

在此情况下，上述第二移位寄存器与上述第一移位寄存器串联连接，上述第一移位寄存器可将上述第二显示像素的谐调数据在第一线时间内移位到上述第二移位寄存器。

像素驱动电路通过上述第二接点接收上述第一像素及第二像素的谐调数据，上述第一像素的谐调数据存储在上述第一移位寄存器，上述第二像素的谐调数据可存储在上述第二移位寄存器。

并且，像素驱动电路通过上述第一接点接收上述第一像素及第二像素的脉冲宽度调制驱动信号，可基于存储在上述第一移位寄存器及上述第二移位寄存器的谐调数据同时对上述第一像素及第二像素进行脉冲宽度调制驱动。

以上说明的装置可通过硬件结构要素、软件结构要素和/或硬件结构要素及软件结构要素的组合来实现。例如，在实施例说明的装置及结构要素可利用处理器、控制器、运算逻辑单元ALU(arithmetic logic unit)、数字信号处理器(digital signalprocessor)、微型计算机、现场可编程阵列FPA(field programmable array)、可编程逻辑单元PLU(programmable logic unit)、微处理器或能够执行并响应指令(instruction)的任何装置、一个以上通用计算机或专用计算机来实现。处理装置可执行操作系统(OS)及上述操作系统上执行的一个以上软件应用程序。并且，处理装置也可响应软件的执行来访问、存储、操作、处理及生成数据。为了便于理解，虽然仅说明了使用一个处理装置的情况，但是，本发明所属技术领域的普通技术人员应当理解的是，处理装置可包括多个处理元件(processing element)和/或多种类型的处理元件。例如，处理装置可包括多个处理器或一个处理器及一个控制器。并且，也可使用并行处理器(parallel processor)等其他处理结构(processing configuration)。

以上，虽然通过限定实施例和附图说明了实施例，但是，本发明所属技术领域的普通技术人员可基于以上记载内容进行多种修改及变形。例如，即使所说明的技术以与所说明的方法不同的顺序执行和/或所说明的系统、结构、装置、电路等结构要素以与所说明的方法不同的实施方式结合或组合，或者，即使被其他结构要素或等同技术方案所代替或置换也可实现适当结果。

因此，其他实施方式、其他实施例及等同于发明要求保护范围的内容也属于本发明要求保护范围内。