存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器(例如，动态随机存储器DRAM)通常包括用于存储数据的存储单元阵列，以及位于所述存储单元阵列外围的外围电路。其中，所述存储单元阵列由多个呈阵列排布的存储单元构成，以及存储单元通常是利用字线和位线连接至所述外围电路中，以通过所述字线和所述位线控制对应的存储单元运行。

具体而言，所述存储单元一般包括有源区，并且所述有源区进一步电性连接至所述位线。在执行存取等操作时，通过对选定的位线施加电信号，并进一步利用位线传导所述电性号至与其连接的有源区，从而控制对应的存储单元运行。然而，目前的存储器中，常常会出现部分存储单元难以被选取而无法执行其相应操作的问题，进而影响存储器的性能。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器中存在部分存储单元难以被选取而无法执行其相应操作的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底具有元胞区和周边区；

隔离结构，至少设置在所述元胞区的衬底中，以在所述元胞区中隔离出有源区阵列和围绕在所述有源区阵列外围的边缘围设部，以及所述有源区阵列包括多个利用所述隔离结构相互分隔的有源区，所述有源区中包含预定离子，所述边缘围设部中未包含所述预定离子；以及，

多条位线，位于所述衬底上并沿着第一方向延伸，以和所述有源区阵列中相应的有源区相交，并从所述有源区阵列经由所述边缘围设部进一步延伸至所述周边区中。

可选的，所述隔离结构包括多个第一隔离部和多个第二隔离部，多个所述第一隔离部沿着第二方向延伸以界定出所述有源区的长边界，所述第二隔离部形成在相邻的第一隔离部之间并连接邻近的第一隔离部以界定出所述有源区的短边界。

可选的，所述第一隔离部的端部延伸停止在所述边缘围设部中，以使所述边缘围设部靠近所述有源区阵列的内侧形成有多个延伸出的条状图形，所述条状图形构成无效有源区，所述位线还与至少部分无效有源区相交。

可选的，所述有源区阵列中位于离子有源区域内的有源区中掺杂有所述预定离子，所述离子有源区域的区域范围位于所述有源区阵列的区域范围之内，并使所述有源区阵列中位于边缘位置的边缘有源区至少端部位于所述离子注入区域之外而未包含有所述预定离子。

可选的，所述有源区阵列中至少部分边缘有源区的整体均位于所述离子有源区域之外而未包含有所述预定离子。

可选的，所述有源区中的预定离子包括源/漏掺杂离子以构成源/漏掺杂区，所述源/漏掺杂区延伸至衬底顶表面并和所述位线电性连接。

可选的，所述有源区的衬底包括基底区以及形成在基底区顶表面的所述源/漏掺杂区，所述边缘围设部的衬底仅包括基底区，所述基底区为第一掺杂类型，所述源/漏掺杂区为第二掺杂类型，并且所述基底区中第一掺杂类型离子的离子浓度低于所述源/漏掺杂区中的第二掺杂类型离子的离子浓度。

可选的，所述有源区的衬底包括由衬底顶表面至衬底内部依次排布的所述源/漏掺杂区、阱区和基底区；以及，在所述边缘围设部内仅包括基底区。

可选的，所述存储器还包括：接触插塞，设置在所述位线位于所述周边区的端部上，以电性连接所述位线。

本发明的又一目的在于提供一种存储器的形成方法，包括：

提供衬底，所述衬底具有元胞区和周边区；

形成隔离结构在衬底中，所述隔离结构在所述元胞区中隔离出有源区阵列和围绕在所述有源区阵列外围的边缘围设部，以及所述有源区阵列包括多个利用所述隔离结构相互分隔的有源区；

至少掩模遮盖所述边缘围设部，并对所述有源区阵列执行离子注入工艺，以注入预定离子至所述有源区内；

形成多条位线在所述衬底上，所述位线沿着第一方向延伸以和所述有源区阵列中相应的有源区相交，并从所述有源区阵列经由所述边缘围设部进一步延伸至所述周边区中。

可选的，所述隔离结构的形成方法包括：形成隔离沟槽在所述衬底中，所述隔离沟槽包括沿着第二方向延伸的多个第一沟槽和多个第二沟槽，所述第二沟槽形成在相邻的第一沟槽之间并连通邻近的第一沟槽；以及，填充绝缘材料在所述隔离沟槽中，以形成对应于所述第一沟槽的第一隔离部和对应于第二沟槽的第二隔离部。

可选的，执行所述离子注入工艺时，还延伸遮盖所述有源区阵列的边缘，使所述有源区阵列中的位于边缘位置的边缘有源区至少端部被遮盖而未掺杂有所述预定离子。

可选的，执行所述离子注入工艺包括：执行阱区离子注入工艺，以形成阱区在所述衬底中；以及，执行源/漏区离子注入工艺，以形成源/漏掺杂区在所述阱区中，所述源/漏掺杂区扩展至衬底顶表面。

在本发明提供的存储器及其形成方法中，通过重新定义元胞区中的离子注入区域，以使元胞区中的边缘围设部的衬底中未包含有预定离子，使得边缘围设部的导电性能不同于有源区的导电性能，避免了所述边缘围设部容易电性连接至所述位线，有效改善了现有的存储器中容易出现的位线通过边缘围设部发生短路的问题，使得位线中的电信号可以有效传导至有源区中，保障了存储器的正常运行。

附图说明

图1一种出位线和边缘围设部发生短路的示意图。

图2为本发明一实施例中的存储器的结构示意图。

图3为本发明一实施例中主要示意出隔离结构的示意图。

图4为本发明一实施例中掩模遮盖边缘围设部以定义出离子注入区域的结构示意图。

图5为本发明一实施例中边缘围设部和有源区所对应的衬底部分的剖面示意图。

其中，附图标记如下：

10/100-衬底；

10A/100A-元胞区；

10B/100B-周边区；

101-基底区；

102-阱区；

103-源/漏掺杂区；

11/110-有源区；

111-内部有源区；

120-边缘有源区；

12/120-边缘围设区；

121/122/123/124-条状图形；

120Y-第一边界；

120X-第二边界；

200-隔离结构；

210-第一隔离部；

220-第二隔离部；

30/31/32/300-位线；

400-接触插塞；

500-掩模层。

具体实施方式

承如背景技术所述，现有的存储器在其执行存取等操作时，容易产生部分存储单元难以被选取而无法执行相应操作的问题，进而影响存储器的正常运行。

针对如上所述的部分存储单元难以被选取的技术问题，其发生原因可能包括位线和有源区之间接触不良，而针对位线和有源区之间的接触性能的改良目前已有多种解决方案。因此，本申请的发明人在不考虑位线和有源区之间的接触性能的基础上，经过进一步的研究后发现，引起如上所述的技术问题的另一个重要原因为：位线容易与有源区阵列外围的边缘围设部发生短路。

为了便于理解，以下将结合图1解释说明位线基于边缘围设部而发生短路的问题。其中，图1为示意性的示出了位线和边缘围设部发生短路而导致位线中的电信号难以抵达至有源区的结构示意图。

重点参考图1所示，现有技术中，在制备元胞区10A中的有源区阵列时，为了工艺更为简易，则通常是对整个元胞区10A均进行离子注入工艺，此时即相应的在有源区阵列和边缘围设部12中均掺杂有相同的离子(其中，即包括了源/漏掺杂离子)，进而使得边缘围设部12和所述有源区11具备相同的导电性能。基于此，横跨所述边缘围设部12的位线30不仅会与有源区11电性连接，还容易与所述边缘围设部12电性连接，此时即会导致位线30经由所述边缘围设部12而发生短路的问题。例如，参考图1所示，位线31和位线32即通过所述边缘围设部12形成回路，导致了位线31/32中的电信号均难以抵到至有源区阵列中。

为此，本发明提供了一种存储器，通过使边缘围设部中未包含有预定掺杂离子，以使边缘围设部不具备与有源区相同的导电性能，进而可避免位线与所述边缘围设部电性连接。如此，即可有效改善位线和边缘围设部发生短路而导致位线中的电信号难以传导至对应有源区的问题，保证了所述存储器的正常运行。

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。以及附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。

图2为本发明一实施例中的存储器的结构示意图。如图2所示，所述存储器包括衬底100、形成在所述衬底100中的隔离结构200、以及形成在所述衬底100上的位线300。

具体的，所述衬底100具有元胞区100A和周边区100B。其中，所述元胞区100A中利用所述隔离结构200界定出存储单元阵列，以及所述周边区100B中通常可形成有周边电路(图中未示出)，所述存储单元阵列例如通过字线(图中未示出)和位线300连接至所述周边电路，以通过所述周边电路控制所述存储单元阵列中的各个存储单元的运行。本实施例中，所述元胞区100A可以为矩形元胞区，所述周边区100B位于所述矩形元胞区之外。

继续参考图2所示，所述隔离结构200设置在所述元胞区100A的衬底100中，以在所述元胞区100A中隔离出有源区阵列(包括多个有源区110)和围绕在所述有源区阵列外围的边缘围设部120。即，所述边缘围设部120位于所述元胞区100A的边缘，所述有源区阵列(包括多个有源区110)被所述边缘围设部120围绕在内。本实施例中，所述边缘围设部120即对应在矩形的元胞区100A的四个边界上，并且在四个边界上相互连接而环绕所述有源区阵列。

进一步的，所述有源区阵列包括多个呈阵列排布的有源区110，并且相邻的有源区110利用所述隔离结构200相互分隔。其中，所述有源区阵列中的各个有源区110均在所述隔离结构的200的围绕下而拥有完整的有源区图形，以及各个有源区110的有源区图形均一致(例如本实施例中，各个有源区110均为条状图形，且均平行于同一方向延伸，以及各个有源区110的长度尺寸和宽度尺寸也均相同)。具体的实施例中，所述有源区110即用于构成存储单元，具体可使所述有源区110的衬底中形成有源/漏掺杂区，以用于构成存储晶体管。

可以认为，所述隔离结构200用于分隔所述有源区阵列和所述边缘围设部120，并且还用于分隔有源区阵列中相邻的有源区110。其中，所述隔离结构200可直接或间接决定了所述边缘围设部120的形状，以及所述有源区110的形状。以下结合图3对本实施例中的隔离结构200进行详细说明。其中，图3为本发明一实施例中主要示意出隔离结构的示意图。

重点参考图3所示，所述隔离结构200可包括多个沿着第二方向延伸的第一隔离部210(本实施例中，所述第一隔离部210即沿着Z方向延伸)和多个第二隔离部220。其中，多个所述第一隔离部210相互平行以界定出所述有源区110的长边界，所述第二隔离部220形成在相邻的第一隔离部210之间并连接邻近的第一隔离部210以界定出所述有源区110的短边界。即，所述第二隔离部220和所述第一隔离部210相互连接，以围绕出所述有源区110的有源区图形。

其中，所述第一隔离部210的端部均延伸停止在所述边缘围设部120中，而未穿越所述边缘围设部120，以使所述边缘围设部120仍为相互连接的整体结构。此时，即可使所述边缘围设部120靠近有源区阵列的内侧形成有多个延伸出的条状图形(如图3所示的条状图形121/122/123/124)，所述条状图形相应的沿着第二方向延伸，并且所述条状图形还在第二方向上和有源区110对齐排布。可以认为，所述边缘围设部120内侧的条状图形和最靠近且排布在同一直线上的有源区110之间利用所述第二隔离部220相互分隔。

进一步的，所述边缘围设部120内侧的条状图形，其延伸出的长度尺寸可相同也可不相同。例如参考图3所示，本实施例中，在矩形的元胞区100A的第一边界120Y上所对应的条状图形121/122/123可具有不同的延伸长度，然而，在矩形的元胞区100A的第二边界120X上所对应的条状图形124可具有相同的延伸长度。

需要说明的是，虽然所述边缘围设部120内侧的条状图形和有源区110具备相似的形状，然而该条状图形并不具备有源区所具有的功能，因此可以将边缘围设部120内侧的条状图形121/122/123/124定义为无效有源区，以便于和具备电性功能的有效有源区相区分。

具体而言，所述有源区阵列中的有源区110中含有预定离子以构成预定掺杂区，所述预定掺杂区可电性连接至所述位线300。然而，所述边缘围设部120中未包含有所述预定离子。举例而言，所述有源区110中的预定离子包括N型导电离子，而边缘围设部120的衬底中则未包含有所述N型导电离子。即，所述边缘围设部120不具备和所述有源区110中的预定掺杂区相同的导电性能。

可选的方案中，在对所述有源区阵列执行离子注入工艺以形成预定掺杂区时，可通过掩模遮盖所述边缘围设部120，以避免所述边缘围设部120中也掺杂有所述预定离子。

具体可参考图4所示，在对所述有源区阵列执行离子注入工艺时，利用掩模层500遮挡所述边缘围设部120，并在掩模层500中开设有暴露所述有源区阵列的开口区域，所述开口区域即对应于有源区阵列中注入有离子的离子有源区域。本实施例中，所述掩模层500还少量的延伸遮盖所述有源区阵列的边缘，以保证所述边缘围设部120能够被完全遮盖，即，所述离子有源区域的区域范围位于所述有源区阵列的区域范围之内。此时，即会相应的使有源区阵列中的位于边缘位置的边缘有源区至少被部分遮盖而未完全掺杂有所述预定离子，具体为边缘位置的边缘有源区至少端部位于所述离子有源区域之外而未包含有所述预定离子。例如参考图4所示，所述有源区阵列中位于边缘位置的边缘有源区112，其靠近边缘围设部120的端部未掺杂有预定离子，以及所述有源区阵列中完全位于所述离子有源区域中的内部有源区111即被完整的注入有预定离子。

当然，在其他实施例中，还可使所述有源区阵列中至少部分边缘有源区112的整体均位于所述离子有源区域之外而未包含有所述预定离子。例如，所述有源区阵列中的多个有源区110沿着第一方向(X方向)排布成多排，以及多排有源区在第三方向(Y方向)上依次排布，此时可使多排有源区中位于第一排的有源区和位于最后一排的有源区整体均位于所述离子有源区域之外而未包含有所述预定离子，并且还可使每一排有源区中排布在两侧边缘的边缘有源区仅端部位于所述离子有源区域之外而未包含有所述预定离子。

可以认为，位于边缘位置未被完全掺杂的边缘有源区112可能不会形成功能性存储单元，此时可以将不会形成功能性存储单元的边缘有源区112认定为无效有源区，而完全位于离子有源区域内的内部有源区111能够构成功能性存储单元，因此可以定位为有效有源区。

具体的方案中，所述有源区110中的预定离子包括源/漏掺杂离子，所述预定掺杂区构成所述源/漏掺杂区。其中，所述源/漏掺杂区可形成在有源区110的衬底表面上，以电性连接至所述位线300。相对应，所述边缘围设部120中即未包含有所述源/漏掺杂离子。

例如可参考图5所示，图5为边缘围设部120和有源区110所对应的衬底部分的剖面示意图。如图5所示，所述有源区110的衬底包括基底区101以及形成在基底区顶表面的源/漏掺杂区103，然而所述边缘围设部120的衬底即仅包括原始的基底区101。具体的实施例中，当所采用的原始基底区101为第一掺杂类型时，则所述预定离子(本实施例中的源/漏掺杂离子)为第二掺杂类型离子，并且所述基底区101中第一掺杂类型离子的离子浓度远低于所述源/漏掺杂区103中的第二掺杂类型离子的离子浓度。

进一步的，所述有源区110的衬底还包括形成在基底区101中的阱区102，以及所述源/漏掺杂区103形成在所述阱区102中，并扩散至衬底顶表面。其中，所述阱区102可进一步为第一掺杂类型离子，并且所述阱区102中的第一掺杂类型离子的离子浓度高于所述基底区101中的第一掺杂类型离子的离子浓度，以及所述源/漏掺杂区103中的第二掺杂类型离子的离子浓度高于所述阱区102中的离子浓度。其中，所述第一掺杂类型例如为P型，所述第二掺杂类型例如为N型；或者，所述第一掺杂类型例如为N型，所述第二掺杂类型例如为P型。

可以认为，本实施例中，针对元胞区100A中的有源区阵列的离子有源区域所执行的离子注入工艺均未施加于所述边缘围设部120中，此时即可使所述有源区110的衬底包括由衬底顶表面至衬底内部依次排布的所述源/漏掺杂区103、阱区102和基底区101，实质上所述阱区102和所述源/漏掺杂区103相当于均形成在所述基底区101中。而所述边缘围设部120的衬底可能仅包含原始的基底区101。

继续参考图2所示，所述衬底100上形成有多条位线300，所述位线300沿着第一方向延伸(本实施例中，所述位线300沿着X方向延伸)，以和所述有源区阵列中相应的有源区110相交，并从所述有源区阵列经由所述边缘围设部120进一步延伸至所述周边区100B中。其中，所述位线300延伸至所述周边区100B中可进一步电性连接至周边电路。

具体的，所述有源区110中相交于所述位线300的衬底中形成有所述预定掺杂区(即，本实施例中的源/漏掺杂区)，以及所述位线300即与所述源/漏掺杂区电性连接。

如上所述，本实施例中，所述边缘围设部120中未包含有所述预定掺杂离子，从而使得所述边缘围设部120不具备与有源区110相同的导电性能，如此，即可使横跨所述边缘围设部120的位线300其电信号不会流经所述边缘围设部120，避免了位线300和边缘围设部120构成电流回路而导致位线300中的电信号难以传导至有源区阵列中，保障了存储器的正常运行。

具体而言，所述衬底100上的位线300在穿过所述边缘围设部120时，还会和所述边缘围设部120内侧延伸出的至少部分条状图形(即，无效有源区)相交，所述条状图形同样不具备与有源区110相同的导电性能，因此所述位线300不会与条状图形所构成的无效有源区电性连接。

进一步的，所述位线300包括位线接触部和位线传导部，所述位线接触部嵌入至所述有源区110的衬底中(具体的，所述有源区110的衬底中形成有位线接触窗，所述位线接触部填充所述位线接触窗)，以和所述预定掺杂区电性连接，所述位线传导部沿着第一方向延伸并接触覆盖对应的位线接触部的顶表面。

可选的方案中，所述边缘围设部120中也会形成有所述位线接触部，所述位线接触部同样连接至对应的位线传导部。具体的，所述位线接触部可形成在所述边缘围设部120内侧的条状图形(即，无效有源区)上，所述位线传导部相交于所述无效有源区时即接触覆盖对应的位线接触部。

需要说明的是，由于所述边缘围设部120的无效有源区中并不含有预定离子(本实施例中的源/漏离子)，其衬底部分仅包含离子浓度极低的基底区101，所述基底区101具备较大的电阻而不会和位线300产生电性导通，因此，即使所述边缘围设部120的无效有源区中也内嵌有位线接触部，而物理连接所述位线300，仍然能够避免位线300通过边缘围设部120而发生短路的问题。

继续参考图2所述，所述存储器还包括接触插塞400，所述接触插塞400设置在所述位线300位于所述周边区100B的端部上，以电性连接所述位线300。本实施例中，连接相邻位线300的两组接触插塞400分别设置在所述元胞区100A相对的两侧。

基于如上所述的存储器，以下对其形成方法进行详细说明。具体的，所述存储器的形成方法可包括如下步骤。

步骤S100，提供一衬底100，所述衬底100具有元胞区100A和周边区100B。其中，所述衬底100的基底区例如为第一掺杂类型，具体可以为P型衬底。

步骤S200，形成隔离结构200在所述衬底100中。其中，所述隔离结构200可以在所述元胞区100A中隔离出有源区阵列和围绕在所述有源区阵列外围的边缘围设部120，以及所述有源区阵列包括多个利用所述隔离结构200相互分隔的有源区110。

具体的，所述隔离结构120的形成方法可参考图3所示，例如包括：首先，形成隔离沟槽在所述衬底中，所述隔离沟槽具体包括沿着第二方向延伸的多个第一沟槽和位于相邻的第一沟槽之间的多个第二沟槽，所述第二沟槽形成在相邻的第一沟槽之间并连通邻近的第一沟槽，进而由所述第一沟槽和所述第二沟槽围绕出多个有源区图形；接着，填充绝缘材料在所述隔离沟槽中，以形成所述隔离结构200。所述隔离结构200即相应的包括沿着第二方向延伸的第一隔离部210和位于相邻的第一隔离部之间的第二隔离部220。

可以认为，通过所述第一隔离部210实现了相邻排的有源区110相互间隔，而通过所述第二隔离部220则实现了对齐排布在同一排中的相邻有源区110之间的相互间隔。此外，还通过所述隔离结构200实现有源区阵列和所述边缘围设部120的相互分隔。

进一步的，所述第一隔离部210还延伸至所述边缘围设部120中，以及所述第二隔离部220间隔所述边缘围设部120和邻近的有源区110，并使所述边缘围设部120靠近有源区阵列的内侧形成有多个延伸出的条状图形(如图3所示的条状图形121/122/123/124)。

步骤S300，至少掩模遮盖所述边缘围设部120，并对所述有源区阵列执行离子注入工艺，以注入预定离子至所述有源区110内。

具体可参考图4所示，在对所述有源区阵列执行离子注入工艺时，可利用掩模层500遮挡所述边缘围设部120，并在掩模层500中开设有暴露所述有源区阵列的开口区域，所述开口区域即对应于有源区阵列中需要进行离子注入的离子有源区域。

本实施例中，所述述掩模层500还少量的延伸遮盖所述有源区阵列的边缘，以保证所述边缘围设部120能够被完全遮盖。即，所述掩模层500的开口区域(即，所述有源区阵列的离子有源区域)的区域范围小于所述有源区阵列的区域范围。此时，即会相应的使有源区阵列中的位于边缘位置的边缘有源区112的至少端部被遮盖而未掺杂有所述预定离子，而完全位于所述离子有源区域内的内部有源区111即被完整的注入有预定离子。

一种方案中，如图4所示，位于边缘位置的所有边缘有源区112均为端部被遮盖而未掺杂有所述预定离子。然而其他方案中，还可使位于边缘位置的其中一部分边缘有源区112的端部被遮盖，而另一部分边缘有源区112的整体均被遮盖而整体均未掺杂有所述预定离子(例如，位于第一排的有源区和位于最后一排的有源区整体均被掩模层500遮盖，以及每一排有源区中排布在两侧边缘的有源区仅端部被遮盖)。

具体的方案中，可参考图5所示，对所述离子有源区域执行离子注入工艺的过程可包括：执行阱区离子注入工艺，以形成阱区102在所述基底区101中；以及，执行源/漏区离子注入工艺，以形成源/漏掺杂区103在所述阱区102中，所述源/漏掺杂区103可扩展至有源区110的衬底表面，以用于电性连接至所述位线300。本实施例中，所述有源区110中的预定离子即可包括所述源/漏掺杂离子。

应当认识到，在对有源区阵列的离子有源区域进行离子注入的过程中，所述边缘围设部120始终在所述掩模层500的掩模遮盖下而未注入有离子，因此，所述边缘围设部120中可能仅包含原始的基底区101。

步骤S400，形成多条位线300在所述衬底100上。所述位线300沿着第一方向(X方向)延伸以和所述有源区阵列中相应的有源区110相交，并从所述有源区阵列经由所述边缘围设部120进一步延伸至所述周边区100B中。具体的，所述位线300和所述有源区110中的预定离子掺杂区电性连接。本实施例中，所述位线300即与所述有源区110中的源/漏掺杂区电性连接。

其中，所述位线300的形成方法例如包括如下步骤。第一步骤，刻蚀所述衬底，以形成多个位线接触窗(图中未示出)，所述有源区的衬底中形成有所述位线接触窗，以暴露出所述有源区中的预定掺杂区(本实施例中的源/漏掺杂区)。可选的方案中，所述边缘围设部120中也会形成有所述位线接触窗，即，所述有源区阵列的外围还设置有额外的位线接触窗。如此一来，即可避免有源区阵列中位于边缘位置的位线接触窗暴露于空旷区域，从而使得有源区阵列中位于边缘的位线接触窗的图形精度和位于内部的位线接触窗的图形精度相近或相同。具体的，所述边缘围设部120中的位线接触窗可形成在所述边缘围设部120内侧的条状图形上，即，所述边缘围设部120中的位线接触窗可形成在所述边缘围设部120的无效有源区中。第二步骤，形成位线300，所述位线300相应的填充所述位线接触窗，并沿着第一方向延伸。

需要说明的是，虽然边缘围设部120的无效有源区中也形成有位线接触窗，并进一步填充有位线材料而物理连接所述位线300。然而，如上所述，所述边缘围设部120的衬底中仅包括基底区101，所述基底区101具备足够大的电阻而不会和位线300产生电性导通，因此仍然能够避免位线300通过边缘围设部120而发生短路的问题。

继续参考图2所示，所述位线300进一步延伸至周边区100B中以连接至周边电路，进而控制由所述有源区110形成的存储晶体管的导通或关断。

进一步的方案中，所述存储器的形成方法还包括：形成接触插塞400在所述位线300位于所述周边区100B的端部上。本实施例中，连接相邻位线300的两组接触插塞400分别设置在所述元胞区100A相对的两侧。如此，即利于增大每一接触插塞400的尺寸，并且还能够提高所述接触插塞400光刻工艺窗口。

综上所述，在本发明提供的存储器及其形成方法中，通过重新定义元胞区中需要进行离子注入的离子有源区域，以使元胞区中的边缘围设部中未包含有预定离子，相应的使有源区阵列中的有源区和位于有源区阵列外围的边缘围设部具有不同的离子掺杂状况，使得边缘围设部的导电性能不同于有源区的导电性能，避免了所述边缘围设部容易电性连接至所述位线，有效改善了位线和边缘围设部发生短路而导致位线中的电信号难以传导至对应有源区的问题，保证了所述存储器的正常运行。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还需要说明的是，说明书中对“一个实施例”、“实施例”，“具体实施例”、“一些实施例”等的引用仅指示所描述的实施例可以包括特定特征、结构或特性。而且，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性在相关领域技术人员的知识范围内。

以及应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。

以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。