形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法

技术领域

本发明涉及分裂栅非易失性存储器单元。

背景技术

具有三个栅的分裂栅非易失性存储器单元是已知的。参见例如美国专利7,315,056，其公开了分裂栅存储器单元，每个分裂栅存储器单元在半导体衬底中具有源极区和漏极区，其中沟道区在其间延伸，浮栅在沟道区的第一部分上方，控制栅（也称为字线栅）在沟道区的第二部分上方，并且编程/擦除(P/E)栅在源极区上方。

需要制造方法改进来更好地控制存储器单元的各种元件的形成。

发明内容

前述问题和需求通过形成存储器设备的方法来解决，该方法包括：

使用第一多晶硅沉积来形成在半导体衬底上方并且与半导体衬底绝缘的第一多晶硅层；

在第一多晶硅层上形成绝缘间隔物；

移除第一多晶硅层中的一些，以便在绝缘间隔物下面留下第一多晶硅层的块，其中第一多晶硅层的块具有相对的第一侧表面和第二侧表面；

在邻近第一侧表面的衬底中形成源极区；

使用第二多晶硅沉积在衬底上方形成第二多晶硅层；

移除第二多晶硅层中的一些，以便留下第二多晶硅层的块，该第二多晶硅层的块在衬底上方并且与衬底绝缘，并且邻近第二侧表面并且与第二侧表面绝缘；

使用第三多晶硅沉积在衬底上方形成第三多晶硅层；

移除第三多晶硅层中的一些，以便留下第三多晶硅层的块，该第三多晶硅层的块在源极区上方并且与源极区绝缘；以及

在与第二多晶硅层的块相邻的衬底中形成漏极区。

通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1A至图1C是示出形成隔离区的步骤的侧剖视图。

图2A至图2E是示出形成存储器单元的步骤的侧剖视图。

图3A至图3C是示出用于形成隔离区的另选实施方案的步骤的侧剖视图。

图4A至图4D是示出根据第一另选实施方案的形成存储器单元的步骤的侧剖视图。

图5A至图5C是示出根据第二另选实施方案的形成存储器单元的步骤的侧剖视图。

图6A至图6D是示出根据第三另选实施方案的形成存储器单元的步骤的侧剖视图。

图7至图10是分别示出具有带有平面上表面的浮栅的图2E、图4D、图5C和图6D的存储器单元的侧剖视图。

具体实施方式

本发明是形成每个存储器单元具有三个栅的非易失性分裂栅存储器单元的改进方法。虽然附图仅示出了形成一对存储器单元，但应当理解，在该工艺期间形成此类存储器单元的阵列。该工艺首先以形成隔离区开始，开始于半导体衬底10的上表面上形成诸如二氧化硅（本文中也称为“氧化物”）之类的绝缘层12。在氧化物层12上形成诸如多晶硅（在本文中也称为“多晶硅”）之类的导电层14。在多晶硅层14上形成诸如氮化硅（在本文中也称为“氮化物”）之类的绝缘层16。这些层示于图1A中。

光致抗蚀剂形成在结构上方并且使用光刻（掩模）工艺（即，光致抗蚀剂形成，光致抗蚀剂的选择性曝光，移除光致抗蚀剂的选择性部分，使下面的材料的部分暴露）来图案化。此处，氮化物层16的部分保持暴露。在由光致抗蚀剂暴露的那些区域中执行一系列蚀刻，以形成延伸穿过氮化物层16、多晶硅层14、氧化物层12并且进入衬底10的沟槽。然后通过氧化物沉积并且通过氧化物化学机械抛光，用绝缘材料18（例如，氧化物）填充沟槽，如图1B所示（在光致抗蚀剂移除之后）。使用氧化物干蚀刻或湿蚀刻抛光来降低氧化物18的顶部。氮化物蚀刻然后用于移除氮化物16，如图1C所示。氧化物18的顶部优选地与多晶硅层14的顶部表面平齐或略低。以这种方式形成在沟槽中的氧化物18在本领域中称为浅沟槽隔离(STI)，并且用于限定衬底10的有源区域的列，其中相邻的有源区域列通过STI氧化物18彼此绝缘。

在有源区中的每个中的多晶硅层14上形成绝缘材料块20（例如，氮化物）。每个块20（用于形成一对存储器单元）可例如通过以下方式来形成：在多晶硅层14上形成氮化物层，并且执行掩模步骤以用光致抗蚀剂选择性地覆盖氮化物层的部分同时使其他部分暴露，并且使用各向异性氮化物蚀刻移除氮化物层的暴露部分，在多晶硅层14上留下块20。多晶硅倾斜蚀刻然后用于蚀刻多晶硅层14的上表面，从而为多晶硅层14形成倾斜的上表面，其中上表面在接近每个氮化物块20时向上倾斜。如果需要，为了控制浮栅阈值电压，然后可在多晶硅层14的暴露部分上执行注入。氮化物块中的一个的所得结构示于图2A中，该图是有源区中的一个的局部剖视图（即，与图1A至图1C的正交剖视图）。

绝缘间隔物22（例如，由氧化物形成）形成在多晶硅层14上。间隔物的形成是众所周知的，并且涉及材料的沉积，随后是材料的各向异性蚀刻，由此除了其邻接竖直取向结构的部分之外移除材料。间隔物的上表面通常是圆形的。在这种情况下，沉积氧化物，然后进行各向异性氧化物蚀刻，从而使氧化物间隔物22邻接氮化物块20的侧壁。执行多晶硅蚀刻以移除多晶硅层14的未被氧化物间隔物22和氮化物块20保护的部分，如图2B所示。为了控制字线阈值电压，此时可执行到衬底10的未被氮化物块20和氧化物间隔物22保护的部分中的注入（使用衬底表面上的氧化物层12作为缓冲层）。

绝缘间隔物24形成在多晶硅层14的暴露端部上，最终将成为完成的存储器单元的浮栅和字线栅之间的主要隔离。绝缘间隔物24可由氧化物形成（通过执行氧化物沉积诸如高温氧化物(HTO)沉积以及各向异性氧化物蚀刻）。相反，绝缘间隔物24可由氧化物和氮化物的组合形成（通过在氧化物沉积和蚀刻之后执行氮化物沉积和蚀刻）。绝缘间隔物24设置在多晶硅层14的第一端部处（即，沿着第一侧表面15a）。导电间隔物26然后形成在间隔物22/24的外侧上，优选地通过多晶硅沉积和多晶硅蚀刻。导电间隔物26的形成可包括在多晶硅层14的形成之后和多晶硅间隔物蚀刻之前的缓冲氧化物沉积和氧化物蚀刻。所得结构示于图2C中。

执行氮化物蚀刻以移除氮化物块20，从而使氧化物间隔物22之间的多晶硅层14的部分暴露。然后执行多晶蚀刻以移除多晶硅层14的暴露部分，在氧化物间隔物22下面留下不同的多晶硅块14a。每个多晶硅块14a具有向上倾斜的上表面，该上表面在第二侧表面15b的与第一侧表面15a相对的端部处终止于尖锐边缘14b。随后进行注入工艺以在氧化物间隔物22之间以及多晶硅块14a之间的衬底10中形成源极区28（即，源极区28形成在氧化物间隔物22之间存在的间隙与多晶硅块14a之间存在的间隙下方）。可以在此时或之后进行退火，这将使源极区28部分地在多晶硅块14a下面延伸。氧化物层30然后沉积在结构上，包括在邻近锐利边缘14b的多晶硅块14a的暴露端部上。氧化物层30可被称为隧道氧化物层，因为在完成的存储器单元的擦除操作期间电子将隧穿穿过该层。所得结构示于图2D中。

多晶硅层然后形成在结构上方。该多晶硅层可同时形成在相同衬底的逻辑区域（即，形成逻辑设备的相同衬底的区域）中。如果期望多晶硅层厚度在存储器阵列区域中（在该存储器单元中）比在逻辑区域中更厚，则盖氧化物层可形成在多晶硅层上并且被图案化以从设备的存储器区域移除盖氧化物层，然后沉积附加多晶硅以增厚存储器区域中的多晶硅层。逻辑区域中的盖氧化物层上的附加多晶硅稍后可通过多晶硅化学机械抛光(CMP)移除。然后执行多晶蚀刻以移除存储器阵列区域中的多晶硅层，除了设置在氧化物间隔物22之间的多晶硅层的块32之外。然后执行注入以在邻近多晶硅间隔物26的衬底中形成漏极区34，如图2E所示。

如图2E所示，上述方法形成成对的存储器单元36。每个存储器单元对包括共享源极区28和两个漏极区34，其中两个沟道区38各自在源极区28与漏极区34中的一个之间延伸。擦除栅32通过氧化物层12和30设置在源极区28上方并且与该源极区绝缘。每个存储器单元36包括设置在沟道区38的第一部分上方并且与该第一部分绝缘（并且控制其导电性）的浮栅14a，以及设置在沟道区38的第二部分上方并且与该第二部分绝缘（并且控制其导电性）的字线栅26。浮栅14a具有锐利尖端14b（从倾斜表面得到），该锐利尖端面向形成在擦除栅32中的凹口32a。锐利尖端14b通过隧道氧化物层30与擦除栅32绝缘。擦除栅32下面的整体绝缘（氧化物层12和30）大于浮栅14a下面的整体绝缘（氧化物层12）。

示例性（非限制性）操作电压和电流汇总在下表1中，其中指示施加到被编程、擦除或读取（选择-SEL）的存储器单元的电压/电流，以及施加到其他存储器单元（未选择的-UnSEL）的电压。

形成成对的存储器单元36的上述工艺具有若干优点。浮栅14与STI氧化物18自对准，并且在沟道方向上具有由氧化物间隔物22限定的尺寸（为了更好的控制）。字线栅26与浮栅14a自对准。每个存储器单元36具有三个导电栅(14a、26、32)，每个导电栅使用不同的多晶硅层沉积形成，因此可独立地优化每个导电栅的高度。浮栅14a具有面向擦除栅32的锐利边缘14b，以用于增强的擦除性能。每个字线栅26的长度（在沟道区的方向上）由栅本身的间隔物形成确定，以用于更好的尺寸控制并且不需要单独的掩模步骤。浮栅14a和字线栅26之间的隔离（氧化物或氧化物/氮化物）可通过间隔物形成独立地优化。最后，隧道氧化物30形成为包围浮栅14a的锐利尖端14b的单个层。使用上述方法，可独立地优化擦除效率和字线栅性能。

图3A至图3C示出用于形成STI氧化物18的另选实施方案。该工艺开始于形成与图1A所示相同的层，但在氮化物层16和氧化物层12之间没有多晶硅层14，如图3A所示。氮化物层16被图案化（光致抗蚀剂形成、曝光、选择性移除、氮化物蚀刻），随后进行氧化物和硅蚀刻以形成延伸穿过氮化物层16、氧化物层12并且进入衬底10的沟槽。然后用绝缘材料18（例如，氧化物）填充沟槽，如图3B所示（在光致抗蚀剂移除之后）。氮化物蚀刻用于移除氮化物层16，并且多晶硅层14通过多晶硅沉积和蚀刻形成在STI氧化物18之间的氧化物层12上。氧化物蚀刻和/或化学机械抛光用于将STI氧化物18的顶部降低到与多晶硅层14的顶部表面平齐或略低，如图3C所示，这相当于图1C中示出的结构。

图4A至图4D示出用于形成存储器单元36的另选实施方案，其以图2C的相同结构开始，不同之处在于没有形成多晶硅间隔物26，如图4A所示。多晶硅层40形成在结构上方。执行掩模步骤以用光致抗蚀剂覆盖多晶硅层40（除了氮化物块20上方的该部分之外），以及在邻近氮化物块20的氧化物间隔物22的部分上方的附加部分（其保持暴露）。多晶硅层40的该暴露部分通过多晶硅蚀刻移除，如图4B所示（在光致抗蚀剂移除之后）。然后执行氮化物蚀刻以移除氮化物块20，从而使氧化物间隔物22之间的多晶硅层14的部分暴露。然后执行多晶蚀刻以移除多晶硅层14的暴露部分，在氧化物间隔物22下面留下不同的多晶硅块14a。随后进行注入工艺，以在氧化物间隔物22和多晶硅块14a之间的衬底10中形成源极区28。可以在此时，或之后进行退火，这将使源极区28部分地在多晶硅块14a下面延伸。氧化物层30然后沉积在结构上，包括在邻近锐利边缘14b的多晶硅块14a的暴露端部上，以及在多晶硅层40的暴露表面上。多晶硅层42然后形成在结构上方。所得结构示于图4C中。多晶硅和氧化物蚀刻然后用于移除多晶硅层40和42以及氧化物层30的部分，除了作为氧化物间隔物22之间的多晶硅层42的剩余部分的多晶硅块42a，以及作为多晶硅层40的剩余部分的间隔物22/24的外侧上的多晶硅间隔物40a之外，从而使衬底的部分暴露以用于漏极注入。氧化物层44形成在结构上方。然后执行注入以在邻近多晶硅间隔物40a的衬底10中形成漏极区34。最终结构示于图4D中。

图5A至图5C示出用于形成存储器单元36的另一个另选实施方案，其以图4C的结构开始。化学机械抛光(CMP)用于使结构的顶部表面平面化，下至氧化物间隔物22的顶部表面（因此在每个氧化物间隔物22的至少一部分上没有多晶硅，由此将不同的多晶硅块42a限定为氧化物间隔物22之间的多晶硅层42的剩余部分），如图5A所示。执行掩模步骤以用光致抗蚀剂46覆盖多晶硅块42a和多晶硅层40的部分，但使结构的其余部分暴露。执行多晶硅和氧化物蚀刻以移除多晶硅层42/40和氧化物层30的暴露部分，留下多晶硅块40b作为在间隔物22/24外侧上的多晶硅层40的剩余部分，如图5B所示。在光致抗蚀剂移除后，在该结构上方形成氧化物层48。然后执行注入以在邻近多晶硅块40b的衬底中形成漏极区34。最终结构示于图5C中。虽然该实施方案包括附加掩模步骤，但是它提供了具有在沟道区方向上的长度的字线栅，该长度由光刻掩模工艺限定。

图6A至图6D示出用于形成存储器单元36的另一个另选实施方案，其以图4A的结构开始。多晶硅层52形成在结构上方。氧化物层54形成在多晶硅层52上。化学机械抛光然后用于移除氧化物54和多晶硅52的在氮化物块20上方以及氧化物间隔物22上方的部分，如图6A所示。任选地氧化该结构以在多晶硅层52的暴露顶部部分上形成氧化物层56，以保护多晶硅层52免受下面描述的多晶硅层14的后续蚀刻。如果省略氧化物层56，则多晶硅层14的蚀刻将导致多晶硅层52的顶部部分被移除，并且因此将导致来自多晶硅层52的较短字线栅。执行氮化物蚀刻以移除氮化物块20，从而使氧化物间隔物22之间的多晶硅层14的部分暴露。然后执行多晶蚀刻以移除多晶硅层14的暴露部分，在氧化物间隔物22下面留下不同的多晶硅块14a。随后进行注入工艺，以在氧化物间隔物22和多晶硅块14a之间的衬底10中形成源极区28。可以在此时，或之后进行退火，这将使源极区28部分地在多晶硅块14a下面延伸。所得结构示于图6B中。

氧化物层30然后沉积在结构上，包括在邻近锐利边缘14b的多晶硅块14a的暴露端部上。多晶硅层然后形成在结构上方，随后进行多晶硅蚀刻，该多晶硅蚀刻移除该多晶硅层，除了设置在间隔物22之间的多晶硅块58之外，如图6C所示。执行掩模步骤以用光致抗蚀剂覆盖多晶硅块58和多晶硅层52的部分，但使结构的其余部分暴露。执行多晶硅和氧化物蚀刻以移除多晶硅层52和氧化物层56/54的暴露部分，留下多晶硅块52a作为在间隔物22/24外侧上的多晶硅层52的剩余部分。在光致抗蚀剂移除之后，然后执行注入以在邻近多晶硅块52a的衬底中形成漏极区34。最终结构示于图6D中。

应当注意，虽然浮栅14a的顶部表面的斜坡蚀刻对于增强擦除效率是优选的，但是如果不期望增强擦除效率，则可以省略斜坡蚀刻。例如，如果省略了上文关于图2A描述的斜坡蚀刻，则图2E中示出的最终存储器单元结构将替代为图7中示出的结构，其中浮栅14a具有平面上表面。类似地，图4D中示出的最终存储器单元结构将替代为图8中示出的结构，图5C中示出的最终存储器单元结构将替代为图9中示出的结构，并且图6D中示出的最终存储器单元结构将替代为图10中示出的结构。

应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在任何权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求书或权利要求术语的范围，而是仅参考可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，并非所有方法步骤都需按照所示出或所要求的准确顺序执行，而是需要按照允许本发明的非易失性存储器单元正确形成的任何顺序执行。材料的单个层可形成为此类材料或类似材料的多个层，并且反之亦然。最后，如本文所用，术语“形成”和“形成的”应包括材料沉积、材料生长或用于提供所公开或要求保护的材料的任何其他技术。

应当指出的是，如本文所用，术语“在……上方”和“在……上”均包括性地包括“直接在……上”（之间没有设置中间材料、元件或空间）和“间接在……上”（之间设置有中间材料、元件或空间）。类似地，术语“相邻”包括“直接相邻”（之间没有设置中间材料、元件或空间）和“间接相邻”（之间设置有中间材料、元件或空间），“被安装到”包括“被直接安装到”（之间没有设置中间材料、元件或空间）和“被间接安装到”（之间设置有中间材料、元件或空间），并且“被电连接到”包括“被直接电连接到”（之间没有将元件电连接在一起的中间材料或元件）和“被间接电连接到”（之间有将元件电连接在一起的中间材料或元件）。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。