一种应用于高速光互连的PAM4信号的接收解调电路

技术领域

本发明涉及高速光互连技术领域，尤其涉及一种应用于高速光互连的PAM4信号的接收解调电路。

背景技术

电子设备、高质量视频流、汽车电子以及物联网的普及，使全球数据流量呈现爆发性增长。在光互连领域中，随着底层传输容量的需求越来越大，受功耗和系统复杂性等方面的限制，传统多路复用技术在>25Gb/s超高速传输方面逐渐到达极限。因此，下一代光收发机必须另辟蹊径来提高数据的吞吐量。

针对上述困难，引入四阶脉冲调制(PAM4)的调制形式是一种行之有效的办法，因为它可以通过降低光电子器件和电子电路的工作频率来缓解带宽限制。PAM4信号使用4个连续的二进制编码(00、01、11、10)表示的电平幅值进行信息传输。与传统非归零码(NRZ)信号相比，PAM4信号的每个幅值包含两位信息，所以在相同带宽下，PAM4信号的数据传输速率增加了一倍，也就是说PAM4的带宽效率是NRZ的两倍。由于带宽效率的提升，PAM4信号的信道损耗也大大减小。然而，通过增加脉冲幅度调制电平数提高数据比特率的PAM4调制是以牺牲噪声敏感性为代价的。与NRZ信号相比，PAM4信号在一个周期内有三个眼孔和四个电平，每个眼孔的张开度只有NRZ信号的三分之一。在相同误码率条件下，传输PAM4信号要求的信噪比是NRZ信号的三倍，因而在线性度和噪声方面，对PAM4信号解调电路的设计提出了更高要求。鉴于PAM4信号在高速数据传输中的诸多优势和电路设计面临的诸多挑战，深入研究PAM4信号的接收解调电路具有重要意义。

PAM4接收解调电路设计与传统光接收机前端电路差别加大。因PAM4信号有4个电平，在电路设计中需要将其还原成两路并行的NRZ码。这就要求除了传统光接收机电路广泛应用的跨阻放大器模块和限幅放大器模块外，还需引入判决电路模块对4个电平进行识别，采样电路模块消除前级电路带来的延时，解码电路模块实现解码。这些高速解调电路模块无疑为PAM4接收解调电路的设计提出了挑战。

由于PAM4调制被业界广泛认为是最适合超高速光互连系统的实现方式，所以PAM4信号的收发机电路成为了国内外研究的热点。2015年，美国贝尔实验室基于0.18μm SiGeBiCMOS工艺，研制了112Gb/s PAM4光收发机，并成功在2km标准单模光纤上实现传输

参考文献：

[1]Shahramian S,Lee J,Weiner J,et al.A 112Gb/s 4-PAM transceiverchipset in 0.18μm SiGe BiCMOS technology for optical communication systems[C].IEEE Compound Semi Int Circuit Symposium(CSICS),New Orleans,LA,USA:IEEE2015:1-4.

[2]Awny A,Nagulapalli R,Kroh M,et al.A Linear DifferentialTransimpedance Amplifier for100-Gb/s Integrated Coherent Optical FiberReceivers[J].IEEE Transactions on Microwave Theory and Techniques,2018:1-14.

[3]Lopez I G,Awny A,Rito P,et al.100Gb/s Differential Linear TIAsWith Less Than 10pA/√Hz in 130-nm SiGe:C BiCMOS[J].IEEE Journal of SolidState Circuits,2018,PP(99):1-12.

发明内容

为了解决NRZ光接收端电路设计复杂，提高系统能效，降低芯片成本，本发明提供了一种应用于高速光互连的PAM4信号的接收解调电路，提出一种高线性度的新型模拟电路设计方案，简化了设计复杂度，降低了系统功耗，实现了单路50Gb/s的PAM4接收解调整体电路设计，详见下文描述：

一种应用于高速光互连的四阶脉冲调制信号的接收解调电路，所述电路包括：

跨阻放大器，用于将输入的PAM4电流信号转化为PAM4电压信号，并放大，均衡PAM4电压信号的高频衰减，消除码间干扰；

电平移位器，用于将PAM4电压信号眼图的三个眼孔分别移位到零电平处；

限幅放大器，用于将PAM4电压信号眼图实现上、中、下三眼分离，从四阶脉冲调制(PAM4)编码转化为三路温度计码；

重定时器，用于将三路温度计码重新定时，消除三路信号延时，实现同步地输入解码电路；

解码器，用于将输入的三路温度计码实现异或逻辑，解码出一路高位NRZ信号，另一路低位NRZ信号由采样后的中眼信号直接输出。

其中，所述跨阻放大器采用全差分结构，由共射极放大器和射极跟随器组成，

共射极放大器为主放大器，射极跟随器用于电平移位与阻抗反馈，共射极放大器的基极输入光电流经并联分流反馈，通过反馈电阻R

进一步地，所述限幅放大器采用三级Cherry-Hooper基本结构单元级联，每级之间设置不同的反馈值，将电路的共轭极点错开。

其中，所述重定时器由两级锁存器构成。

进一步地，所述解码器的每个输入单独驱动一对差分对，另外一条通路的电流为差分对电流的一半，以平衡输出信号的直流电平，并使输出信号的摆幅保持为I

两路输出中的一路为两电平信号，一路为三电平信号，通过两路输出电平求差，实现差分输出结果。

本发明提供的技术方案的有益效果是：

1、本发明采用PAM4调制方式，在相同带宽条件下，其传输速率是传统NRZ调制的两倍，为设计高速接收电路提供了新方案；

2、本发明在模拟域实现高速PAM4信号的解调，避免引入结构复杂、功耗高的模数转换器和分接器模块，因而简化了系统架构，降低了系统功耗；

3、根据温度计码特性，本发明使用两级MOS管结构实现高速率解码器，简化了传统解码器的设计难度。与传统模拟电路解码器相比，避免了因路径差异而引起的时序逻辑问题。

综上所述，本发明提出的应用于高速光互连的PAM4信号的接收解调电路具有构架简单、功耗低、易于设计实现等优点，有望获得广泛应用。

附图说明

图1为PAM4信号的接收解调电路整体架构图；

图2为跨阻放大器的电路图；

图3为限幅放大器单元的电路图；

图4为重定时器电路；

图5为解码器电路图；

图6为PAM4接收解调电路整体仿真结果示意图。

其中，(a)为高位眼图输出；(b)为低位眼图输出。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

实施例1

本发明实施例提供了一种应用于高速光互连的PAM4接收解调电路，参见图1-图5，该电路包括：

一个跨阻放大器，用于实现PAM4信号的接收与放大，为系统提供足够带宽；

一个电平移位器，用于实现将PAM4信号眼图的三个眼孔分别移位到零电平处；

一组限幅放大器，用于将PAM4信号的眼图实现三眼分离，从四阶脉冲调制(PAM4)编码转化为三路温度计码；

一个重定时器，用于将三路温度计码重新定时，消除三路信号延时，实现同步地输入解码电路；

一个解码器，用于将输入的三路温度计码还原成两路NRZ码信号，完成PAM4信号解码，在电路内部实现阻抗匹配。

该PAM4信号的整体解调方案为：

高速跨阻放大器将输入的PAM4电流信号转化为PAM4电压信号，并放大为后续电路能够识别处理的电压幅度。

电平移位器对PAM4电压信号进行直流电平移位，并通过限幅放大器完成四个电平的识别，从而实现门限判决的功能。

其中，四电平分别表示为0,1,2,3，通过限幅放大器分离三个眼孔，即四个电平。

而由高速锁存器组成的重定时器可实现对PAM4电压信号的限幅，完成三路温度计码的重新定时。三路温度计码通过PAM4解调电路后，即可输出高位和低位两路NRZ信号。

实施例2

下面结合图1-图6对实施例1中的方案进行进一步的介绍，详见下文描述：

本发明实施例设计的PAM4接收解调电路如图1所示，系统最前端是一个跨阻放大器，用于均衡PAM4信号的高频衰减，消除码间干扰，同时为后级电路提供足够的增益。紧接着是电平移位器，将PAM4输入信号的三个眼孔中心分别移动到零电平处，生成三路PAM4信号。生成的PAM4信号经限幅放大器处理后，分离出上、中、下三眼。

因三路电平移位器的结构不完全相同，导致信号出现一定延时，引入重定时模块，消除信号延时。采样后的三路温度计码信号同步地输入解码器模块，实现异或逻辑运算，解码出高位NRZ信号，低位NRZ信号由采样后的中眼信号直接输出，完成接收解码过程。

图2所示为本发明实施例所设计跨阻放大器的电路图。从灵敏度和带宽两方面考虑，电路拓扑采用全差分结构。跨阻放大器由共射极放大器和射极跟随器组成，共射极放大器为主放大器，射极跟随器主要负责电平移位与阻抗反馈。共射极放大器的基极输入光电流经过并联分流反馈，通过反馈电阻R

图3所示为限幅放大器单元电路。该电路将经过电平移位的信号再次进行限幅放大，以便取出眼图中单个眼孔。由于幅值太小不能实现单个眼孔取出效果，本发明实施例采用输入范围较大的Cherry-Hooper型结构电路进行设计。Cherry-Hooper型结构在两级共射极放大器之间引入一级射极跟随器作为反馈通路，使两个低频极点形成共轭极点，缓解级联节点电容效应对带宽的影响。此外，多级级联结构还需考虑后级电路的静态工作点，故引入电阻R

图4为重定时器结构。由于电平移位电路结构存在差异，实际版图中三路信号的布线很难完全匹配，故限幅放大后的三路信号间存在时差。为此，引入重定时电路模块，对三路信号重新定时，保证信号同步地输入到后级解码电路，降低解码电路的误码率。重定时电路由两级锁存器构成。当时钟CLK+处于高电平时，采样管Q

图5为解码器电路图，经过重定时器同步后的信号为三路差分输入的温度计码，其中低位数据为限幅放大器直接输出的中路信号，高位数据需要解调。

解码电路为三输入的异或门。传统三输入异或门通常采用吉尔伯特单元实现。由于吉尔伯特单元需要多级MOS管堆叠，在高速电路中很难满足设计指标。

本发明实施例针对温度计码的特性，设计了如图5所示的解码器电路结构。每个输入单独驱动一对差分对，另外一条通路的电流为差分对电流的一半，以平衡输出信号的直流电平，并使输出信号的摆幅保持为I

图6为PAM4接收解调电路的整体仿真结果。其中，图(a)为经过解码电路直接输出的高位NRZ信号，图(b)为重定时后，经过输出缓冲级电路直接输出的低位NRZ信号。由图可见，一路25GBoud PAM4信号可解调出的两路25Gb/s NRZ信号，且眼图质量良好，无明显抖动、过冲与欠冲，交叉点清晰，输出摆幅分别为590mV和400mV。

综上所述，本发明设计的PAM4接收解调电路可实现50Gb/s的高速PAM4信号的接收与解调。本发明在模拟域实现了接收解调电路的整体电路设计，并详细分析了各功能模块。与传统光接收机和已报道的PAM4接收机相比，本发明提出的接收解调电路具有构架简单、功耗低、易于设计实现等优点，为高速光互连提供了新的解决方案。

本发明实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。