半导体装置

本申请要求于2021年7月21日在韩国知识产权局提交的第10-2021-0095905号韩国专利申请的权益，该韩国专利申请的全部公开内容通过引用包含于此用于所有目的。

技术领域

本发明构思涉及一种半导体装置。

背景技术

在各种半导体装置(诸如逻辑电路和存储器)中，可以使用将位于不同水平上的各种导电元件连接的诸如接触插塞的互连结构(例如，后段制程(BEOL))，接触插塞连接到后段制程(BEOL)的导电线或连接到有源区(诸如源极和漏极)。

近年来，随着半导体装置的集成度越来越高，在线宽和/或节距会减小的同时，互连区域(或接触区域)可能无法充分确保，因此接触电阻会增大。详细地，在形成互连结构的工艺之中，与双镶嵌工艺不同，单镶嵌工艺在过孔触点与互连线之间添加阻挡层时会具有接触电阻的问题。

发明内容

示例实施例提供了一种具有更可靠的金属布线的半导体装置。

根据示例实施例，半导体装置包括：基底，具有有源区；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中，并且电连接到有源区；互连电极，在第二绝缘层中，并且电连接到过孔触点；导电阻挡层，在互连电极的侧表面和下表面上，并且具有延伸到过孔触点的侧表面的部分区域的延伸部；以及侧绝缘层，在导电阻挡层的延伸部下方在过孔触点的侧区域上，侧绝缘层包括与蚀刻停止层的材料相同的材料。

根据示例实施例，半导体装置包括：基底；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中；互连电极，在第二绝缘层中，并且连接到过孔触点；以及导电阻挡层，在互连电极的侧表面和下表面上。导电阻挡层具有延伸到过孔触点的侧表面并且包围过孔触点的上部区域的接触扩展元件，并且互连电极在与基底的上表面平行的方向上不与过孔触点的侧表面叠置。

根据示例实施例，半导体装置包括：基底；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；过孔触点，在第一绝缘层中；互连电极，在第二绝缘层中，并且连接到过孔触点；以及导电阻挡层，在互连电极的侧表面和下表面上。第一绝缘层具有损坏区域，损坏区域与过孔触点的下部区域的侧表面接触，并且具有比第一绝缘层的其他区域的碳含量小的碳含量，并且导电阻挡层具有延伸到过孔触点的侧表面并且接触过孔触点的上部区域的侧表面的接触扩展元件。

根据示例实施例，制造半导体装置的方法包括：在基底上形成第一绝缘层；在第一绝缘层中形成通孔，第一绝缘层在由通孔暴露的区域中具有损坏区域；通过用第一导电材料填充通孔来形成过孔触点；在形成过孔触点之后，通过去除损坏区域的一部分形成沿着过孔触点的侧表面的凹槽；在第一绝缘层上形成蚀刻停止层，蚀刻停止层具有填充凹槽的侧绝缘部分；在蚀刻停止层上形成第二绝缘层；利用蚀刻停止层，在第二绝缘层中形成位于过孔触点上的沟槽；去除蚀刻停止层的由沟槽暴露的至少一部分和侧绝缘部分的至少一部分；在沟槽中形成导电阻挡层，导电阻挡层具有接触扩展元件，接触扩展元件填充从其已经去除侧绝缘部分的空间；以及通过在沟槽中的导电阻挡层上填充第二导电材料来形成互连电极。

附图说明

通过下面结合附图的详细描述，将更清楚地理解本发明构思的以上和其他方面、特征和优点，在附图中：

图1是示出根据示例实施例的半导体装置的平面图；

图2是沿线I-I'和线II-II'截取的图1中所示的半导体装置的剖视图；

图3是图2中所示的半导体装置的部分“A”的放大局部剖视图；

图4A至图4E是示出根据示例实施例的制造半导体装置的方法的各个主要工艺的剖视图；

图5是示出根据示例实施例的半导体装置的剖视图；

图6A至图6D是用于描述制造图5中所示的半导体装置的方法的各个主要工艺的剖视图；

图7至图9分别是示出根据各种示例实施例的半导体装置的剖视图；

图10A至图10C是用于描述制造图9中所示的半导体装置的方法的各个主要工艺的剖视图；

图11是示出根据示例实施例的半导体装置的剖视图；

图12是根据示例实施例的半导体装置的互连结构的示意性布局图；以及

图13A和图13B是沿着线III-III'和线IV-IV'截取的根据示例实施例的半导体装置的剖视图。

具体实施方式

在下文中，将参照附图描述示例实施例。

图1是示出根据示例实施例的半导体装置的平面图，并且图2是沿着线I-I'和线II-II'截取的图1中所示的半导体装置的剖视图。

参照图1和图2，根据示例实施例的半导体装置100包括设置在基底101上的有源区AR、在有源区AR上在第一方向(例如，X方向)上延伸的多个有源鳍105以及在基底101上与多个有源鳍105相交并且在垂直于第一方向的第二方向(例如，Y方向)上延伸的多个栅极结构GS。

基底101可以包括例如诸如Si或Ge的半导体或者诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。在其他示例实施例中，基底101可以具有绝缘体上硅(SOI)结构。有源区AR可以是导电区，诸如掺杂有杂质的阱或掺杂有杂质的结构。例如，有源区AR可以具有用于PMOS晶体管的n型阱或用于NMOS晶体管的p型阱。

多个有源鳍105中的每个具有从有源区AR的上表面向上(例如，在Z方向上)突出的结构。如图1中所示，多个有源鳍105可以在有源区AR中在第二方向上并排布置。有源鳍105可以用作晶体管的沟道区。在示例实施例中，有源鳍105被例示为设置为三个，但是本发明构思不限于此。例如，有源鳍105可以设置为单个或者设置为另一种多个。

器件隔离层107限定有源区AR。器件隔离层107可以包括氧化硅或基于氧化硅的绝缘材料。器件隔离层107可以包括限定有源区AR的第一隔离区域107a和限定有源鳍105的第二隔离区域107b。第一隔离区域107a可以具有比第二隔离区域107b的底表面深的底表面。例如，第一隔离区域107a可以被称为深沟槽隔离(DTI)，第二隔离区域107b可以被称为浅沟槽隔离(STI)。第二隔离区域107b可以设置在有源区AR上。如上所述，有源鳍105可以以其一部分从第二隔离区域107b的上部突出这样的方式穿过第二隔离区域107b。

根据示例实施例的半导体装置100可以包括栅极结构GS。如图1中所示，栅极结构GS可以具有在第二方向(Y方向)上延伸的线形状。栅极结构GS可以与每个有源鳍105的一部分叠置。栅极结构GS可以包括栅极间隔件141、顺序地设置在栅极间隔件141之间的栅极介电层142和栅电极145以及设置在栅电极145上的栅极盖层147。

根据示例实施例的半导体装置100可以包括源/漏区110以及连接到源/漏区110的第一接触结构至第三接触结构CS1、CS2和CS3。源/漏区110可以形成在有源鳍105的定位在栅极结构GS的两侧上的一些区域中。

在一些示例实施例中，形成源/漏区110的步骤可以包括在有源鳍105的部分区域中形成凹槽以及在凹槽中执行选择性外延生长(SEG)。源/漏区110可以包括Si、SiGe或Ge，并且取决于N型或P型晶体管，源/漏区110可以具有不同的材料或不同的形状。例如，在PMOS晶体管的示例实施例中，源/漏区110可以包括硅锗(SiGe)并且可以掺杂有P型杂质，例如，硼(B)、铟(In)或镓(Ga)。源/漏区110的(例如，在Y-Z方向上)的剖面可以具有五边形形状。在NMOS晶体管的示例实施例中，源/漏区110包括硅并且可以掺杂有N型杂质，例如磷(P)、氮(N)、砷(As)或锑(Sb)。源/漏区110的剖面(例如，Y-Z剖面)可以具有六边形形状或有平缓角度的多边形形状。以这种方式，有源鳍105可以与栅极结构GS和源/漏区110一起构成晶体管。

在根据示例实施例的半导体装置100中，层间绝缘层161可以设置在器件隔离层107上。层间绝缘层161可以设置在栅极结构GS周围。例如，层间绝缘层161可以包括可流动氧化物(FOX)、东燃硅氮烷(Tonen SilaZen，TOSZ)、未掺杂二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强原硅酸四乙酯(PETEOS)、氟硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、等离子体增强氧化物(PEOX)、可流动CVD(FCVD)氧化物或它们的组合。可以使用化学气相沉积(CVD)工艺、可流动CVD工艺或旋涂工艺形成层间绝缘层161。

示例实施例中采用的第一接触结构至第三接触结构CS1、CS2和CS3可以形成为穿透层间绝缘层161，并且可以分别连接到源/漏区110。

如图2中所示，第一接触结构至第三接触结构CS1、CS2和CS3均可以包括金属硅化物层182、导电阻挡件181和接触插塞185。导电阻挡件181可以覆盖接触插塞185的侧表面和下表面。金属硅化物层182可以设置在导电阻挡件181与源/漏区110之间。例如，导电阻挡件181可以包括Ta、TaN、Mn、MnN、WN、Ti或TiN。金属硅化物层182可以包括CoSi、NiSi或TiSi。接触插塞185可以包括钨(W)、钴(Co)、钛(Ti)、它们的合金或它们的组合。

根据示例实施例的半导体装置100包括连接到第一接触结构CS1至第三接触结构CS3的互连结构。一些示例实施例中采用的互连结构包括分别连接到第一接触结构CS1和第三接触结构CS3的过孔触点VC以及连接到过孔触点VC的互连线ML。如图1中所示，根据示例实施例的三条互连线ML均在第一方向(例如，X方向)上延伸，并且可以在第二方向(例如，Y方向)上布置。

可以在围绕第一接触结构至第三接触结构CS1、CS2和CS3的层间绝缘层161上顺序地形成第一蚀刻停止层165和第一绝缘保护层166。第一蚀刻停止层165可以用作用于形成过孔触点VC的蚀刻停止元件，并且第一绝缘保护层166可以与蚀刻停止元件一起用作阻挡结构。在一些示例实施例中，第一蚀刻停止层165可以是包含铝元素的化合物。例如，第一蚀刻停止层165可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。例如，第一绝缘保护层166可以包括氮化硅、碳化硅、氮氧化硅或氮碳化硅。

参照图2，第一绝缘层171和第二绝缘层172可以顺序地设置在第一绝缘保护层166上。第二蚀刻停止层175和第二绝缘保护层176可以顺序地设置在第一绝缘层171与第二绝缘层172之间。第二蚀刻停止层175可以用作用于形成互连线ML的蚀刻停止元件。在一些示例实施例中，第二蚀刻停止层175和第二绝缘保护层176可以分别由与第一蚀刻停止层165和第一绝缘保护层166的材料相同或相似的材料形成。例如，第二蚀刻停止层175可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。例如，第二绝缘保护层176可以包括氮化硅、碳化硅、氮氧化硅或氮碳化硅。

第一绝缘层171和第二绝缘层172可以包括具有低介电常数(例如，3.3或更小)的材料。在一些示例实施例中，第一绝缘层171和第二绝缘层172可以包括与层间绝缘层161的材料相同或相似的材料。在一些示例实施例中，第一绝缘层171和第二绝缘层172可以包括与层间绝缘层161的材料不同的材料。例如，第一绝缘层171和第二绝缘层172可以包括氟掺杂氧化硅(诸如SiOF)、碳掺杂氧化硅(诸如SiOCH)、多孔氧化硅、无机聚合物(诸如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等)或者旋涂有机聚合物。例如，可以使用化学气相沉积(CVD)工艺、可流动CVD工艺或旋涂工艺形成第一绝缘层171和第二绝缘层172。

图3是图2中所示的半导体装置的局部放大剖视图。

参照图3连同图2，在示例实施例中，互连结构可以包括分别连接到第一接触结构CS1和第三接触结构CS3的过孔触点VC以及连接到过孔触点VC的互连线ML。例如，根据示例实施例的互连结构可以通过单镶嵌工艺形成，在单镶嵌工艺中，过孔触点VC和互连线ML分别通过单独的工艺形成(参照图4A至图4E)。

过孔触点VC可以设置在第一绝缘层171中，并且可以分别连接到第一接触结构CS1和第三接触结构CS3，以电连接到有源元件(例如，有源鳍、源/漏极和栅电极)。

互连线ML可以设置在第二绝缘层172中，并且可以被构造为电连接到过孔触点VC。详细地，每条互连线ML包括定位在位于过孔触点VC上的第二绝缘层172中的互连电极195以及设置在互连电极195的侧表面和下表面上的导电阻挡层192。

在示例实施例中，如图3中所示，导电阻挡层192可以具有延伸到过孔触点VC的侧表面的部分区域的延伸部192F。例如，过孔触点VC和互连电极195中的至少一个可以包括Cu、Co、Mo、Ru或W。在一些示例实施例中，过孔触点VC可以包括W，互连电极195可以包括Cu。例如，导电阻挡层192可以包括Ta、TaN、Mn、MnN、WN、Ti或TiN。

在示例实施例中，由于导电阻挡层192具有定位在互连电极195与过孔触点VC之间的部分，因此过孔触点VC与互连电极195之间的接触电阻会因导电阻挡层192而增大，但是在示例实施例中，由于与过孔触点VC的接触区域因导电阻挡层192的延伸部192F而扩展，因此实际接触电阻可以大大减小。在这方面，导电阻挡层192的延伸部192F被称为“接触扩展元件”。尽管不限于此，但是导电阻挡层192的延伸部192F的长度d2可以在过孔触点VC的总高度H的5％至40％的范围内。例如，延伸部192F的长度d2可以在3nm至20nm的范围内，并且在特定实例中，可以在5nm至15nm的范围内。

在示例实施例中，导电阻挡层192具有沿着过孔触点VC的上部区域的侧表面延伸的延伸部192F，而互连电极195不延伸到过孔触点VC的上部区域的侧表面。例如，与延伸部192F不同，互连电极195可以不具有在与基底的上表面平行的方向上与过孔触点VC叠置的区域。

如图3中所示，侧绝缘层175S可以在导电阻挡层192的延伸部192F下方设置在过孔触点VC的侧区域上。侧绝缘层175S可以包括与第二蚀刻停止层175的材料相同的材料。在一些示例实施例中，侧绝缘层175S可以包括含铝化合物。例如，侧绝缘层175S可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。尽管没有特别地限制，但是侧绝缘层175S的长度d1可以是过孔触点VC的总高度H的30％或更小。例如，侧绝缘层175S的长度d1可以是10nm或更小。在一些示例实施例中，侧绝缘层175S可以不存在(参照图8和图9)。

在本说明书中，可以理解的是，延伸部192F和侧绝缘层175S中的每个的“长度”是在垂直于基底101的上表面的方向(例如，Z方向)上定义的高度，如图3中所示。延伸部192F的长度和侧绝缘层175S的长度的总和D可以在过孔触点VC的高度H的5％至60％的范围内，并且在特定示例中，可以在过孔触点VC的高度H的10％至50％的范围内，但是不限于此。

另外，第一绝缘层171可以包括在侧绝缘层175S下方与过孔触点VC的侧区域接触的损坏区域DA。损坏区域DA可以是在形成用于过孔触点VC的通孔VH的工艺(参照图4A)中在第一绝缘层171中的损坏区域。损坏区域DA可以具有比第一绝缘层171的其他区域的碳含量低的碳含量并且/或者具有比第一绝缘层171的其他区域的氧含量高的氧含量。例如，可以通过二次离子质谱仪(SIMS)执行该组分分析。在一些示例实施例中，第一绝缘层171可以包括SiOC或SiCOH，并且损坏区域DA可以包括氧化硅(SiO

损坏区域DA的宽度W可以是10nm或更小，并且在一些示例实施例中，可以在2nm至5nm的范围内。侧绝缘层175S的厚度t1和延伸部192F的厚度t2可以类似于损坏区域DA的宽度W。延伸部192F的厚度t2可以不同于(例如，可以小于)导电阻挡层192的另一区域192L(例如，位于互连电极195的侧表面和下表面上的区域)的厚度t0。例如，导电阻挡层192的另一区域192L的厚度t0可以在1nm至3nm的范围内。

在示例实施例中，可以通过使第一绝缘层171的与过孔触点VC的侧表面相邻的损坏区域DA部分地凹陷来实现使用导电阻挡层192的接触区域的扩展。通过用导电阻挡层192的材料填充与过孔触点VC的侧表面相邻的凹陷空间以形成接触扩展元件192F，可以增大过孔触点VC与互连线ML的接触区域，从而显著降低接触电阻。

图4A至图4E是示出根据示例实施例的制造半导体装置的方法的各个主要工艺的剖视图。

首先，参照图4A，在第一接触结构CS1和层间绝缘层161上形成第一绝缘层171，并且在第一绝缘层171中形成通孔VH。

在示例实施例中，可以在第一接触结构CS1和层间绝缘层161上形成第一蚀刻停止层165和第一绝缘保护层166，并且可以在第一绝缘保护层166上形成第一绝缘层171。利用第一蚀刻停止层165，可以在第一绝缘层171中形成连接到第一接触结构CS1的区域的通孔VH。在该蚀刻工艺中，可以在第一绝缘层171的由通孔VH暴露的区域中设置损坏区域DA。损坏区域DA可以具有比第一绝缘层171的其他区域的碳含量低的碳含量并且/或者可以具有比第一绝缘层171的其他区域的氧含量高的氧含量。在一些示例实施例中，第一绝缘层171可以包括SiOC或SiCOH，并且损坏区域DA可以包括氧化硅(SiO

接下来，参照图4B，通过用第一导电材料填充通孔VH来形成过孔触点VC，然后，去除损坏区域DA的一部分以形成沿着过孔触点VC的侧表面的凹槽RS。

可以通过在第一绝缘层的上表面上形成第一导电材料以填充通孔，然后使用化学机械抛光(CMP)工艺对其进行平坦化来形成过孔触点VC。第一导电材料可以包括Cu、Co、Mo、Ru或W，并且在一些示例实施例中，可以是W。然后，可以通过去除损坏区域DA的一部分连同在CMP工艺之后使用清洁工艺去除残余物来形成凹槽RS。该清洁工艺可以作为使用稀释HF(DHF)的清洁工艺来执行。凹槽RS的深度D0可以在过孔触点VC的高度H的5％至60％的范围内，并且在特定示例中，可以在过孔触点VC的高度H的10％至50％的范围内。凹槽RS的深度D0可以与最终结构(请参照图3)中的侧绝缘层175S的长度d1和延伸部192F的长度d2的总和基本上对应。

接下来，参照图4C，可以在第一绝缘层171上形成第二蚀刻停止层175和第二绝缘保护层176，并且可以在第二绝缘保护层176上形成第二绝缘层172。

第二蚀刻停止层175可以填充在凹槽RS中。在本说明书中，填充部分被称为侧绝缘部分175S'。侧绝缘部分175S'可以沿着凹槽RS的空间形成在过孔触点VC的上部区域的侧表面上。在平面图中，侧绝缘部分175S'可以围绕过孔触点VC的上部区域。在一些示例实施例中，第二蚀刻停止层175可以为含铝化合物，并且第二绝缘保护层176可以为不包含铝元素的化合物。例如，第二蚀刻停止层175可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。第二绝缘保护层176可以包括氮化硅、碳化硅、氮氧化硅或氮碳化硅。在一些示例实施例中，可以省略第二蚀刻停止层175或第二绝缘保护层176(见图9)。

接下来，参照图4D，在第二绝缘层172中形成定位在过孔触点VC上的沟槽TR，并且可以去除第二蚀刻停止层175的由沟槽TR暴露的部分和侧绝缘部分175S'的一部分。

利用第二蚀刻停止层175，可以在第二绝缘层172中形成用于互连线的沟槽TR。在一些示例实施例中，可以在沟槽形成工艺中去除第二绝缘保护层176。接下来，去除第二蚀刻停止层175的由沟槽TR暴露的部分。在去除第二蚀刻停止层175的工艺中，可以去除侧绝缘部分175S'的至少一部分。在该工艺之后，可以保留侧绝缘部分175S'的一部分。可以在侧绝缘部分175S'上设置具有预定深度d2或(可选地)期望深度d2的空间S。在一些示例实施例中，当侧绝缘部分175S'形成为相对低的深度(见图8)或包括具有与另一绝缘材料层相对低的(蚀刻)选择性的材料(见图9)时，侧绝缘部分175S'可以几乎完全被去除。

接下来，参照图4E，在沟槽TR中形成导电阻挡层192，并且在沟槽TR中的导电阻挡层192上填充第二导电材料以形成互连电极195。

导电阻挡层192填充在从其已经去除侧绝缘部分175S'的空间S中，并且填充部分可以设置为用于增大与过孔触点VC的接触区域的接触扩展元件192F。例如，导电阻挡层192可以包括Ta、TaN、Mn、MnN、WN、Ti或TiN。例如，互连电极195可以包括Cu、Co、Mo、Ru或W。在一些示例实施例中，互连电极195可以包括Cu。可以通过在随后的工艺中以恒定水平PL执行CMP工艺来制造图3中所示的互连结构，以暴露至第二绝缘层172的上表面。

图5是示出根据示例实施例的半导体装置的剖视图。

参照图5，可以理解的是，除了接触扩展元件192F的长度和侧绝缘层175S的长度的总和D'相对长并且空隙V1形成在接触扩展元件中之外，根据示例实施例的半导体装置100A类似于图1至图3中所示的示例实施例的半导体装置100。另外，除非另外具体陈述，否则可以参照图1至图3中所示的示例实施例的相同或相似的组件的描述来理解示例实施例的组件。

在一些示例实施例中，接触扩展元件192F的长度和侧绝缘层175S的长度的总和D'可以大于其他示例实施例的总和D。此外，接触扩展元件192F可以具有空隙V1。当接触扩展元件192F的长度db增大或接触扩展元件192F的宽度减小时，空隙V1更可能出现。

图6A至图6D是示出制造图5中所示的半导体装置的方法的各个主要工艺的剖视图。

首先，参照图6A，图6A的工艺可以被理解为与图4B中的工艺对应的工艺。在通孔VH中形成过孔触点VC之后，可以去除损坏区域DA的一部分以形成沿着过孔触点VC的侧表面的凹槽RS。在该工艺中，凹槽RS的深度D0'可以形成为大于其他示例实施例中的凹槽的深度D0。凹槽RS的深度D0'可以与最终结构(参照图5)中的侧绝缘层175S的长度da和延伸部192F的长度db的总和基本上对应。

接下来，参照图6B，可以在第一绝缘层171上形成第二蚀刻停止层175和第二绝缘保护层176，并且可以在第二绝缘保护层176上形成第二绝缘层172。第二蚀刻停止层175可以填充在凹槽RS中以形成侧绝缘部分175S'。

接下来，参照图6C，在第二绝缘层172中形成沟槽TR，并且可以去除第二蚀刻停止层175的由沟槽TR暴露的部分和侧绝缘部分175S'的一部分。侧绝缘部分175S'的至少一部分可以与第二蚀刻停止层175的由沟槽TR暴露的部分一起被去除。在该工艺中，通过在侧绝缘层175S上形成空间至足够的深度db，可以在过孔触点VC的侧表面上确保足够的接触区域。

接下来，参照图6D，可以在沟槽TR中形成导电阻挡层192，并且在沟槽TR中的导电阻挡层192上填充第二导电材料以形成互连电极195。充分填充在空间S中的接触扩展元件可以充分地降低接触电阻。可以通过在随后的工艺中以恒定水平PL执行CMP工艺来制造图5中所示的互连结构，以暴露至第二绝缘层172的上表面。

图7至图9分别是示出根据各种示例实施例的半导体装置的剖视图。

参照图7，除了凹部C形成在接触扩展元件192F'的上表面，空隙V2形成在侧绝缘层175S中，并且导电阻挡层BM还形成在过孔触点VC上之外，根据示例实施例的半导体装置100B可以被理解为类似于图1至图3中所示的示例实施例的半导体装置100。另外，除非另外具体陈述，否则可以参照图1至图3中所示的示例实施例的相同或相似的组件的描述来理解示例实施例的组件。

如在一些示例实施例中，导电阻挡层BM也可以形成在过孔触点VC上。例如，导电阻挡层192可以包括Ta、TaN、Mn、MnN、WN、Ti或TiN。空隙V2可以存在于侧绝缘层175S中。当侧绝缘层175S的长度增大或侧绝缘层175S的宽度减小时，空隙V2更可能出现。另一方面，凹部C可以根据凹陷空间的尺寸形成在接触扩展元件192F'的上表面。互连电极195可以具有填充凹部C的部分。

参照图8，除了凹部C形成在接触扩展元件192F'的上表面，互连线ML包括由两层组成的导电阻挡层192a和192b，并且省略了与过孔触点VC接触的侧绝缘层之外，根据示例实施例的半导体装置100C可以被理解为类似于图1至图3中所示的示例实施例的半导体装置100。另外，除非另外具体陈述，否则可以参照图1至图3中所示的示例实施例的相同或相似的组件的描述来理解示例实施例的组件。

示例实施例中采用的接触扩展元件192F'可以具有上表面，该上表面具有与其他示例实施例(参见图7)的凹部C相似的凹部C。互连线ML可以包括多个导电阻挡层192a和192b。示例实施例中采用的导电阻挡层可以包括第一导电阻挡层192a和第二导电阻挡层192b。例如，第一导电阻挡层192a可以包括诸如氮化钛(TiN)或氮化钽(TaN)的金属氮化物，并且第二导电阻挡层192b可以包括诸如钴(Co)、钌(Ru)等的金属。

在示例实施例中采用的互连结构中，可以省略与过孔触点VC接触的侧绝缘层。在图4C和图4D中所示的工艺中，当侧绝缘部分175S'形成为相对低的深度时，可以几乎完全去除侧绝缘部分。如图8中所示，接触扩展元件192F'可以设置为接触位于其下方的损坏区域DA。在示例实施例中，接触扩展元件192F'被示出为包括与第一导电阻挡层192a的材料相同的材料，但是在一些示例实施例中，接触扩展元件192F'也可以具有包括第一导电阻挡层192a的材料层和第二导电阻挡层192b的材料层的双层结构。

参照图9，可以理解的是，除了包括与其他示例实施例的蚀刻停止层不同的第一绝缘阻挡件(或第一绝缘阻挡层)165'和第二绝缘阻挡件(或第二绝缘阻挡层)175'，第一绝缘层171的围绕过孔触点VC的区域如RE所指示地被另外去除，并且省略了围绕过孔触点VC的侧绝缘层之外，根据示例实施例的半导体装置100D类似于图1至图3中所示的示例实施例的半导体装置100。另外，除非另外具体陈述，否则可以参照图1至图3中所示的示例实施例的相同或相似的组件的描述来理解示例实施例的组件。

示例实施例中采用的第一绝缘阻挡件165'和第二绝缘阻挡件175'可以具有用于减少或防止金属组分(例如，Cu)扩散的绝缘阻挡件功能，而不是蚀刻停止功能。在一些示例实施例中，第一绝缘阻挡件165'和第二绝缘阻挡件175'可以分别包括与绝缘保护层166和176的材料相似的材料。例如，第一绝缘阻挡件165'和第二绝缘阻挡件175'可以包括氮化硅、碳化硅、氮氧化硅或氮碳化硅。

导电阻挡层192'可以具有延伸到过孔触点VC的侧表面并接触过孔触点VC的上部区域的侧表面的接触扩展元件192F”。第一绝缘层171可以具有围绕过孔触点VC的上部区域的扩展的凹陷区域RE。在一些示例实施例中，与其他示例实施例不同，互连电极195'沿着接触扩展元件192F”向下延伸，并且互连电极195'的延伸部可以在平行于基底的上表面的方向上与过孔触点VC的上部区域叠置。

在示例实施例中采用的互连结构中，类似于图8中所示的示例实施例，可以省略与过孔触点VC接触的侧绝缘层。由于第二绝缘阻挡件175'对于第一绝缘层171的(蚀刻)选择性不高，因此在去除第二绝缘阻挡件175'的暴露于沟槽的区域的工艺(见图10B)中，也可以将侧绝缘层与第一绝缘层171的部分区域一起部分地去除。

图10A至图10C是示出制造图9中所示的半导体装置的方法的各个主要工艺的剖视图。

首先，参照图10A，图10A的工艺可以被理解为与图4C的工艺对应。在通孔VH中形成过孔触点VC之后，去除损坏区域DA的一部分，并且可以在第一绝缘层171上顺序地形成第二绝缘阻挡件175'和第二绝缘层172。第二绝缘阻挡件175'可以填充在从其已经去除损坏区域DA的空间中，从而形成侧绝缘部分175S'。

接下来，参照图10B，在第二绝缘层172中形成沟槽TR，并且可以去除第二绝缘阻挡件175'的由沟槽TR暴露的部分和侧绝缘部分175S'的一部分。可以去除由沟槽TR暴露的第二绝缘阻挡件175'。如上所述，第二绝缘阻挡件175'不具有对于第一绝缘层171的高(蚀刻)选择性，因此，如图10B中所示，可以去除第一绝缘层171的定位在过孔触点VC的上部区域周围的区域，从而形成具有相对宽的宽度的凹陷区域RE。在该工艺中，侧绝缘部分175S'也可以几乎完全被去除。以这种方式，可以通过扩展的凹陷区域RE来确保过孔触点VC的足够的空间S'。

接下来，参照图10C，在沟槽TR中形成导电阻挡层192'，并且在沟槽TR中的导电阻挡层192'上填充第二导电材料，从而形成互连电极195'。充分填充在空间S'中的接触扩展元件可以充分降低接触电阻。可以通过在随后的工艺中以预定水平PL或(可选地)期望水平PL执行CMP工艺来制造图9中所示的互连结构，以暴露至第二绝缘层172的上表面。

上述互连结构可以有用地应用于其他类型的半导体装置。例如，尽管如图2中所示将包括鳍型沟道区的鳍型晶体管(FinFET)示出为根据示例实施例的半导体装置，但是本发明构思不限于此。根据一些示例实施例的半导体装置的示例可以包括隧穿场效应晶体管(隧穿FET)、包括纳米线的晶体管、包括纳米片的晶体管(例如，多桥沟道FET

图11示出了示出根据示例实施例的半导体装置的剖视图。

参照图11，可以理解的是，除了被实现为使用多个纳米片并且采用一个有源鳍105'而不是三个有源鳍105的多沟道结构之外，半导体装置100E类似于图1和图2中所示的示例实施例的半导体装置100。另外，除非另有说明，否则可以参照与图1和图2中所示的示例实施例的组件相同或相似的组件的描述来理解示例实施例的组件。

如图11中所示，半导体装置100E可以包括多个沟道层CH和栅电极145，多个沟道层CH在有源区AR上在垂直于基底101的上表面的方向上(例如，在Z方向上)彼此间隔开，并且每个沟道层CH具有纳米片结构，栅电极145围绕多个沟道层CH并且在与第一方向(例如，X方向)相交的第二方向(例如，Y方向)上延伸。如上所述，示例实施例中采用的栅电极145可以形成为置于多个沟道层CH之间以及栅极间隔件141之间。

半导体装置100E可以包括设置在位于栅电极145的两侧上的有源区AR中并且连接到多个沟道层CH的源/漏区110。在示例实施例中，源/漏区110设置在定位于栅电极145的两侧上的有源鳍105中，并且可以分别连接到在第一方向(例如，X方向)上设置的多个沟道层CH的两侧。在一些示例实施例中，沟道层CH的数量被例示为三个，但是其数量不受特别地限制。沟道层CH可以由半导体图案形成。例如，半导体图案可以包括硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一种。

源/漏区110可以包括通过使用多个沟道层CH和有源区AR作为晶种而形成的外延层。源/漏区110可以包括硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种。

可以在每个源/漏区110与栅电极145之间设置内间隔件IS。内间隔件IS可以设置在栅电极145的一侧上。内间隔件IS和沟道层CH可以在垂直于基底101的上表面的方向上交替地定位。每个源/漏区110可以接触沟道层CH并且可以与栅电极145间隔开，且内间隔件IS置于每个源/漏区110与栅电极145之间。栅极介电层142可以置于栅电极145与每个沟道层CH之间，并且可以在栅电极145与每个内间隔件IS之间延伸。

此外，在一些示例实施例中，过孔触点VC可以设置在第一绝缘层171中，并且可以分别连接到第一接触结构CS1和第三接触结构CS3。此外，互连线ML可以设置在第二绝缘层172中，并且可以被构造为电连接到过孔触点VC。

导电阻挡层192可以具有延伸到过孔触点VC的侧表面的部分区域的延伸部192F。由于与过孔触点VC的接触区域因导电阻挡层192的延伸部192F而扩展，因此可以显著减小实质接触电阻。导电阻挡层192的延伸部192F的长度可以在过孔触点VC的总高度H的5％至40％的范围内。例如，延伸部192F的长度可以在3nm至20nm的范围内，并且在详细示例中，可以在5nm至15nm的范围内。

侧绝缘层175S可以在导电阻挡层192的延伸部192F下方设置在过孔触点VC的侧区域上。侧绝缘层175S可以包括与第二蚀刻停止层175的材料相同的材料。在一些示例实施例中，侧绝缘层175S可以包括含铝化合物。另外，第一绝缘层171可以包括在侧绝缘层175S下方与过孔触点VC的侧表面区域接触的损坏区域DA。损坏区域DA可以具有比第一绝缘层171的其他区域的碳含量低的碳含量并且/或者可以具有比第一绝缘层171的其他区域的氧含量高的氧含量。在一些示例实施例中，第一绝缘层171可以包括SiOC或SiCOH，并且损坏区域DA可以包括氧化硅(SiO

根据示例实施例的互连结构不仅可以类似地应用于直接连接到接触结构的互连结构，而且可以应用于BEOL中的互连结构之间的连接。

图12是根据示例实施例的半导体装置的互连结构的示意性布局图，并且图13A和图13B分别是沿着线III-III'和线IV-IV'截取的根据示例实施例的半导体装置的剖视图。

参照图12，根据示例实施例的半导体装置100F包括在第一方向上延伸的第一互连线ML1、在第二方向上延伸以与第一互连线相交的第二互连线ML2以及将每条第一互连线ML1连接到第二互连线ML2的过孔触点VC。在一些示例实施例中，第一互连线ML1和第二互连线ML2的一部分可以用岛型焊盘结构代替。

参照图13A和图13B连同图12，互连结构包括顺序地堆叠的第一绝缘层171、第二绝缘层172和第三绝缘层173。第一绝缘层至第三绝缘层171、172和173可以包括具有低介电常数(例如，3.3或更小)的材料。例如，第一绝缘层至第三绝缘层171、172和173可以包括氟掺杂氧化硅(诸如SiOF)、碳掺杂氧化硅(诸如SiOCH)、多孔氧化硅、无机聚合物(诸如HSSQ、MSSQ等)或旋涂有机聚合物。

第一蚀刻停止层175a和第一绝缘保护层176a顺序地设置在第一绝缘层171与第二绝缘层172之间，并且第二蚀刻停止层175b和第二绝缘保护层176b可以顺序地设置在第二绝缘层172与第三绝缘层173之间。例如，第一蚀刻停止层175a和第二蚀刻停止层175b可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。例如，第一绝缘保护层176a和第二绝缘保护层176b可以包括氮化硅、碳化硅、氮氧化硅或氮碳化硅。

在示例实施例中，第一互连线ML1设置在第一绝缘层171中，第二互连线ML2设置在第三绝缘层173中，并且第一互连线ML1和第二互连线ML2通过设置在第二绝缘层172中的过孔触点VC连接。过孔触点VC和第二互连线ML2可以通过单镶嵌工艺形成，过孔触点VC和第二互连线ML2中的每个通过单独的工艺形成。

详细地，每条第一互连线ML1包括第一绝缘层171中的定位在过孔触点VC下方的第一互连电极195A和设置在第一互连电极195A的侧表面和下表面上的第二导电阻挡层192A。类似地，第二互连线ML2包括第三绝缘层173中的定位在过孔触点VC上的第二互连电极195B以及设置在第二互连电极195B的侧表面和下表面上的第二导电阻挡层192B。在示例实施例中，导电阻挡层BM还可以设置在过孔触点VC的侧表面和下表面上。例如，过孔触点VC以及第一互连电极195A和第二互连电极195B中的至少一个可以包括Cu、Co、Mo、Ru或W。例如，导电阻挡层192A、192B和BM可以包括Ta、TaN、Mn、MnN、WN、Ti或TiN。

如图13A和图13B中所示，第二导电阻挡层192可以包括延伸到过孔触点VC的侧表面的部分区域的延伸部192F，例如，可以包括接触扩展元件。尽管不受限制，但是第二导电阻挡层192B的接触扩展元件192F的长度可以在过孔触点VC的总高度的5％至40％的范围内。例如，接触扩展元件192F的长度可以在3nm至20nm的范围内，并且在详细示例中，可以在5nm至15nm的范围内。

侧绝缘层175S可以在接触扩展元件192F下方设置在过孔触点VC的侧区域上。侧绝缘层175S可以包括与第二蚀刻停止层175b的材料相同的材料。在一些示例实施例中，侧绝缘层175S可以包括含铝化合物。例如，侧绝缘层175S可以包括氮化铝(AlN)、氮氧化铝(AlON)、氧化铝(AlO)或碳氧化铝(AlOC)。侧绝缘层175S的长度可以是过孔触点VC的总高度的30％或更小，但是不限于此。例如，侧绝缘层175S的长度可以是10nm或更小。

第二绝缘层172可以包括在侧绝缘层175S下方与过孔触点VC的侧区域接触的损坏区域DA。损坏区域DA可以具有比第二绝缘层172的其他区域的碳含量低的碳含量并且/或者可以具有比第二绝缘层172的其他区域的氧含量高的氧含量。在一些示例实施例中，第二绝缘层172可以包括SiOC或SiCOH，并且损坏区域DA可以包括氧化硅(SiO

损坏区域DA的宽度可以是10nm或更小，并且在一些示例实施例中，可以在2nm至5nm的范围内。侧绝缘层175S的厚度和延伸部192F的厚度可以与损坏区域DA的宽度相似。

如上所述，可以通过使第二绝缘层172的与过孔触点VC的侧表面相邻的损坏区域DA部分地凹陷来实现使用第二导电阻挡层192B的接触区域的扩展。通过将第二导电阻挡层192B的材料填充到与过孔触点VC的侧表面相邻的凹陷空间中来形成接触扩展元件192F，从而增大过孔触点VC与第二互连线ML2之间的接触区域，结果，显著降低了接触电阻。

如上所述，根据示例实施例，通过使绝缘层的与过孔触点的侧面相邻的损坏区域部分地凹陷并用导电阻挡层填充凹陷空间，可以增大过孔触点与互连线之间的接触区域，从而显著降低接触电阻。

虽然上面已经示出并描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。