背照式图像传感器的形成方法及背照式图像传感器

技术领域

本发明涉及图像传感器技术领域，尤其涉及一种背照式图像传感器的形成方法及背照式图像传感器。

背景技术

互补式金属氧化物半导体（CMOS）工艺因其低成本、高集成度和极低的功耗，是集成电路领域占据绝对主导地位的制造工艺。近年来，基于CMOS工艺的图像传感器（CMOSImage Sensor, CIS）发展迅猛。按照进光面的不同，CIS可分为前照式（Front sideillumination，FSI）CIS和背照式（Back side illumination，BSI）CIS两种，其中，背照式CIS相比于前照式CIS具有更好布后道金属连接线，更高的光敏感度（Sensitivity），更高的信噪比等优点，BSI技术逐渐成为高端、高像素CIS竞相采用的技术。

通常，背照式CIS需要在背面挖深沟槽（Backside Deep Trench Isolation，BDTI）进行隔离，以解决相邻像素间的光学/电学串扰（Crosstalk）。显然，形成BDTI结构需要刻蚀单晶硅晶体，而刻蚀硅晶体就不可避免的带来缺陷，使界面缺陷增加。所以，需要将BDTI界面及界面缺陷钝化。在BDTI表面沉积氧化铪（HFO），氧化铝（AlO）等高K材料可以部分钝化界面缺陷，但高K材料的对界面缺陷的钝化能力不足。

另外，高像素小尺寸图像传感器对像素满阱容量（Full Well Capacity，FWC）有一定要求，通常通过把像素区域的P型隔离的宽度做窄，防止P型隔离区抵消过多光电二极管里的N型注入；同时增加光电二极管的N型注入剂量和注入深度，以满足像素区域的满阱容量要求。一般像素区P型隔离为光阻(Photo Resist，PR)型，但光阻不能过高，光阻太高就会倒伏在硅晶圆上，光阻的高度限制了硼（B）离子的注入深度，导致P型隔离的深度不够；另外，宽度很窄的P型隔离区有包不住BDTI底部的风险，这就会导致P型隔离对BDTI侧面、底面钉扎不足，深层N型注入剂量、注入深度增加会使BDTI面高K材料钉扎不足，从而导致大白点（white pixel）现象恶化。

发明内容

本发明的目的在于提供一种背照式图像传感器的形成方法及背照式图像传感器，用于减少暗电流及图像白点。

基于以上考虑，本发明提供一种背照式图像传感器的形成方法，包括：

提供半导体衬底，所述半导体衬底具有正表面以及与所述正表面对应的背表面；

于半导体衬底预定区域形成深层钉扎区；

于半导体衬底预定区域形成侧部隔离区；

于半导体衬底预定区域形成光生载流子收集区；

从半导体衬底背表面进行减薄，并于减薄后的半导体衬底背表面形成深沟槽隔离区；

其中，所述侧部隔离区和深层钉扎区钉扎所述深沟槽隔离区的底面和/或侧面。

可选地，形成深层钉扎区的步骤包括：

对半导体衬底正表面进行至少一次全面式离子注入工艺，全面式离子注入的深度大于等于所述侧部隔离区的深度，以在所述侧部隔离区下方形成深层钉扎区。

可选地，进行两次或多次全面式离子注入工艺，离子注入深度逐次增加或逐次减少，以钉扎所述深沟槽隔离区的整个侧面。

可选地，全面式离子注入的注入深度达到减薄后的半导体衬底背表面，以钉扎减薄后的所述半导体衬底背表面。

可选地，全面式离子注入的剂量与能量随注入次数逐次减少或逐次增加，以在所述半导体衬底背表面至所述侧部隔离区底部方向，形成由深至浅的掺杂浓度梯度，防止所述深沟槽隔离区的底面和/或侧面和/或半导体衬底背表面的缺陷处产生的电荷进入光生载流子收集区。

可选地，所述形成深层钉扎区的步骤包括：

对所述半导体衬底背表面进行扩散工艺，于所述半导体衬底背表面至所述侧部隔离区方向，形成由深至浅的掺杂浓度梯度，以钉扎所述半导体衬底背表面和/或所述深沟槽隔离区的底面和/或侧面。

可选地，形成所述侧部隔离区的步骤包括：

于所述半导体衬底正表面，形成图形化的光阻层；

以所述图形化的光阻层为掩膜，通过离子注入工艺，形成侧部隔离区。

可选地，形成所述深沟槽隔离区的步骤包括：

刻蚀减薄后的半导体衬底背表面，形成与所述侧部隔离区连接的深沟槽；

于所述深沟槽底面、侧面以及所述半导体衬底背表面形成钝化层；

于所述深沟槽内填充氧化物或氮化物，形成深沟槽隔离区。

本发明还提供一种背照式图像传感器，包括：

半导体衬底，所述半导体衬底内设光生载流子收集区；

所述光生载流子收集区侧部具有侧部隔离区以及开口位于所述半导体衬底背表面的深沟槽隔离区；

其中，在所述侧部隔离区底部与所述半导体衬底背表面之间，还具有深层钉扎区，以钉扎所述深沟槽隔离区的底面和/或侧面。

可选地，所述深层钉扎区由侧部隔离区底部延伸至半导体衬底背表面，以钉扎所述深沟槽隔离区的整个侧面。

可选地，所述深层钉扎区完全覆盖半导体衬底背表面，以钉扎所述半导体衬底背表面。

可选地，所述深层钉扎区的掺杂浓度由所述侧部隔离区底部至所述半导体衬底背表面逐渐增加，以防止所述深沟槽隔离区的底面和/或侧面和/或半导体衬底背表面缺陷处的电子进入光电二极管区域。

可选地，所述侧部隔离区的宽度比所述深沟槽隔离区的宽度宽10~100nm。

本发明提供的背照式图像传感器的形成方法及背照式图像传感器，具有以下有益效果：

通过至少一次全面式离子注入工艺，对深沟槽隔离结构底面以及侧面实现全面钉扎，减少图像传感器暗电流及图像白点现象；

在侧部隔离区底部至所述半导体衬底背表面，形成由浅至深的掺杂浓度梯度，可以有助于减少本发明增加的全面式离子注入对满阱容量的影响；还可以更有效地防止表面缺陷电荷从深沟槽隔离区表面进入光生载流子区域内；

不用增加额外的光罩层，就可以改善图像传感器的白点现象。

附图说明

通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1显示为本发明提供的背照式图像传感器的形成方法的流程图；

图2显示为本发明提供的于半导体衬底预定区域形成深层钉扎区的结构示意图；

图3显示为本发明提供的于半导体衬底预定区域形成侧部隔离区以及光生载流子收集区的结构示意图；

图4显示为本发明提供的形成深沟槽的结构示意图；

图5显示为本发明提供的背照式图像传感器的结构示意图。

在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明的技术方案进行详细描述。

本发明提供一种背照式图像传感器的形成方法，如图1所示，所述方法包括：

S1:提供半导体衬底，所述半导体衬底具有正表面以及与所述正表面对应的背表面；

S2：于半导体衬底预定区域形成深层钉扎区；

S3:于半导体衬底预定区域形成侧部隔离区；

S4:于半导体衬底预定区域形成光生载流子收集区；

S5:从半导体衬底背表面进行减薄，并于减薄后的半导体衬底背表面形成深沟槽隔离区；其中，所述隔离区和所述深层钉扎区钉扎所述深沟槽隔离区的底面和/或侧面。通过设置所述深层钉扎区，以减少暗电流及图像白点的产生。

以下结合附图对本发明提供的背照式图像传感器的形成方法进行详细说明。

请参照图2，进行步骤S1以及步骤S2，提供半导体衬底11，半导体衬底11具有正表面111以及与正表面对应的背表面112；于半导体衬底11预定区域形成深层钉扎区12。

半导体衬底可以为硅衬底、或者半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，半导体衬底还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层（Epitaxy layer，Epi layer)的衬底。在本实施例中，半导体衬底11选用硅衬底。

请继续参照图2并请结合图4，形成深层钉扎区12的步骤包括：对半导体衬底11正表面111进行至少一次全面式离子注入（BlanketImplant）工艺，全面式离子注入的深度大于等于侧部隔离区13的深度，以在侧部隔离区13下方形成深层钉扎区12。

深层钉扎区12的掺杂类型与光生载流子收集区14的掺杂类型相反。如果光生载流子收集区14的掺杂离子的类型为N型，则深层钉扎区12的掺杂离子为P型离子，例如包括B、Ga或In；反之，如果光生载流子收集区14的掺杂离子的类型为P型，则所述深层钉扎区12的掺杂离子为N型离子，例如包括P、As或Sb。

在本实施例中，光生载流子收集区14的掺杂类型为N型，深层钉扎区12 的掺杂类型为P型，即进行P型全面式离子注入，形成掺杂类型为P型的深层钉扎区12。

全面式离子注入工艺的注入次数可根据侧部隔离区13至减薄后的半导体衬底背面113的距离进行具体决定。可进行多次全面式离子注入，以实现对深沟槽隔离结构的整个侧面的钉扎；全面式离子注入的注入深度可至减薄后的半导体衬底背表面，以对半导体衬底背表面进行钉扎。在本实施例中，于所述半导体衬底正表面依次进行三次P型全面式离子注入，分别形成钉扎子层121、122、123，从而在侧部隔离区13底部至背表面113之间，形成由钉扎子层121、122、123构成的深层钉扎区12，从而能够对深沟槽隔离区的整个侧面151、底面152以及减薄后的半导体衬底背表面113进行钉扎，从而可以减少因深沟槽隔离区以及半导体衬底的表面缺陷而产生的暗电流及图像白点。

更进一步地，全面式离子注入的剂量可随注入次数逐次减少或逐次增加，以在所述半导体衬底背表面至所述侧部隔离区底部方向，形成由深至浅的掺杂浓度梯度，以防止所述深沟槽隔离区的底面和/或侧面和/或半导体衬底背表面缺陷处产生的电子或空穴进入光生载流子收集区；同时，也可以避免全面式离子注入对光电二极管满阱容量产生不利影响。在本实施例中，形成的钉扎子层121、122、123中P型掺杂离子浓度依次减少，以防止表面缺陷处的电子进入光生载流子收集区。

如图3所示，进行S3以及S4，于半导体衬底11预定区域形成侧部隔离区13以及光电二极管的光生载流子收集区14。

侧部隔离区13的掺杂类型与光生载流子收集区的类型相反。在本实施例中，侧部隔离区13的掺杂类型为P型。

在本实施例中，形成所述侧部隔离区13的步骤，具体包括：

于所述半导体衬底正表面111，形成图形化的光阻层（未示出）；

以所述图形化的光阻层（未示出）为掩膜，通过P型离子注入工艺，形成侧部隔离区13。

当然，在形成侧部隔离区以及光生载流子收集区之后，还包括形成其他晶体管以及金属互连层的步骤，其形成方法与现有的背照式图像传感器的正面工艺形成方法相同，在此不再赘述。

如图4至5所示，进行步骤S5，从半导体衬底背表面112进行减薄，并于减薄后的半导体衬底背表面113形成深沟槽隔离区15。减薄后暴露出深层钉扎区12，以实现对半导体衬底背表面的钉扎。深沟槽隔离区15的底面152和侧面151由侧部隔离区13与深层钉扎区12钉扎。

具体地，请参照图4至图5，在本实施例中，形成所述深沟槽隔离区的步骤，包括：

刻蚀减薄后的半导体衬底背表面113，形成与所述隔离区连接的深沟槽16；

于所述深沟槽16底面、侧面以及所述半导体衬底背表面形成钝化层17；

于所述深沟槽内填充氧化物或氮化物，形成深沟槽隔离区15。

钝化层17可以为高K介质层，例如氧化铪、氧化铝等，可以部分钝化表面缺陷。在其他的实施例中，在形成深沟槽隔离区的步骤中，也可以不形成钝化层。

在其他的实施例中，，还可以采用扩散工艺形成所述深层钉扎区。作为示例，采用扩散工艺形成深层钉扎区的步骤包括：

对所述半导体衬底背表面进行掺杂离子扩散，于所述半导体衬底背表面至所述侧部隔离区方向，形成由深至浅的掺杂浓度梯度，以钉扎所述半导体衬底背表面和/或所述深沟槽隔离区的底面和/或侧面。

需要说明的是，本发明提供的背照式图像传感器的形成方法中，对形成侧部隔离区、光生载流子收集区以及深层钉扎区的先后顺序不做限制。在其他的实施例中，也可以先形成深层钉扎区，然后再形成侧部隔离区以及光生载流子收集区。

本发明还提供一种背照式图像传感器，如图5所述，背照式图像传感器包括：

半导体衬底11，所述半导体衬底11内设有光生载流子收集区14；

所述光生载流子收集区14侧部具有侧部隔离区13以及开口位于所述半导体衬底背表面的深沟槽隔离区15；

其中，在所述侧部隔离区13底部与所述半导体衬底背表面113之间，还具有深层钉扎区12，以钉扎所述深沟槽隔离区15的底面和侧面，用于减少暗电流及图像白点的产生。

所述深层钉扎区由侧部隔离区底部延伸至半导体衬底背表面，以钉扎所述深沟槽隔离区的整个侧面。深层钉扎区也可完全覆盖半导体衬底背表面，以钉扎所述半导体衬底背表面。深层钉扎区的掺杂浓度由所述侧部隔离区底部至所述半导体衬底背表面逐渐增加，以防止所述深沟槽隔离区的底面或侧面或半导体衬底背表面的缺陷处的电子或空穴进入光电二极管区域。

在本实施例中，深层钉扎区由三层钉扎子层组成，三层钉扎子层分别为121、122、123。且三层钉扎子层中的P型掺杂离子浓度也逐渐增加。可选地，所述侧部隔离区的宽度w1比所述深沟槽隔离区的宽度w2宽10~100nm。在本发明中，通过深层钉扎区12对深沟槽隔离区15的侧边进行钉扎，可以降低侧部隔离区13的宽度。在本实施例中，侧部隔离区13的宽度比深沟槽隔离区15的宽度宽10~100nm。

综上所述，本发明提供一种背照式图像传感器的形成方法及其图像传感器，通过至少一次全面式离子注入，对深沟槽隔离结构底面以及侧面实现全面钉扎，减少图像传感器暗电流及图像白点现象；

通过在侧部隔离区底部至所述半导体衬底背表面，形成由浅至深的掺杂浓度梯度，不但有助于减少本发明增加的全面式离子注入对满阱容量的影响；还可以更有效地防止表面缺陷电荷从深沟槽隔离区表面进入光生载流子区域内。

本发明不用增加额外的光罩层，就可以改善图像传感器的白点现象。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。