限流电路及接口电路

技术领域

本发明涉及电路技术领域，具体而言，涉及一种限流电路及接口电路。

背景技术

接口电路，也可以称为IO(Input/Output)电路，广泛应用于信号传输、开关控制等各个领域。

对于接口电路的输出端，当输出端的外接电路出现电流过大时，可能会导致接口电路所连接的芯片发生损坏，为了保证所连接芯片的安全性，需要增强接口电路的强壮度，使接口电路具有限流功能。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种限流电路及接口电路，以便为接口电路提供限流功能，增强接口电路的强壮度。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种限流电路，所述限流电路包括：采样模块和限流模块；

所述采样模块的输入端为所述限流电路的输入端，以连接预设接口电路中输出模块的输出端，所述采样模块的输出端连接所述限流模块的第一端；所述限流模块的第二端为所述限流电路的输出端，以连接所述预设接口电路中输出模块的输入端，使得所述限流模块和所述输出模块对所述预设接口电路的输出端进行限流。

可选的，所述采样模块包括：电压抬升单元和开关单元；

所述电压抬升单元的采样端作为所述采样模块的输入端，所述电压抬升单元的输入端连接第一电流源，所述电压抬升单元的输出端连接所述开关单元的控制端，所述开关单元的一端作为所述采样模块的输出端，所述开关单元的另一端接地。

可选的，所述电压抬升单元包括：第一三极管；

所述第一三极管的发射极作为所述电压抬升单元的采样端，所述第一三极管的集电极作为所述电压抬升单元的输入端，所述第一三极管的基极作为所述电压抬升单元的输出端，所述第一三极管的集电极连接所述第一三极管的基极。

可选的，所述电压抬升单元包括：第二三极管；

所述第二三极管的基极连接所述第二三极管的集电极作为所述电压抬升单元的采样端，所述第二三极管的发射极作为所述电压抬升单元的输入端和输出端。

可选的，所述开关单元包括：第一晶体管；

所述第一晶体管的栅极作为所述开关单元的控制端，所述第一晶体管的漏极作为所述开关单元的一端，所述第一晶体管的源极作为所述开关单元的另一端接地。

可选的，所述限流模块包括：第二晶体管；

所述第二晶体管的源极作为所述限流模块的第一端，所述第二晶体管的栅极连接所述第二晶体管的漏极作为所述限流模块的第二端。

第二方面，本申请实施例还提供一种接口电路，所述接口电路包括：输入模块、输出模块和如第一方面任一项所述的限流电路；

所述输入模块的输入端作为所述接口电路的输入端，用于获取输入控制信号；

所述输入模块的输出端连接所述输出模块的输入端，所述输出模块的输出端用于根据所述输入控制信号生成输出控制信号；

所述输出模块的输出端还连接所述限流电路的输入端，所述限流电路的输出端连接所述输出模块的输入端。

可选的，所述输入模块为反相器。

可选的，所述反相器包括：第三晶体管和第四晶体管；

所述第三晶体管的源极连接第二预设电流源，所述第三晶体管的栅极连接所述第四晶体管的栅极作为所述输入模块的输入端，所述第三晶体管的漏极连接所述第四晶体管的漏极作为所述输入模块的输出端，所述第四晶体管的源极接地。

可选的，所述输出模块包括：第五晶体管；

所述第五晶体管的栅极作为所述输出模块的输入端，所述第五晶体管的漏极作为所述输出模块的输出端，所述第五晶体管的源极接地。

本申请的有益效果是：

本申请提供一种限流电路及接口电路，由采样模块的输入端连接预设接口电路中输出模块的输出端，以对输出模块的输出端的电流进行采样，采样模块的输出端连接限流模块的第一端，限流模块的第二端连接输出模块的输入端，在确定输出模块的输出端存在过流问题时，限流模块根据过流信号限制输出模块的输出端的电流值，以保护接口电路所连接的芯片，增强接口电路的强壮度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的限流电路的原理框图一；

图2为本申请实施例提供的限流电路的原理框图二；

图3为本申请实施例提供的限流电路的原理框图三；

图4为本申请实施例提供的限流电路的电路原理图一；

图5为本申请实施例提供的限流电路的电路原理图二；

图6为本申请实施例提供的接口电路的原理框图一；

图7为本申请实施例提供的接口电路的原理框图二；

图8为本申请实施例提供的接口电路的电路原理图一；

图9为本申请实施例提供的接口电路的电路原理图二；

图10为本申请实施例提供的SOC芯片的原理框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，若出现术语“上”、“下”、等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

请参考图1，为本申请实施例提供的限流电路的原理框图一，如图1所示，限流电路100包括：采样模块101和限流模块102。

采样模块101的输入端为限流电路100的输入端，以连接预设接口电路中输出模块的输出端，采样模块101的输出端连接限流模块102的第一端；限流模块102的第二端为限流电路100的输出端，以连接预设接口电路中输出模块的输入端，使得限流模块102和输出模块对预设接口电路的输出端进行限流。

在本实施例中，预设接口电路的输出模块的输出端用于连接系统级芯片(System-on-a-Chip，SOC)，采样模块101的输入端连接输出模块的输出端，用于对输出模块的输出端的电流值进行采样。

在输出模块的输出端的电流值大于预设电流值时，确定SOC芯片存在电流过大的问题，采样模块101根据过流信号输出限流信号，限流模块102根据限流信号将流经限流模块102的电流等比例复制至输出模块的输出端，以降低输出模块的输出端的电流值。其中，限流模块102和输出模块的电流复制比例K由限流模块102和输出模块中器件的参数值确定。

在一种可能的实现方式中，请参考图2，为本申请实施例提供的限流电路的原理框图二，如图2所示，在输出模块的输出端和采样模块101的输入端之间具有静电保护器件103，当电路中存在静电时可以保护采样模块101。

在一些实施例中，静电保护器件103可以为电阻R1，电阻R1的取值可以为100欧姆～100K欧姆。

上述实施例提供的限流电路，由采样模块的输入端连接预设接口电路中输出模块的输出端，以对输出模块的输出端的电流进行采样，采样模块的输出端连接限流模块的第一端，限流模块的第二端连接输出模块的输入端，在确定输出模块的输出端存在过流问题时，限流模块根据过流信号限制输出模块的输出端的电流值，以保护接口电路所连接的芯片，增强接口电路的强壮度。

以下结合图3对采样模块的结构的一种具体的实现方式进行详细说明。

请参考图3，为本申请实施例提供的限流电路的原理框图三，如图3所示，采样模块101包括：电压抬升单元111和开关单元112。

电压抬升单元111的采样端作为采样模块101的输入端，电压抬升单元111的输入端连接第一电流源，电压抬升单元111的输出端连接开关单元112的控制端，开关单元112的一端作为采样模块101的输出端，开关单元112的另一端接地。

在本实施例中，电压抬升单元111的采样端连接预设接口电路中输出模块的输出端，以对输出模块的输出端的电压值进行采样，以采样电压值表示输出模块的输出端的电流值，电压抬升单元111还对采样到的电压值进行抬升，所抬升的电压值为电压抬升单元111的预设抬升标准值，电压抬升单元111的输出端输出抬升后的电压值。

在预设接口电路中输出模块的输出端的电流值小于或等于预设电流值时，则电压抬升单元111的输出端输出的抬升后的电压值小于开关单元112的导通电压，此时，开关单元112仍处于关断状态，在此情况下，限流模块102处于短路状态，限流模块102不会对预设接口电路中输出模块的输出端的电流值进行调节。

在预设接口电路中输出模块的输出端的电流值大于预设电流值时，则电压抬升单元111的输出端输出的抬升后的电压值大于或等于开关单元112的导通电压，此时，开关单元112切换至导通状态，在此情况下，限流模块102处于连通状态，限流模块102将流经限流模块102的电流等比例复制至输出模块的输出端，以降低输出模块的输出端的电流值，实现对预设接口电路中输出模块的输出端的限流。

上述实施例提供的限流电路，由电压抬升单元和开关单元构成采样模块，电压抬升单元对输出模块的输出端的电压值进行采样并抬升，在输出模块的输出端电流过大时，抬升后的电压值控制开关单元导通，以使得限流模块限制输出模块的输出端的电流值，保护接口电路所连接的芯片，增强接口电路的强壮度。

以下结合附图及实施例对限流电路的具体实现方式进行说明。

在一种可能的实现方式中，请参考图4，为本申请实施例提供的限流电路的电路原理图一，如图4所示，电压抬升单元111包括：第一三极管NPN。

第一三极管NPN的发射极作为电压抬升单元111的采样端，第一三极管NPN的集电极作为电压抬升单元111的输入端，第一三极管NPN的基极作为电压抬升单元111的输出端，第一三极管NPN的集电极连接第一三极管NPN的基极。

在本实施例中，第一三极管为NPN型三极管，第一三极管NPN的集电极连接第一预设电流源I1，第一预设电流源连接预设供电电压VDD，第一三极管NPN的发射极连接预设接口电路中输出模块的输出端，以获取输出模块的输出端的电压值，第一三极管NPN的发射极和基极之间的电压差为V

第一三极管NPN的基极连接开关单元112，在预设接口电路中输出模块的输出端的电流值小于或等于预设电流值时，则第一三极管NPN的基极的电压值V

在预设接口电路中输出模块的输出端的电流值大于预设电流值时，则第一三极管NPN的基极的电压值V

在另一种可能的实现方式中，请参考图5，为本申请实施例提供的限流电路的电路原理图二，如图5所示，电压抬升单元111包括：第二三极管PNP。

第二三极管PNP的基极连接第二三极管PNP的集电极作为电压抬升单元111的采样端，第二三极管PNP的发射极作为电压抬升单元111的输入端和输出端。

在本实施例中，第二三极管为PNP型三极管，第二三极管PNP的发射极连接第一预设电流源I1，第一预设电流源I1连接预设供电电压VDD，第二三极管PNP的基极与集电极连接预设接口电路中输出模块的输出端，以获取输出模块的输出端的电压值，第二三极管PNP的发射极和基极之间的电压差为V

第二三极管PNP的发射极连接开关单元112，在预设接口电路中输出模块的输出端的电流值小于或等于预设电流值时，则第二三极管PNP的发射极的电压值V

在预设接口电路中输出模块的输出端的电流值大于预设电流值时，则第二三极管PNP的发射极的电压值V

在一种可能的实现方式中，如图4或图5所示，开关单元112包括：

第一晶体管MN1。

第一晶体管MN1的栅极作为开关单元112的控制端，第一晶体管MN1的漏极作为开关单元112的一端，第一晶体管MN1的源极作为开关单元112的另一端接地。

在本实施例中，第一晶体管MN1为NMOS管，第一晶体管MN1的栅极连接第一三极管NPN的基极或者第二三极管PNP的发射极，第一晶体管MN1的漏极连接限流模块102的第一端，第一晶体管MN1的源极和衬底接地。

在预设接口电路中输出模块的输出端的电流值小于或等于预设电流值时，则第一三极管NPN的基极的电压值V

在预设接口电路中输出模块的输出端的电流值大于预设电流值时，则第一三极管NPN的基极的电压值V

在一种可能的实现方式中，如图4或图5所示，限流模块102包括：第二晶体管MN2。

第二晶体管MN2的源极作为限流模块102的第一端，第二晶体管MN2的栅极连接第二晶体管MN2的漏极作为限流模块102的第二端。

在本实施例中，第二晶体管MN2为NMOS管，第二晶体管MN2的漏极通过预设接口电路的输入模块连接第二预设电流源I2，第二预设电流源I2连接预设供电电压VDD，第二晶体管MN2的源极连接第一晶体管MN1的漏极，第二晶体管MN2的栅极和漏极连接输出模块的输入端，第二晶体管MN2的衬底接地。

在预设接口电路中输出模块的输出端的电流值小于或等于预设电流值时，则第一三极管NPN的基极的电压值V

在预设接口电路中输出模块的输出端的电流值大于预设电流值时，则第一三极管NPN的基极的电压值V

上述实施例提供的限流电路，由第一三极管/第二三极管、第一晶体管构成的采样模块和第二晶体管构成的限流模块，第一三极管/第二三极管对输出模块的输出端的电压值进行采样并抬升，在输出模块的输出端电流过大时，抬升后的电压值控制第一晶体管导通，以使得第二晶体管限制输出模块的输出端的电流值，保护接口电路所连接的芯片，增强接口电路的强壮度。

基于上述实施例提供的限流电路，以下结合附图及实施例对应用上述限流电路的接口电路的具体实现方式进行详细说明。

请参考图6，为本申请实施例提供的接口电路的原理框图一，如图6所示，接口电路200包括：输入模块201、输出模块202和限流电路100。

输入模块201的输入端作为接口电路200的输入端，用于获取输入控制信号；输入模块201的输出端连接输出模块202的输入端，输出模块202的输出端用于根据输入控制信号生成输出控制信号；输出模块202的输出端还连接限流电路100的输入端，限流电路100的输出端连接输出模块202的输入端。

在本实施例中，输入模块201根据输入控制信号控制输出模块生成输出控制信号，限流电路100的输入端连接输出模块202的输出端，用于对输出模块202的输出端的电流值进行采样，并在输出端的电流值大于预设电流值时，限制输出模块202的输出端的电流值。

在一种可能的实现方式中，请参考图7，为本申请实施例提供的接口电路的原理框图二，如图7所示，输出模块202的输出端连接限流电路100中采样模块101的输入端，采样模块101的输出端连接限流电路100中限流模块102的第一端；限流模块102的第二端连接输出模块202的输入端，使得限流模块102和输出模块202对预设接口电路的输出端进行限流。

具体的，在输出模块202的输出端的电流值大于预设电流值时，采样模块101根据过流信号输出限流信号，限流模块102根据限流信号将流经限流模块102的电流等比例复制至输出模块202的输出端，以降低输出模块202的输出端的电流值。

上述实施例提供的接口电路，在确定输出模块的输出端存在过流问题时，限流电路对输出模块的输出端的电流值进行限制，以保护接口电路所连接的芯片，增强了接口电路的强壮度。

在一种可能的实现方式中，输入模块201为反相器。

在本实施例中，以反相器作为输入模块201，当输入模块201的输入端输入的输入控制信号为高电平控制信号时，输入模块201的输出端输出低电平控制信号，低电平控制信号控制输出模块202断路，此时输出模块202的输出端连接一上拉电阻，使得输出模块202的输出端呈现为高电平。

当输入模块201的输入端输入的输入控制信号为低电平控制信号时，输入模块201的输出端输出高电平控制信号，高电平控制信号控制输出模块202导通，使得输出模块202的输出端被拉低至低电平。

以下结合附图及实施例对接口电路的可能的实现方式进行详细说明。

请参考图8，为本申请实施例提供的接口电路的电路原理图一，请参考图9，为本申请实施例提供的接口电路的电路原理图二，如图8和图9所示，反相器包括：第三晶体管MP1和第四晶体管MN3；

第三晶体管MP1的源极连接第二预设电流源I2，第三晶体管MP1的栅极连接第四晶体管MN3的栅极作为输入模块201的输入端，第三晶体管MP1的漏极连接第四晶体管MN3的漏极作为输入模块201的输出端，第四晶体管MN3的源极接地。

在一些实施例中，如图8和图9所示，输出模块202包括：第五晶体管MN4。

第五晶体管MN4的栅极作为输出模块202的输入端，第五晶体管MN4的漏极作为输出模块202的输出端，第五晶体管MN4的源极接地。

在本实施例中，如图8和图9所示，第三晶体管MP1为PMOS管，第四晶体管MN3为NMOS管，第三晶体管MP1的漏极、第四晶体管MN3的漏极与第五晶体管MN4的栅极连接，第三晶体管MP1的衬底连接第二预设电流源I2，第四晶体管MN3的衬底接地，第五晶体管MN4的衬底接地。

限流电路100中的限流模块102即第二晶体管MN2的漏极和栅极连接第五晶体管MN4的栅极，限流电路100中的电压抬升单元111即第一三极管NPN的发射极或第二三极管PNP的集电极连接第五晶体管MN4的漏极。

以下结合图8和图9对接口电路的工作原理进行说明。

如图8和图9所示，当输入模块201的输入端即输入节点A为高电平时，第三晶体管MP1断路，第四晶体管MN3导通，将输入模块201的输出端即节点J1下拉到低电平，第五晶体管MN4将断路，输出模块202的输出端即节点Z连接上拉电阻，使得输出节点Z呈现为高电平。

当输入节点A为低电平时，第四晶体管MN3断路，第三晶体管MP1导通，第二预设电流源I2被连接至节点J1，节点J1被上拉到高电平，使第五晶体管MN4导通，将输出节点Z下拉至低电平(一般外接上拉电阻较大)，此时，限流电路100的输入端即节点J3为0伏，电压抬升单元111的输出端即J2节点电压为V

如果出现输出节点Z短路到一个强电源时，输出节点Z被拉高到高电平，根据第一晶体管NPN或者第二晶体管PNP的基极和发射极的电压差V

上述实施例提供的接口电路，由第一三极管/第二三极管、第一晶体管构成的采样模块和第二晶体管构成的限流模块，第一三极管/第二三极管对输出模块的输出端的电压值进行采样并抬升，在输出模块的输出端电流过大时，抬升后的电压值控制第一晶体管导通，以使得第二晶体管限制输出模块的输出端的电流值，保护接口电路所连接的芯片，增强接口电路的强壮度。

以下结合实施例对应用上述接口电路的SOC芯片的可能的实现方式进行详细说明。

请参考图10，为本申请实施例提供的SOC芯片的原理框图，如图10所示，该SOC芯片包括：低压差线性稳压器(Low Dropout Regulator，LDO)、控制器Ctrl、至少一个接口电路和上拉电阻，图10以SOC芯片包括接口电路IO1、IO2为例，接口电路IO1、IO2分别连接上拉电阻Ra和Rb，一般位于印刷电路板上。

LDO产生低压内部电源(例如3.3V)给IO1和IO2供电，控制器Ctrl例如可以为马达驱动的控制电路。当控制器Ctrl输出D1为高电平时，输出节点Za被上拉电阻Ra上拉至高电平；当控制器Ctrl输出D1为低电平时，输出节点Za被接口电路IO1下拉至低电平，IO2的工作方式与IO1相似。一般Ra、Rb的取值为100～10M欧姆。

上述实施例提供的SOC芯片，由包括限流电路的接口电路为SOC芯片进行信号传输，在SOC芯片中出现强电流时，由限流电路限制接口电路的输出电流，保证SOC芯片的安全性。

上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。