用于集成电路的背侧集成电压调节器

技术领域

本公开涉及用于集成电路的背侧集成电压调节器。

背景技术

包括一个或多个ASIC裸片的专用集成电路(ASIC)封装正在变得越来越有能力进行高速处理。随着ASIC裸片的处理速度继续增加，由ASIC裸片消耗的电力也可能增加。ASIC裸片的电力消耗的增加可能导致ASIC封装内的热量增加，这可能导致ASIC封装中的构件发生故障或降低ASIC封装的性能。

发明内容

本公开的一个方面提供了一种集成电路(IC)封装。IC封装可以包括封装基板、IC裸片和集成电压调节器裸片。IC裸片可以包括金属层和硅层。金属层可以连接到封装基板。集成电压调节器裸片可以邻近于硅层定位，并且经由一个或多个穿模通孔(TMV)或穿电介质通孔(TDV)被连接到封装基板。

在一些情况下，集成电压调节器裸片被配电网络(PDN)连接到硅层。在一些示例中，PDN包括在硅层内的一个或多个穿硅通孔(TSV)。在一些示例中，PDN还包括再分配层，该再分配层被构造成从集成电压调节器裸片向TSV提供电力。在一些示例中，TSV和再分配层形成电感器。

在一些情况下，该一个或多个TMV中的每一个TMV在第一端上被倒装芯片凸点连接到封装基板，并且在第二相对端处连接到集成电压调节器裸片。

在一些情况下，硅层经由一个或多个倒装芯片凸点连接到封装基板。

在一些情况下，封装基板被构造成连接到焊盘栅格阵列(LGA)插座或球形栅格阵列(BGA)插座。在一些示例中，电力经由LGA插座或BGA插座被传输(delicered)到集成电压调节器裸片。在一些示例中，封装基板包括再分配层，该再分配层被构造成将电力从LGA插座或BGA插座路由到该一个或多个TMV。

该技术的另一个方面涉及一种集成电路(IC)封装，该集成电路(IC)封装包括封装基板、专用集成电路(ASIC)裸片和集成电压调节器裸片。ASIC裸片可以包括金属层和硅层，该金属层被连接到封装基板。集成电压调节器裸片可以邻近于硅层定位，并且经由一个或多个穿模通孔(TMV)或穿电介质通孔(TDV)被连接到封装基板，集成电压调节器裸片被构造成向ASIC裸片提供电力。

在一些情况下，集成电压调节器裸片被配电网络(PDN)连接到硅层。在一些示例中，PDN包括在硅层内一个或多个穿硅通孔(TSV)，并且集成电压调节器裸片被构造成经由TSV向ASIC裸片提供电力。在一些示例中，PDN还包括再分配层，该再分配层被构造成从集成电压调节器裸片向TSV提供电力。在一些示例中，TSV和再分配层形成电感器。

在一些情况下，该一个或多个TMV中的每一个TMV在第一端上被倒装芯片凸点连接到封装基板，并且在第二相对端处连接到集成电压调节器裸片。

在一些情况下，硅层经由一个或多个倒装芯片凸点连接到封装基板。

在一些情况下，封装基板被构造成连接到焊盘栅格阵列(LGA)插座或球形栅格阵列(BGA)插座。在一些示例中，电力经由LGA插座或BGA插座被传输到集成电压调节器裸片。在一些示例中，封装基板包括再分配层，该再分配层被构造成将电力从LGA插座或BGA插座路由到该一个或多个TMV。

在一些情况下，IC封装还包括深沟电容器，该深沟电容器嵌入到硅层中或堆叠在硅层上，以供集成电压调节器裸片使用。

附图说明

图1是根据本公开的方面的具有集成电压调节器裸片的ASIC封装的侧剖视图。

图2A是根据本公开的方面的封装基板的自上至下的视图。

图2B是根据本公开的方面的封装基板的底部的视图。

图3A是根据本公开的方面的具有集成电压调节器裸片的ASIC封装的侧剖视图。

图3B是根据本公开的方面的ASIC封装的一部分的分解、侧剖视图。

图4A是根据本公开的方面的ASIC封装的侧剖视图，示出了向集成电压调节器裸片的电力传输。

图4B是根据本公开的方面的ASIC封装的侧剖视图，示出了从集成电压调节器裸片向ASIC裸片的电力传输。

图5是根据本公开的方面的具有内部连接器和外部连接器的封装基板的自上至下的视图。

图6是根据本公开的方面的ASIC封装的侧剖视图，示出了数据通信。

具体实施方式

该技术一般地涉及将电压调节器裸片集成到专用集成电路(ASIC)封装的背侧上。例如，并且如图1中所示，ASIC封装101包括ASIC裸片103，该ASIC裸片103包括硅基板131和一个或多个金属层133。ASIC裸片103可以被定位成使得金属层邻近于封装基板109。集成电压调节器裸片105可以邻近于硅基板131被安装到ASIC裸片103的背侧。电力可以由集成电压调节器裸片105使用背侧配电网络PDN 107从而传输到ASIC裸片103，其中该背侧配电网络PDN 107包括穿硅通孔(TSV)171和再分配层173。ASIC封装201可以包括外壳，诸如外壳140，ASIC封装101的构件中的至少一些构件可以位于该外壳中。

如先前描述的，ASIC裸片的处理速度的增加可以增加操作ASIC裸片所需的电力量。由于通过导线和/或其它通过ASIC封装输送(carry)电力的这种连接所产生的铜损，在典型ASIC封装内由ASIC裸片消耗的电力的增加可能导致ASIC封装内的热量增加。铜损(也称为“I

为了减少或补救由导线、平面诸如铜平面、再分配层和/或其它这样的通过ASIC封装将电力输送到ASIC裸片的连接所产生的铜损量，可以将电压调节器集成到ASIC封装中。

封装基板109可以被构造成将ASIC封装101连接到电路板或其它这样的芯片载体。在这方面，分别如图2A和图2B中所示，封装基板109可以在其顶侧和底侧上具有连接器阵列。在一些情况下，连接器可以被包括在封装基板109的侧面上。参考图1，尽管封装基板109被示出为在外壳140的外部，但是封装基板109可以被完全或部分地定位在外壳140内。

参考图2A，封装基板109的顶侧119示出了多个连接器，包括连接器191-193。为了清楚起见，仅标记了封装基板109的顶侧119上的连接器的一部分。如在这里描述的，包括连接器191-193的连接器可以是连接器焊盘，其中ASIC封装101的其它构件可以连接到该连接器焊盘上连接器焊盘。连接器焊盘可以是金、镍、锡、铜、焊料或其它这样的导电材料。

封装基板109的顶侧119可以包括以任何布局布置的任何数目的连接器焊盘。在这方面，图2A中所示的包括连接器焊盘191-193的连接器的布置和数目仅仅用于示意。例如，封装基板的顶侧上的连接器焊盘的数目和布置可以基于ASIC裸片103、集成电压调节器裸片105和/或ASIC封装101内的其它构件的设计和布置以允许将ASIC封装附接到封装基板119的顶侧。

图2B示出了封装基板的底侧129，该封装基板的底侧129包括多个连接器，包括连接器197-199。为了清楚起见，仅标记了底侧129上的连接器的一部分。包括连接器197-199的连接器可以被构造成将ASIC封装101连接到或以其它方式安装到印刷电路板(PCB)、插座或其它这样的芯片载体。连接器可以是焊球、插脚、插座等。连接器197-199可以是金、镍、锡、铜、焊料或其它这样的导电材料。

封装基板的底侧129可以包括任何布置的任何数目的连接器。在这方面，图2B中所示的包括连接器197-199的连接器的布置和数目仅仅用于示意。例如，封装基板的底侧129上的连接器可以是布置为球栅阵列(BGA)的焊球。其它这样的布置和连接器可以包括以焊盘栅格阵列(LGA)布置的触点、以插脚栅格阵列(PGA)布置的连接器插脚等。

集成电压调节器裸片105可以连接到封装基板109的顶侧119上的一个或多个连接器焊盘。例如，如图3A中所示，在电压调节器裸片105和封装基板109之间的连接可以经由一个或多个穿模通孔(TMV)诸如TMV 305来实现。为了清楚起见，仅标记了图3A中所示的TMV的一部分。

每一个TMV都可以经由连接器焊盘或其它这样的连接器将集成电压调节器裸片105连接到封装基板109。例如，TMV 305的第一端315可以附接到连接器焊盘399，并且TMV305的相对端325可以附接到集成电压调节器裸片105。

在TMV和连接器焊盘之间的连接可以经由焊接的倒装芯片凸点来实现。例如，图3B示出了ASIC封装101的一部分301的分解侧视图，该ASIC封装101的一部分301包括在TMV305和连接器焊盘399之间的连接。TMV 305的第一端315经由焊接的倒装芯片凸点398在封装基板109的顶侧119上连接到连接器焊盘399。尽管在图3B中将TMV示出为经由焊接的倒装芯片凸点连接，但是也可以使用其它连接器和连接。

ASIC裸片103的金属层133也可以连接到封装基板109。金属层133到封装基板109的连接可以经由倒装芯片凸点和连接器焊盘或其它这样的连接器实现。例如，并且如在图3B中进一步所示，倒装芯片凸点396在封装基板的顶侧119上将金属层133连接到连接器焊盘397。尽管在图3B中将倒装芯片凸点示出为被焊接到连接器焊盘上(诸如将倒装芯片凸点396焊接到连接器焊盘397上)，但是可以使用其它连接。

可以通过外部电源将电力供应到ASIC封装101。在这方面，外部电源可以通过芯片载体向ASIC封装101提供电力，其中ASIC封装101被安装到该芯片载体。例如，并且如在图4A中示意的，示出为箭头490的电力可以从外部电源(未示出)供应到PCB 409。PCB 409可以将电力供应到封装基板上的连接器。

封装基板可以包括再分配层，该再分配层被蚀刻到该封装基板上或以其它方式嵌入该封装基板内，该再分配层将电力在该封装基板的底侧129上的连接器和该封装基板109的顶侧上的连接器焊盘119之间进行路由。例如，在封装基板109的底侧129上的连接器492处由PCB或其它这样的芯片安装件传输的电力490可以由再分配层路由到封装基板的顶侧119上的连接器焊盘494。尽管图4A示意了电力490被供应到连接器492并且被路由到连接器焊盘494，但是电力可以被供应到封装基板109的底侧上的连接器中的任何一个连接器，并且在一些情况下，可以被供应到多于一个连接器。电力可以由再分配层从该一个或多个连接器路由到连接器焊盘中的一个或多个连接器焊盘。例如，电力可以从封装基板109的底侧129上的连接器中的一个或多个连接器路由到封装基板109的顶侧119上的一个、两个、三个或更多个连接器焊盘。

电力可以由一个或多个TMV从封装基板109输送到集成电压调节器裸片105。例如，图4A示出了电力490被TMV 405从连接器焊盘494路由到集成电压调节器裸片105。为清楚起见，电力被示出为仅通过TMV 405路由。在一些情况下，电力可以由多于一个的TMV路由到集成电压调节器裸片105。

由集成电压调节器裸片接收的电力可以被视为输入电力供应。输入电力供应能够以比直接传输到ASIC裸片的输入电力供应更高的电压电平和更低的电流电平被传输到集成电压调节器裸片105。集成电压调节器裸片105能够以不同的供应电压电平向ASIC裸片103提供电力。例如，集成电压调节器裸片105可以作为开关电压调节器操作，并且基于ASIC裸片或ASIC封装101内的其它构件的需要来调节供应到ASIC裸片的电压量。

集成电压调节器裸片105可以经由背侧TSV将电力传输到ASIC裸片107。例如，并且如图4B中所示，由箭头480示意的电力可以被从集成电压调节器裸片105提供到背侧再分配层173。再分配层173可以将电力引导到嵌入ASIC裸片107的硅层131内的一个或多个TSV470，包括TSV 171。尽管图4B示意了电力被传输到所有TSV 470，但是电力可以被传输到任何数目的TSV。

参考图4B，背侧再分配层173可以被蚀刻到硅层131中和/或定位在硅层131上方。背侧再分配层173与TSV一起可以用于创建供集成电压调节器裸片105使用的电感器。深沟电容器(DTC)也可以嵌入到ASIC裸片107的硅层131中，以供集成电压调节器裸片105使用。在这方面，开关电压调节器通常需要很多电感器和电容器来操作。在集成电压调节器裸片105是开关电压调节器的情况下，背侧再分配层173、TSV 470以及DTC的嵌入式硅(未示出)可以提供电感器和电容器的至少一些功能。在一些情况下，电感器和DTC可以被堆叠到ASIC裸片上。

如本文所讨论的，增加ASIC裸片的处理速度可以增加操作ASIC裸片所需的电力量。由于通过导线和/或其它通过ASIC封装输送电力的这种连接所产生的铜损，不具有集成电压调节器裸片的ASIC封装内的ASIC裸片消耗的电力的增加可能会导致ASIC封装内的热量的增加。通过在ASIC封装中集成该集成电压调节器裸片(诸如在ASIC封装101中集成集成电压调节器裸片105)，可以限制、控制或以其它方式调节ASIC封装从外部电源消耗的电力。例如，集成电压调节器裸片105可以对ASIC封装101内的构件(诸如ASIC裸片107)消耗的电力量进行限制(cap)。在一些示例中，集成电压调节器裸片105可以包括闭环反馈系统，以提供稳定电压输出。

在另一个示例中，诸如当ASIC裸片107的温度高于特定值或ASIC裸片107不需要全电力进行操作时，集成电压调节器裸片105可以节流所消耗的电力量。集成电压调节器裸片105也可以接受更高的输入电压，从而减少由外部电源(external power supply)供应到ASIC封装101的电流。因此，可以减少由ASIC封装上的或ASIC封装内的导线、迹线和/或其它这样的连接所输送的电流量，从而减少铜损量，并使ASIC封装中的电迁移故障风险最小化。此外，集成电压调节器裸片105可以减少总电力消耗并提高ASIC封装101的电力效率。

电压调节器可以维持来自外部电源的一致的电力消耗，从而防止或减少由ASIC封装上的或ASIC封装内的导线、迹线和/或其它这种连接所输送的电力增加的次数。在一些情况下，集成电压调节器裸片105能够包括闭环反馈系统以最小化输出的电压波动。在这方面，反馈感测线可以监视由集成电压调节器裸片105输出的电压，并且将所监视的电压电平反馈回集成电压调节器裸片105。反馈感测线可以具有高带宽，从而集成电压调节器裸片105可以能够快速地补偿电压波动。通过这样做，可以减少由电压波动引起的感应噪声。

典型的ASIC裸片将从在封装基板上更靠近ASIC裸片的连接器接收电力，以减少由电力传输所产生的热量。因此，可能需要使数据信号穿越从ASIC裸片到位于封装基板的外部上的连接器的较长的路径，从而减慢了ASIC封装的处理速度。图5分别地示意在封装基板509的顶侧519上的连接器595和590的内部集合和外部集合。在典型的ASIC封装中，电力可以由封装基板509的内部595内的连接器传输，并且数据可以由封装基板509的外部590内的连接传输。

参考图6，通过在ASIC裸片607上方定位集成电压调节器裸片605，并通过位于ASIC裸片607的外部周围的TMV 615将集成电压调节器裸片605连接到封装基板，在ASIC裸片607和封装基板609之间的数据连接可以被移动到连接器695的内部集合。因此，可以减小数据从ASIC裸片607行进到封装基板609所需要的距离，如由箭头696示意的，从而提高了通信速度并减少了信号损失。数据连接可以通过封装基板中的再分配层进行路由，并且可以包括SERDES连接、并行连接、串行连接等。

尽管分别地参考单个ASIC裸片105、605描述了在这里描述的示例ASIC封装101和601，但是每一个ASIC封装可以包括任何数目的ASIC裸片。而且，每一个ASIC封装可以包括任何数目的电压调节器或其它构件。另外，尽管在这里描述的封装被描述为具有ASIC裸片的ASIC封装，但是可以使用任何类型的裸片，诸如存储器裸片或集成电路裸片。

在这里描述的特征允许将集成电压调节器裸片集成到ASIC封装中。通过这样做，可以减少由将电力通过ASIC封装输送到ASIC裸片的导线、迹线和/或其它这样的连接所产生的铜损。此外，通过在ASIC裸片上方定位集成电压调节器裸片，可以减小数据通信在ASIC裸片和PCB之间行进的距离。

尽管已经参考特定实施例描述了本文的技术，但是应该理解的是，这些实施例仅示意本技术的原理和应用。因此，应当理解的是，在不脱离如由所附权利要求限定的本技术的精神和范围的情况下，可以对示意性实施例作出多种改型，并且可以设计出其它布置。