半导体装置与其制造方法

技术领域

本揭露实施例是有关于一种半导体装置与其制造方法，且特别是有关于一种包含隔绝结构设置于一对热电耦之间的半导体装置与其制造方法。

背景技术

热电效应(thermoelectric effect)是通过热电偶将温差直接转换为电压，反之亦然。此效应可用于产生电能、测量温度、冷却或加热物体。

一般的热感测装置上设置有热电耦(thermocouple)，在将待量测物的热传送至热电耦后，可通过赛贝克效应(Seebeck effect)产生一电压差，进而由此电压差量测出待量测物的温度。由于半导体材料的席贝克系数(Seebeck coefficient)的绝对值大于金属材料，可选择半导体材料形成一对热电耦。然而，使用半导体材料可能在此对热电耦的连接处产生空乏区(depletion region)，此空乏区将缩短热电耦的有效长度(useful length)，使热感测装置的感测性能下降。

因此，现行用于形成热感测装置的半导体装置虽大致符合需求，但并非在各方面皆令人满意。

发明内容

本揭露实施例是有关于一种在一对热电耦之间设置隔绝结构的半导体装置与其制造方法。在一些实施例中，本揭露实施例的热电耦通过隔绝结构(介电层的一部分)彼此分离，可防止空乏区的产生，进而可改进热电耦的有效长度，提升半导体装置的感测性能。

本揭露实施例包括一种半导体装置。半导体装置包括一基板，基板具有一腔室。半导体装置也包括一第一介电层，第一介电层设置于基板上。半导体装置更包括一对热电耦，此对热电耦设置于第一介电层上。半导体装置包括一隔绝结构，隔绝结构设置于热电耦之间。半导体装置也包括一接收体，接收体连接于热电耦。

本揭露实施例包括一种半导体装置。半导体装置包括一基板，基板具有一腔室。半导体装置也包括一第一介电层，第一介电层设置于基板上。半导体装置更包括一对热电耦，此对热电耦设置于第一介电层上。半导体装置包括一第二介电层，第二介电层设置于第一介电层上与热电耦之间。半导体装置也包括一接收体，接收体连接于热电耦。

本揭露实施例包括一种半导体装置的制造方法。此制造方法包括提供一基板。此制造方法也包括在基板中形成一凹槽。此制造方法更包括形成一填充结构填充凹槽。此制造方法包括形成一第一介电层于填充结构上。此制造方法也包括形成一导电结构于第一介电层上。此制造方法更包括将导电结构图案化以形成一对热电耦。此制造方法包括形成一第二介电层于第一介电层上与热电耦之间。此制造方法也包括形成一接收体连接于热电耦。此制造方法更包括移除填充结构以形成一腔室。

附图说明

以下将配合所附图式详述本揭露实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本揭露实施例的技术特征。

图1至图7是根据本揭露的一些实施例，说明形成图7所示的半导体装置在各个不同工艺阶段的部分示意图。

100～半导体装置；

10～基板；

10C～凹槽；

20～第一介电层；

21～介电层；

23～介电层；

30～填充结构；

32～腔室；

40～导电结构；

41、43～热电耦；

50～第二介电层；

50C～凹槽；

51～隔绝结构；

60～接收体；

61～连接层；

63～吸热层；

70～第三介电层；

D1～间距；

W1～宽度。

具体实施方式

以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本揭露实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。

应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。

此外，其中可能用到与空间相关用词，例如「在…下方」、「下方」、「较低的」、「在…上方」、「上方」、「较高的」及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。

在说明书中，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，或10％之内，或5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的一般技艺者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本揭露实施例有特别定义。

以下所揭露的不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

在本揭露实施例中，半导体装置可利用介电层的一部分作为一对热电耦之间的隔绝结构。隔绝结构可防止热电耦重迭(overlay)形成空乏区，进而可最大化热电耦的有效长度，降低杂讯等效温差(noise equivalent temperature difference,NETD)，藉此提高半导体装置的性能(例如，感测性)。

图1至图7是根据本揭露的一些实施例，说明形成图7所示的半导体装置100在各个不同工艺阶段的部分示意图。应注意的是，为了便于显示本揭露实施例的特征，图1至图7是以剖面的方式绘示半导体装置100，但其不代表半导体装置100的特定剖面。此外，图1至图7中也可能省略部分元件。

参照图1，提供一基板10。在一些实施例中，基板10可包括元素半导体，例如：硅或锗；化合物半导体，例如，碳化硅、氮化镓、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟等；合金半导体，例如：硅锗(silicon germanium)、砷磷化镓(gallium arsenide phosphide)、磷化铝铟(aluminum indium phosphide)、砷化铝镓(aluminum gallium arsenide)、砷化镓铟(gallium indium arsenide)、磷化镓铟(gallium indium phosphide)、砷磷化镓铟(gallium indium arsenide phosphide)等或前述的组合，但本揭露实施例并非以此为限。

在一些实施例中，基板10可为绝缘层上半导体(semiconductor-on-insulator(SOI))基板。前述绝缘层上半导体基板可包括底板、设置于前述底板上的埋藏氧化层以及设置于前述埋藏氧化层上的半导体层。在一些实施例中，基板10可为一半导体晶片(例如，硅晶片或其他适当的半导体晶片)。

在一些实施例中，基板10可包括各种隔离特征，以分隔基板10中不同的装置区域。举例而言，隔离特征可包括浅沟槽隔离(shallow trench isolation,STI)特征，但本揭露实施例并非以此为限。在一些实施例中，形成浅沟槽隔离的步骤可包括于基板10中刻蚀出一沟槽，并于上述沟槽中填入绝缘材料(例如，氧化硅、氮化硅、或氮氧化硅)。所填充的沟槽可具有多层结构(例如，一热氧化衬层以及填充于沟槽的氮化硅)。可进行化学机械研磨(chemical mechanical polishing,CMP)工艺以研磨多余的绝缘材料并平坦化隔离特征的上表面。

接着，参照图1，在基板10中形成一凹槽10C。在一些实施例中，可形成一图案化光阻层(未绘示)于基板10上。举例来说，图案化光阻层可为正型光阻(positivephotoresist)或负型光阻(negative photoresist)。在一些实施例中，图案化光阻层可为单层或多层结构，可透过例如沉积工艺、光刻工艺、其他适当的工艺或前述的组合形成图案化光阻层，但本揭露实施例并非以此为限。

在一些实施例中，可执行一刻蚀工艺并通过前述图案化光阻层蚀刻基板10，以形成凹槽10C。在一些实施例中，刻蚀工艺可包括干刻蚀、湿刻蚀、反应性离子刻蚀(reactiveion etching,RIE)及/或其他适当的工艺。举例来说，干刻蚀工艺可使用氩气(Ar)、含氟气体(例如：CF

参照图2，形成一填充结构30填充凹槽10C。在一些实施例中，填充结构30可由多晶硅所形成，但本揭露实施例并非以此为限。在一些实施例中，填充结构30可藉由化学气相沉积(CVD)、物理气相沉积(例如:真空蒸发工艺(vacuum evaporation)或溅射(sputteringprocess))、其他适当的工艺或前述的组合所形成，但本揭露实施例并非以此为限。

在一些实施例中，在形成填充结构30填充凹槽10C前，可在凹槽10C中先形成一介电层21。更具体而言，在凹槽10C的侧壁与底部以及基板10的顶表面上形成介电层21。在一些实施例中，介电层21的材料可包括氧化硅、氮化硅、氮氧化硅、高介电常数(high-κ)介电材料、其他任何适合的介电材料或上述的组合，但本揭露实施例并非以此为限。在一些实施例中，前述高介电常数介电材料可包括LaO、AlO、ZrO、TiO、Ta

在一些实施例中，介电层21可透过一沉积工艺所形成。举例来说，介电层21可透过化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomic layerdeposition,ALD)或旋转涂布所形成，但本揭露实施例并非以此为限。在一些实施例中，前述化学气相沉积可为低压化学气相沉积(low pressure chemical vapor deposition,LPCVD)、低温化学气相沉积(low temperature chemical vapor deposition,LTCVD)或电浆辅助化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)。

参照图3，形成一介电层23于填充结构30上。更详细而言，形成介电层23于填充结构30与部分基板10上。在一些实施例中，介电层21与介电层23可称为第一介电层20。亦即，第一介电层20的一部分可形成于凹槽10C的侧壁与底部，而第一介电层20的另一部分可形成于填充结构30与部分基板10上。在一些实施例中，介电层23可透过热氧化(thermaloxidation)所形成，但本揭露实施例并非以此为限。在一些实施例中，介电层23的材料可与介电层21的材料相同或相似，且介电层23也可透过沉积工艺所形成。举例来说，介电层23可透过化学气相沉积(CVD)、原子层沉积(ALD)或旋转涂布所形成，但本揭露实施例并非以此为限。化学气相沉积的例子可如前方所述，在此不多加赘述，但本揭露实施例并非以此为限。

接着，参照图3，形成一导电结构40于第一介电层20上。更详细而言，形成导电结构40于介电层23上。在一些实施例中，导电结构40可包括半导体材料，例如多晶硅，但本揭露实施例并非以此为限。在一些实施例中，导电结构40可藉由化学气相沉积(CVD)、物理气相沉积(例如:真空蒸发工艺或溅射)、其他适当的工艺或前述的组合所形成，但本揭露实施例并非以此为限。

参照图4，将导电结构40图案化以形成一对热电耦。更详细而言，在图案化导电结构40后执行离子布植以形成热电耦41、43。在一些实施例中，可先将导电结构40经光刻与刻蚀工艺图案化，形成如图4所示的两个分开的部件；接着，分别对此两个分开的部件进行不同的离子注入，以形成热电耦41、43。

举例来说，可透过离子注入及一热工艺(例如，退火工艺)形成热电耦41、43，但本揭露实施例并非以此为限。在一些实施例中，热电耦41的材料例如为硅，且热电耦41可包括氮、磷、砷、锑、铋的掺杂质，即热电耦41的材料可包含一N型半导体。在一些实施例中，热电耦43的材料例如为硅，且热电耦43可包括如硼、铝、镓、铟、铊的掺杂质，即热电耦43的材料可包含一P型半导体(例如，P型重掺杂多晶硅)，但本揭露实施例并非以此为限。在一些实施例中，热电耦41的材料可包含一P型半导体(例如，N型重掺杂多晶硅)，而热电耦43的材料可包含一N型半导体。

在一些实施例中，由于在形成热电耦41、43前先将导电结构40经光刻与刻蚀工艺图案化，使得热电耦41、43之间彼此分离并相隔一间距D1。在一些实施例中，间距D1可至少大于0.1μm。

参照图5，形成一第二介电层50于第一介电层20上。在一些实施例中，第二介电层50可与第一介电层20相同或相似。举例来说，第二介电层50的材料可包括氧化硅、氮化硅、氮氧化硅、高介电常数(high-κ)介电材料、其他任何适合的介电材料或上述的组合，但本揭露实施例并非以此为限。在一些实施例中，前述高介电常数介电材料可包括LaO、AlO、ZrO、TiO、Ta

在一些实施例中，第二介电层50可透过一沉积工艺所形成。举例来说，第二介电层50可透过化学气相沉积(CVD)、原子层沉积(ALD)或旋转涂布所形成，但本揭露实施例并非以此为限。化学气相沉积的例子如前所述，在此不多加赘述。

在一些实施例中，第二介电层50为一图案化介电层。举例来说，可将介电材料形成于热电耦41、43上、热电耦41、43之间以及第一介电层20上。接着，将此介电材料图案化以形成至少两凹槽50C，此两凹槽50C分别曝露热电耦41、43的部分顶表面。图案化工艺例如包括光刻与刻蚀工艺，在此不多加赘述。

如图5所示，第二介电层50位于热电耦41、43之间的部分可视为一隔绝结构51。亦即，隔绝结构51可设置于热电耦41、43之间，使热电耦41、43彼此分离。在一些实施例中，隔绝结构的宽度W1可与间距D1相等或接近，但本揭露实施例并非以此为限。

由于第二介电层50的一部分可作为热电耦41、43之间的隔绝结构51，其可防止热电耦41、43彼此重迭形成空乏区。此外，透过隔绝结构51的设置，可改进(例如，增加)热电耦41、43的有效长度，降低杂讯等效温差(NETD)，藉此提高半导体装置的性能(例如，感测性)。

参照图6，形成一接收体60连接于热电耦41、43。接收体60可用于接收热能，并将热能传递至热电耦41、43。在一些实施例中，接收体60可包含一连接层61及一吸热层63。连接层61的材料可包括钛(Ti)，而吸热层63的材料可包括氮化钛(TiN)，但本揭露实施例并非以此为限。

在一些实施例中，接收体60的部分可设置于两凹槽50C中。具体而言，连接层61可设置于两凹槽50C中，例如，连接层61可设置于两凹槽50C的底表面(进而与热电耦41、43裸露的顶表面直接接触)，但本揭露实施例并非以此为限；吸热层63可设置于连接层61与第二介电层50上，例如，吸热层63可设置于两凹槽50C中的连接层61上，并可设置于隔绝结构51以及部分第二介电层50上，但本揭露实施例并非以此为限。在一些实施例中，连接层61与吸热层63可藉由化学气相沉积(CVD)、物理气相沉积(例如:真空蒸发工艺或溅射)、其他适当的工艺或前述的组合所形成，但本揭露实施例并非以此为限。

参照图7，形成一第三介电层70于第二介电层50上。如图7所示，第三介电层70可填充第二介电层50的两凹槽50C。类似地，第三介电层70的材料可与第一介电层20的材料或第二介电层50的材料相同或相似。举例而言，第三介电层70的材料可包括氧化硅、氮化硅、氮氧化硅、高介电常数(high-κ)介电材料、其他任何适合的介电材料或上述的组合，但本揭露实施例并非以此为限。高介电常数介电材料的例子可如前所述，在此不多加赘述，但本揭露实施例并非以此为限。在一些实施例中，第三介电层70可藉由化学气相沉积(CVD)、原子层沉积(ALD)或旋转涂布所形成，但本揭露实施例并非以此为限。化学气相沉积的例子可如前所述，在此不多加赘述，但本揭露实施例并非以此为限。

接着，参照图7，移除填充结构30以形成一腔室32。举例来说，可执行一刻蚀工艺并通过特定图案化光胶对第三介电层70、第二介电层50、热电堆41、43及第一介电层20进行刻蚀，以形成一刻蚀沟槽(未绘示)。刻蚀工艺的例子可如前所述，在此不多加赘述，但本揭露实施例并非以此为限。

接着，通过前述刻蚀沟槽移除填充结构30，以于原先填充结构30所占据的区域形成一腔室32，以形成半导体装置100。举例来说，可藉由将气体通过刻蚀沟槽以对填充结构30进行电浆刻蚀以形成腔室32，进而使热电堆41、43形成悬浮结构，但本揭露实施例并非以此为限。

如图7所示，在一些实施例中，半导体装置100包含一基板10，基板10具有一腔室32。在一些实施例中，半导体装置100也包括一第一介电层20，第一介电层20设置于腔室32上(且部分第一介电层20围绕腔室32)。更详细而言，第一介电层20包括介电层21及介电层23，介电层21设置于腔室32的侧壁与底部，而介电层23设置于腔室32的顶部。在一些实施例中，半导体装置100更包括一对热电耦41、43，热电耦41、43设置于第一介电层20(介电层23)上。在一些实施例中，半导体装置100包括一隔绝结构51，隔绝结构51设置于热电耦41、43之间。在一些实施例中，半导体装置100也包括一接收体60，接收体60连接于热电耦41、43。

在一些实施例中，半导体装置100可作为一热感测装置。热感测装置的感测性(sensitivity)可由席贝克效应(Seebeck effect)(热电效应)所判断。在席贝克效应中，热感测装置所测得的电压V可由以下公式计算：V＝(α

在一些实施例中，半导体装置100的热电耦41、43可使用P型半导体(例如，P型硅)与N型半导体(例如，N型硅)为材料，使热电耦41、43的席贝克系数的差较大，因此，即便温差ΔT小，也能得到较大的电压V。亦即，可进一步提升半导体装置100的感测性。

再者，由于第二介电层50的一部分可作为热电耦41、43之间的隔绝结构51，其可防止热电耦41、43彼此重迭形成空乏区。此外，透过隔绝结构51的设置，可改进热电耦的有效长度，降低杂讯等效温差(NETD)，藉此提高半导体装置100的性能(例如，感测性)。

本揭露实施例中，由于半导体装置100的感测性提升，可应用于更精密的感测装置中。举例来说，本揭露实施例的半导体装置100可应用于自驾车、(红外线)摄影机、家用电子装置等，但本揭露实施例并非以此为限。

以上概述数个实施例的部件，以便在本领域技术人员可以更理解本揭露实施例的观点。在本领域技术人员应该理解，他们能以本揭露实施例为基础，设计或修改其他工艺和结构以达到与在此介绍的实施例相同的目的及/或优势。在本领域技术人员也应该理解到，此类等效的结构并无悖离本揭露的精神与范围，且他们能在不违背本揭露的精神和范围之下，做各式各样的改变、取代和替换。因此，本揭露的保护范围当视权利要求保护范围所界定者为准。另外，虽然本揭露已以数个较佳实施例揭露如上，然其并非用以限定本揭露。

本说明书对特征、优点或类似语言的引用并非意味可以利用本揭露实现的所有特征和优点应该是或者在本揭露的任何单个实施例中。相对地，涉及特征和优点的语言被理解为其意味着结合实施例描述的特定特征、优点或特性包括在本揭露的至少一个实施例中。因而，在整份说明书中对特征和优点以及类似语言的讨论可以但不一定代表相同的实施例。

再者，在一个或多个实施例中，可以任何合适的方式组合本揭露的所描述的特征、优点和特性。根据本文的描述，相关领域的技术人员将意识到，可在没有特定实施例的一个或多个特定特征或优点的情况下实现本揭露。在其他情况下，在某些实施例中可辨识附加的特征和优点，这些特征和优点可能不存在于本揭露的所有实施例中。