逐次逼近型模数转换器

技术领域

本发明实施例涉及模数转换技术，尤其涉及一种逐次逼近型模数转换器。

背景技术

模数转换器在现代电子技术中有着重要的应用，是连通模拟信号与数字信号之间的一个纽带。

逐次逼近型模数转换器(SAR ADC)具有结构简单、面积小以及功耗低等优点，因而在无线通信领域、雷达导航、物联网、传感器以及音频视频等领域有着广泛的应用。

图1为现有技术的一种逐次逼近型模数转换器的结构示意图，参考图1，逐次逼近型模数转换器包括采样保持模块101’，比较模块102’，数模转换模块103’和逐次逼近逻辑模块104’，采样保持模块101’用于将数模转换器输入端Vin’输入的模拟信号进行采样以及保持，数模转换模块103’中包括N组电容值以公比为2等比递增的电容(C1’，……，CN’)以及一个空LSB电容CLSB’，电容阵列用于‘在逐次逼近过程中产生不同的参考信号，逐次逼近型模数转换器最终输出N位的数字信号(B1’，……，BN’)，然而，现有的逐次逼近型模数转换器转换时间较长，为了缩短逐次逼近型模数转换器的转换时间，现有技术中采用有冗余的电容阵列，进而松弛MSB的建立时间，但是，现有技术电容阵列的冗余方法会带来数据溢出的问题，需要复杂的校正电路和溢出处理电路，成本较高，影响着逐次逼近型模数转换器的应用。

发明内容

本发明提供一种逐次逼近型模数转换器，实现逐次逼近型模数转换器的冗余设计，以使逐次逼近型模数转换器既有高的转换速度又无数据溢出问题，避免溢出处理电路，降低误差校正逻辑的复杂度。

本发明提供了一种逐次逼近型模数转换器，包括数模转换模块，所述数模转换模块包括N位电容阵列和一个空LSB电容，所述N位电容阵列与所述空LSB电容的电容值之和为C

可选地，所述N位电容阵列中最低位电容的电容值与所述空LSB电容的电容值相同；所述N位电容阵列中第P位电容的电容值大于等于第P-1位电容的电容值，其中，2≤P≤N；所述N位电容阵列中第N位电容的电容值为C

可选地，所述N位电容阵列中包括电容值等比递增的M-1或M-2位电容。

可选地，所述第P位电容的电容值为C

可选地，所述N位电容阵列中每一位电容的电容值，均为所述空LSB电容的电容值的整数倍。

可选地，所述N位电容阵列中每一位电容均串联一开关；所述开关能够在控制信号的控制下将所述电容的一端接入参考电压或接地。

可选地，还包括，逐次逼近逻辑模块和误差校正逻辑模块；所述逐次逼近逻辑模块用于输出N位数字信号至所述数模转换模块，并输出N位数字信号或N+1位数字信号至所述误差校正逻辑模块；所述误差校正逻辑模块用于将接收到的所述N位数字信号或所述N+1位数字信号转换为M位数字信号。

可选地，所述误差校正逻辑模块包括若干个级联的全加器。

可选地，还包括采样保持模块；所述采样保持模块用于对所述逐次逼近型模数转换器的输入端输入的模拟信号进行采样和保持。

可选地，还包括比较模块，所述比较模块用于根据其输入端输入的信号输出比较信号，以调整所述逐次逼近逻辑模块的输出信号。

本发明采用的逐次逼近型模数转换器包括数模转换模块，数模转换模块包括N位电容阵列和一个空LSB电容，N位电容阵列与空LSB电容的电容值之和为C

附图说明

图1为现有技术的一种逐次逼近型模数转换器的结构示意图；

图2为本发明实施例提供的一种逐次逼近型模数转换器的结构示意图；

图3为本发明实施例提供的又一种逐次逼近型模数转换器的结构示意图；

图4为本发明实施例提供的一种误差校正逻辑模块的电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图2为本发明实施例提供的一种逐次逼近型模数转换器的结构示意图，参考图2，逐次逼近型模数转换器包括数模转换模块101，数模转换模块101包括N位电容阵列(C1、……、CN)和一个空LSB电容CLSB，N位电容阵列与空LSB电容CLSB的电容值之和为C

具体地，N位电容阵列中包含N位电容(可理解为N组电容)，每一位电容均由至少一个单位电容组成，例如，第一位电容由一个单位电容组成，且空LSB电容也由一个单位电容组成；N位电容阵列中的每一位电容以及空LSB电容均有一个极板与比较模块105的一个比较输入端电连接，N位电容阵列中每一位电容的另一个极板能够在控制信号的作用下接入参考信号输入端Vref输入的参考信号，或是接地，空LSB电容的另一个极板接地，从而使得在逐次逼近过程中N位电容阵列等效为两个电容串联的分压网络，进而对逐次逼近型模数转换器输入端Vin输入的模拟信号进行逐次逼近以将模拟信号转换为数字信号。在本实施例中，逐次逼近型模数转换器最终输出M位的数字信号，由于包含了N位电容，在逐次逼近型模数转换器内部会产生一个N或N+1位的逐次逼近信号其中，逐次逼近型模数转换器内部逐次逼近信号的位数取决于电容阵列的开关逻辑，例如采用直接比较的开关逻辑时，产生N+1位的逐次逼近信号；而当采用传统的开关逻辑时，产生N位的逐次逼近信号，其中，传统的开关逻辑可理解为在逐次逼近型模数转换器中的采样保持模块采样完成后，先进行一次电容阵列开关的动作，然后再进行比较；由于N大于M，也即逐次逼近型模数转换器在逐次逼近过程中产生的是冗余的信号，在逐次逼近过程中会有更多的逼近路径以得到正确的结果，即使较高位判断出错时仍有可能输出正确的转换结果，进而松弛了MSB的建立时间，提高了逐次逼近型模数转换器的转换速度；同时由于C

本实施例的技术方案，采用的逐次逼近型模数转换器包括数模转换模块，数模转换模块包括N位电容阵列和一个空LSB电容，N位电容阵列与空LSB电容的电容值之和为C

可选地，N位电容阵列中第一位电容的电容值与空LSB电容CLSB的电容值相同；N位电容阵列中第P位电容的电容值大于等于第P-1位电容的电容值，其中，2≤P≤N；N位电容阵列中第N位电容的电容值为C

示例性地，结合图1和图2，现有的逐次逼近型模数转换器中N位电容阵列的电容值为等比递增关系，其公比为2，也即第一位电容C1’的电容值为20C

可选地，N位电容阵列中包括电容值等比递增的M-1或M-2位电容。

示例性地，电容值等比递增的M-1位或M-2位电容的公比为2，如该M-1位电容的电容值由小到大分别为2

可选地，第P位电容的电容值为C

这样设置，每一位电容的权重均为二进制的权重或者能够由相邻的权重为二进制的电容组合而来，在后续进行误差校准时，便于对N位电容阵列中的每一位电容的权重进行分解，有利于降低误差校准所需电路的设计难度。

可选地，N位电容阵列中每一位电容的电容值，均为空LSB电容的电容值的整数倍。也即每一位电容阵列均由若干个单位电容组成，能够很方便地在版图上实现，进一步降低逐次逼近型模数转换器的设计难度。

可选地，N位电容阵列中每一位电容均串联一开关；开关能够在控制信号的控制下将电容的一端接入参考电压或接地。

具体地，如图2所示，N位电容阵列分别对应N个开关(K1，……，KN)，开关能够将电容接接入参考电压或者接地，在逐次逼近过程中可先将最高位电容所对应的开关切换为接入参考信号，而其余位电容所对应的开关均接地，完成第一次比较，根据比较结果选择最高位开关保留为接入参考信号还是切换为接地，随后再对第N-1位电容所对应的开关切换为接入参考信号，直至最低位电容也完成了比较过程，从而在控制信号的作用下实现对输入的模拟信号的逐次逼近。

可选地，继续参考图2，逐次逼近型模数转换器还包括逐次逼近逻辑模块102和误差校正逻辑模块103，逐次逼近逻辑模块102用于输出N位数字信号至数模转换模块，并输出N位数字信号或N+1位数字信号至误差校正逻辑模块103，误差校正逻辑模块103用于将接收到的N位数字信号或N+1位数字信号转换为M位数字信号。

具体地，逐次逼近逻辑模块102可由级联的移位寄存器组成，其在输入端信号的控制下逐位置1或置0，从而使其先通过N个控制输出端(A1，……，AN)输出控制信号，控制数模转换器中开关的状态，当逼近过程完成后，逐次逼近逻辑模块输出比较完成后的N位数字信号或N+1位数字信号至误差校正逻辑模块103，该数字信号为带有冗余的数字信号，误差校正逻辑模块103能够将N位或N+1位的数字信号转换为M位的数字信号经M个输出端(B1，……，BM)输出，也即消除冗余位，得到最终的输出结果。其中，当采用直接比较的开关逻辑时，逐次逼近逻辑模块102输出N+1位数字信号至误差校正逻辑模块；当采用传统的开关逻辑时，逐次逼近逻辑模块102输出N位数字信号至误差校正逻辑模块。

可选地，误差校正逻辑模块103包括若干个级联的全加器。

具体地，在本实施例中，仅采用全加器即可完成误差校正，即将N位或N+1位的数字信号校正为M位的数字信号，进而消除冗余位，得到最终的输出结果。

可选地，逐次逼近型模数转换器还包括采样保持模块104，采样保持模块104用于对逐次逼近型模数转换器的输入端输入的模拟信号进行采样和保持。

具体地，采样保持模块104可包括电容和开关组成的采样保持电路，电容即数模转换模块的电容阵列。逐次逼近型模数转换器可选地，逐次逼近型模数转换器还包括比较模块105，比较模块用于根据其输入端输入的信号输出比较信号，以调整逐次逼近逻辑模块102的输出信号。

具体地，比较模块105可包括比较器，用以比较采样保持模块104输出的信号与数模转换模块101输出的信号，进而调整逐次逼近逻辑模块102向数模转换模块101输出的数字信号，以完成逐次逼近过程。

以下结合图2对本发明实施例的逐次逼近过程进行说明：

如图2所示，当采用传统的开关电容阵列逻辑时，逐次逼近型模数转换器的输入端Vin与采样保持模块104电连接，采样保持模块104与比较模块105的一个输入端电连接，比较模块105的另一个输入端与N位电容阵列中每一个电容以及空LSB电容CLSB的一个极板电连接，比较模块105的输出端与逐次逼近逻辑模块102的输入端电连接，空LSB电容CLSB的另一个极板接地，N位电容阵列中每一位电容的另一个极板均连接一开关，该开关能够在逐次逼近逻辑模块102的逼近输出端(A1，……，AN)输出信号的作用下将电容接入参考电压或接地，逐次逼近逻辑模块102的N个最终结果输出端与误差校正逻辑模块103的N个输入端电连接，误差校正逻辑模块103最终通过其M个输出端(B1，……，BM)输出M位数字信号，即经过模数转换后的信号。

在逐次逼近过程中，先将N位电容阵列中最高位电容所对应的开关接参考电压，即先将第N位电容CN所对应的开关KN接参考信号输入端Vref，而其余开关接地，此时数模转换模块101向比较模块105输出一个对参考信号进行分压后的电压信号，比较模块105将该电压信号与输入的模拟信号进行比较，若模拟信号大于该电压信号，则比较模块105输出高电平，逐次逼近逻辑模块102接收该高电平，使得开关KN保持接入参考电压，并同时将下一位电容所对应的开关接入参考电压；若比较模块105输出低电平，逐次逼近逻辑模块102接收该低电平，控制开关KN接地，并同时将下一位电容所对应的开关接入参考电压；直至完成所有位的比较；逼近完成后逐次逼近逻辑模块102将N位的数字信号输出至误差校正逻辑模块103，误差校正逻辑模块103对该N位的数字信号进行校正，最终输出M位的数字信号，该M位的数字信号即是逐次逼近型模数转换器最终的输出信号。

以下结合具体实例对本发明进行说明。

图3为本发明实施例提供的又一种逐次逼近型模数转换器的结构示意图，参考图3，图3中所对应的模数转换器采用的逻辑控制方式为直接比较方式，采样保持模块可利用自举开关来实现，即逐次逼近型模数转换器包括正相输入端Vip和反相输入端Vin，分别通过第一自举开关K01和第二自举开关K02与电容阵列中的电容相连接，输入信号采样后直接进行差分信号的比较，这样可使得最高位电容的电容值减小一半，如若逐次逼近型模数转换器输出为10位，传统的电容阵列中总电容为单位电容的2

表1

如表1所示，逐次逼近逻辑模块102向误差校正逻辑模块103输出的为13位的数字信号(B0，B1，B2，B3，B4，B5，B6，B7，B8，B9，B10，B11，B12)，误差校正逻辑模块103最终输出10位数字信号，即(D0，D1，D2，D3，D4，D5，D6，D7，D8，D9)，B12的权重为192，可拆分为128+64；B9权重为56，可拆分为32+16+8，B5权重为7，可拆分为4+2+1；从表1可得出误差校正的公式为式1；

也即只需8个全加器即可完成误差校正，如图4所示，图4为本发明实施例提供的一种误差校正逻辑模块的电路结构示意图，结合图3和图4，采用8个级联的全加器301，即可完成将13位的冗余数字信号转换为10位的无冗余数字信号，误差校正逻辑较为简单，有利于降低逐次逼近型模数转换器的成本。

本实施例的技术方案，采用的逐次逼近型模数转换器在逐次逼近过程中产生的是冗余的信号，在逐次逼近过程中会有更多的逼近路径以得到正确的结果，进而松弛了MSB的建立时间，提高了逐次逼近型模数转换器的转换速度；同时数模转换模块中，用于对参考输入端输入的参考信号进行分压的电容的电容值之和仍然与传统的逐次逼近型模数转换器中电容阵列的电容之和相同，逐次逼近型模数转换器不存在数据溢出的问题，从而能够在设计逐次逼近型模数转换器时简化电路结构，降低逐次逼近型模数转换器的成本。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。