闭回路多输出射频(RF)匹配

背景技术

在此包含的背景及上下文的描述仅针对整体呈现公开内容的上下文的目的而提供。本公开内容的许多呈现发明人的成果，且单纯由于如此成果在背景技术部分中描述或在本文其他位置呈现为上下文并不表示将认为是现有技术。

用于形成集成电路的半导体晶片的加工可包含大量且多种的处理步骤。在某些处理步骤(其可于在半导体晶片上沉积各种材料后进行)中，可将材料蚀刻掉，以允许沉积其他的材料(如金属)。这种沉积处理可涉及导电线路、晶体管栅极、通孔、电路组件等的形成。然而，在至少某些情况下，在半导体加工处理(例如涉及基于等离子体的蚀刻和/或等离子体增强原子层沉积的处理)中，不可控的处理变化可能导致较低的良率、成本增加、对半导体布局及掩模的不需要的重新设计等。因此，增加对于基于等离子体的晶片蚀刻和/或等离子体增强原子层沉积的控制的技术仍持续为研究的活跃领域。

附图说明

图1A显示了利用任何数目的处理在半导体衬底上沉积膜的衬底处理设备。

图1B为根据一实施方案的框图，其显示了用于执行半导体加工处理的系统的各种组件。

图2为根据一实施方案的框图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出射频(RF)匹配程序的各种组件。

图3为根据一实施方案的示图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中所利用的各种电路组件。

图4为根据一实施方案的示图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中用于执行匹配反射优化的电路元件。

图5为根据一实施方案的示图，其显示了用于在闭回路多输出RF匹配程序中执行RF功率控制的电路组件。

图6为根据一实施方案的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中进行RF隔离和滤波的电路元件。

图7为根据一实施方案的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中进行匹配和/或阻抗转换的电路组件。

图8为根据一实施方案的闭回路RF匹配的方法的流程图。

图9绘示多站处理工具的实施方案的示意图。

具体实施方式

在特定实施方案中，可于各种半导体加工处理(例如基于等离子体的晶片加工)中利用闭回路多输出射频(RF)匹配。闭回路多输出RF匹配可促成：以允许对处理室的站所呈现的变动负载进行动态调整的方式将RF功率输送至处理室的一或更多站的能力。这种动态调整提供实时的能力以使站内的等离子体所呈现的负载的阻抗与一或更多RF功率产生器的源阻抗紧密匹配，即使在这种负载于加工处理过程中漂移的情况下也如此。因此，可使从个别站输送的RF动态地增加，并且同时使自RF功率产生器反射的RF功率减小和/或最小化。某些实施方案可以与一些晶片加工处理(例如各种等离子体增强原子层沉积(ALD)处理、各种等离子体增强化学气相沉积(CVD)处理)一起使用，或者可于单一沉积处理期间实时使用。在某些实施方案中，RF功率匹配网络利用简化的电路拓扑以适应任何信号频率(例如400kHz及27.12MHz)下的负载变化。然而，在其他实施方案中，RF功率匹配网络可于任何信号频率下运行，例如相对较低的频率(如约50kHz至约1MHz之间)、以及较高的信号频率(如约10MHz至约100MHz之间)。

应注意，虽然本文所述的特定实施方案可能显示且/或描述与处理室的4个站一起使用的闭回路多输出射频匹配，但在其他实施方案中，可使用较少数量的处理室站，例如1个站、2个站、或3个站。在其他实施方案中，闭回路多输出射频匹配可与较多数量的处理室站一起使用，例如5个站、6个站、7个站、8个站、10个站、12个站、或任何其他数量的处理室站。

半导体装置的制造通常涉及在整合式加工处理中在平面或非平面衬底上沉积一或更多薄膜。在整合式处理的某些方面中，沉积遵循衬底形貌的薄膜可能是有用的。在某些情况下有用的一种反应类型包含化学气相沉积(CVD)。在典型的CVD处理中，气相反应物同时被导入反应室的站并进行气相反应。反应产物沉积在衬底的表面上。该反应可由等离子体所驱动，在此情况下该处理可称为等离子体增强化学气相沉积(PECVD)反应。如本文所使用的，除非另外指出，否则用语“CVD”意图包含PECVD。CVD处理具有某些缺点，该等缺点使其在某些情况下较不适合。例如，CVD气相反应的质量输送限制可能导致“面包块化”(bread-loafing)沉积效应，其在顶部表面(例如，栅极堆叠件的顶部表面)处显示出较厚的沉积，且在凹入表面(例如，栅极堆叠件的底部角落)处显示出较薄的沉积。再者，由于一些管芯可能具有不同装置密度的区域，因此在整个衬底表面上的质量输送效应可能导致管芯内和晶片内的厚度差异。这些厚度差异可能导致一些区域的过度蚀刻和其他区域的蚀刻不足，其可能降低装置性能和管芯良率。与CVD处理相关的另一问题为其通常无法在高深宽比特征内形成保形膜。随着装置尺寸持续缩小，此议题越来越成问题。晶片加工处理的特定方面的这些和其他缺点结合图1A及图1B而加以讨论。

在另一示例中，某些沉积处理涉及多个膜沉积循环，其各自产生个别的膜厚度。例如，在原子层沉积(ALD)中，膜的薄层以重复循序方式使用，且可视为涉及多个循环的沉积。随着组件及特征尺寸在半导体工业中持续缩小，且3D组件结构在集成电路(IC)设计中变得更为普遍，沉积薄保形膜(相对于下伏结构的形状而具有均匀厚度的材料膜，即使是非平坦的也如此)的能力持续变得更加重要。ALD为非常适用于保形膜的沉积的膜形成技术，其归因于单一循环的ALD仅沉积单一材料薄层，该厚度受限于在膜形成化学反应本身之前可吸附于衬底表面上(即，形成吸附限制层)的一或更多薄膜前体反应物的量。接着，可使用多个ALD循环以建立期望厚度的薄膜，且由于各层是薄且保形的，因此所产生的薄膜实质顺应下伏器件结构的形状。在某些实施方案中，各个ALD循环包含以下步骤：

使衬底表面暴露于第一前体。

对衬底位于其中的反应室进行清扫。

使衬底表面的反应活化，通常利用等离子体和/或第二前体。

对衬底位于其中的反应室进行清扫。

各个ALD循环的持续时间通常可小于25秒或小于10秒或小于5秒。ALD循环的一或多个等离子体暴露步骤可能具有短持续时间，例如1秒以下的持续时间。

图1A显示了利用任何数目的处理在半导体衬底上沉积膜的衬底处理设备。图1A的设备100利用处理室的单一处理站102，其中在内部容积中具有单一衬底保持件108(例如基座)，该内部容积可通过真空泵118而维持于真空下。气体输送系统101和喷头106也流体连接至该处理室，以输送(例如)膜前体、载气和/或清扫气体和/或处理气体、辅助反应物等。在处理室内产生等离子体用的设备也显示于图1A中。可以使图1A中所示意性描述的设备尤其适用于执行等离子体增强CVD。

为了简单起见，将处理设备100描绘为用于维持低压环境的处理室的独立处理站(102)。然而，应理解，如本文所述，在共同的处理工具环境中(例如在共同的反应室内)可包含多个处理站。例如，图1B描绘了多站处理工具的实施方案，且在下文中进一步详细讨论。此外，应理解，在某些实施方案中，处理设备100的一或更多硬件参数(包含本文所详细讨论的)可通过一或更多系统控制器而通过编程方式调整。

处理室的站102与气体输送系统101流体连通，以将处理气体(其可包含液体和/或气体)输送至分配喷头106。气体输送系统101包含混合容器104，其用于混合和/或调节处理气体以输送至喷头106。一或更多混合容器入口阀120可控制处理气体导入至混合容器104。

某些反应物可在汽化和后续输送至处理室的站102之前以液态型式存储。图1A的实施方案包含汽化点103，其用于使待供应至混合容器104的液态反应物汽化。在某些实施方案中，汽化点103可以是加热液体注射模块。在某些实施方案中，汽化点103可以是加热汽化器。在另外其他的实施方案中，汽化点103可从处理站省略。在某些实施方案中，可提供在汽化点103上游的液体流量控制器(LFC)，以控制用于汽化和输送至处理站102的液体的质量流量。

喷头106朝在处理站的衬底112分配处理气体和/或反应物(例如膜前体)，处理气体和/或反应物的流量通过喷头上游的一或更多阀(例如阀120、120A、105)进行控制。在图1A所示的实施方案中，衬底112位于喷头106下方，且显示为置于基座108上。喷头106可具有任何合适的形状，且可具有任何合适数量和配置的端口以将处理气体分配至衬底112。在具有二或更多站的某些实施方案中，气体输送系统101包含在喷头上游的阀或其他流量控制结构，其可独立地控制处理气体和/或反应物流至各个站的流量，使得气体可流至一个站而不流至另一个站。此外，气体输送系统101可被配置成独立地控制输送至多站设备中的各个站的处理气体和/或反应物，以使提供至不同站的气体组成是不同的；例如，在同一时间，气体成分的分压在多个站之间可能有所不同。

容积107位于喷头106下方。在某些实施方案中，可使基座108升高或下降以使衬底112暴露于容积107和/或改变容积107的容积。任选地，可使基座108在沉积处理的部分期间下降和/或升高，以调制在容积107内的处理压力、反应物浓度等。

在图1A中，喷头106和基座108被电气耦合至射频电源114以及匹配网络116，其用于为等离子体产生器供电。在一些实施方案中，可通过控制下列中的一或更多者而控制等离子体能量(例如经由具有适当机器可读指令和/或控制逻辑的系统控制器)：处理站压力、气体浓度、RF功率的源等。例如，可以在任何适当功率下操作射频电源114和匹配网络116，以形成具有所期望的自由基物质组成的等离子体。同样地，RF电源114可提供任何适当频率或频率群的RF功率，以及功率。

在一些实施方案中，利用系统控制器中的适当硬件和/或适当机器可读指令以控制等离子体点燃和维持条件，该系统控制器可经由输入/输出控制(IOC)指令的序列而提供控制指令。在一示例中，用于设定等离子体点燃或维持的等离子体条件的指令是以处理配方的等离子体活化配方的形式提供。在某些情况下，可依序配置处理配方，使得针对一处理的所有指令与该处理同时执行。在一些实施方案中，用于设定一或更多个等离子体参数的指令可包含于等离子体处理之前的配方中。例如，第一配方可以包含：用于设定惰性气体(例如氦)和/或反应物气体的流率的指令、用于将等离子体产生器设定至功率设定点的指令、以及针对第一配方的时延指令。后续的第二配方可包含用于起动等离子体产生器的指令、以及针对第二配方的时延指令。第三配方可以包含用于停止等离子体产生器的指令、以及针对第三配方的时延指令。应理解，可以本发明的范畴内的任何适当方式将这些配方进一步细分和/或迭代进行。

在一些沉积处理中，等离子体点燃(strike)持续约若干秒以上的持续时间。在此处所述的某些实施方案中，可在一处理循环期间应用短得多的等离子体点燃。这些情况可以为约小于50毫秒，例如25毫秒。

根据实施方案151，图1B为框图，其显示了用于执行半导体加工处理的系统的各种组件。在图1B中，RF信号产生器155以及160用于产生激发信号，其可导致等离子体在处理室的站102A、102B、102C、以及102D中形成。站102A、102B、102C、以及102D可以对应于半导体处理室的站，如前参照图1A所描述。因此，在图1B的实施方案中，RF信号产生器155可产生相对低频的信号(例如约400kHz的信号)，而RF信号产生器160产生相对高频的信号(例如约27.12MHz的信号)。然而，应注意，这些频率仅表示示例性的频率。在其他实施方案中，可产生不同的射频，且实施方案并不限于400kHz及27.12MHz的信号。例如，在特定情况下，相对低的频率可对应于介于360kHz至440kHz之间的频率。在另一情况下，相对高的频率可以对应于介于26.5MHz至27.5MHz之间的频率。

在图1B中，将信号产生器155耦合至低频匹配网络158的RF传输线及将信号产生器160耦合至高频匹配网络163的射频传输线可具有50欧姆的特性阻抗。然而，其他实施方案可利用具有不同特性阻抗的传输线，如70欧姆、300欧姆等。在图1B的实施方案中，低频匹配网络158以及高频匹配网络163用于将功率分配器170所呈现的负载(分别地)与信号产生器155及信号产生器160的输出阻抗匹配。这些匹配步骤促成将最大功率传输从射频信号产生器155与160耦合至功率分配器170的能力。因此，即使在功率分配器170呈现高电抗性负载(例如，具有相对较小的实数部分及较大的电抗部分的复阻抗(complex impedance))时，可将最大功率从信号产生器155与160传输至功率分配器170。匹配网络158与163可利用各种电抗组件(reactive components)如电感器和/或电容器，其操作以补偿功率分配器170可能呈现的高电抗性负载。

在特定实施方案中，可设置匹配网络158/163的组件以匹配功率分配器170的低频与高频输入端口所呈现的特定负载，功率分配器170可用于经由输出端口171、172、173、以及174而提供等离子体生成功率。然而，在基于等离子体的蚀刻操作期间或其他基于等离子体的处理期间(例如)，负载(例如处理室的站102A、102B、102C、及102D内的等离子体形成所呈现的电抗性负载)可能开始变化或漂移。因此，例如，在等离子体生成的初始时刻(例如初始的30-60秒)期间，来自端口171-174的输出信号幅值可对应于实质相等的量。然而，随着等离子体生成的进行，来自端口171-174的输出信号幅值可能开始有差异。这种差异可能是由处理室的站102A-102D呈现的电抗性负载的变化所引起的。因此，在某些情况下，响应于处理室的站102A-102D呈现的变动电抗性负载，从功率分配器的端口171-174耦合的实际功率的值可以在0.0％至25.0％的范围内变化。此外，通过输入0.0瓦作为设定点，可将流至站的RF功率流设为0.0、或其他可忽略的量。替代地，可将可变电容器的电容调整为导致电流接近或近似0.0安培的值。

因此，图1B的配置可被归类为“开回路”等离子体生成系统，因为在等离子体生成操作期间，可能难以确保由功率分配器170至站102A-102D的恒定、均匀的功率传输。因此，在没有额外控制措施(例如用于响应于站102A-102D所呈现的电抗性负载的变化而提供低频匹配网络158及高频匹配网络163内的电抗组件的实时闭回路调谐的控制措施)的情况下，可能导致非所期望的后果。这种后果可能包含例如：蚀刻不足，在该情况中从半导体晶片移除的材料不足；蚀刻过度，在该情况中过量的材料被从半导体晶片移除。在某些情况下，这种蚀刻不足和/或蚀刻过度可能导致需要将蚀刻后的半导体晶片报废，其导致成本增加、进度延迟等。

图2为根据实施方案200的框图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出射频(RF)匹配处理的各种组件。图2的实施方案可促使对从低频与高频信号产生器传输至处理室的功率的控制增加。这种增加的控制可通过功率流感测而实现，功率流感测可以允许实时补偿处理室所呈现的电抗性阻抗(reactive impedance)的变化的方式调谐或调整匹配网络的电抗元件的值。作为响应，可对处理室所呈现的电抗性阻抗(其可能在等离子体增强处理期间变化)的变化进行补偿，以允许从信号产生器至处理室的最大功率传输。此外，功率流感测(例如可通过使用一或更多相敏伏特计而实现)可于多通道环境例如图1B的环境中操作，在该环境中功率流可在功率分配器的输出端口171、172、173、及174间维持实质相等。再者，可将这种技术扩展至具有6个输出端口、8个输出端口、10个输出端口、或任何其他数量的输出端口(实际上无限制)的功率分配器，这种输出端口可被耦合至处理室的站，例如耦合至6个站、8个站、10个站、或任何数量的站。当然，可使4个输出端口(例如图1B的输出端口171、172、173、以及174)所呈现的阻抗增加，以呈现约50欧姆的并联组合。例如，对于包含4个输出端口的功率分配器而言，每个输出端口可匹配至200欧姆的负载，以在单一输入端口处呈现50欧姆的负载。在另一示例中，对于包含8个输出端口的功率分配器而言，每个输出端口可匹配至400欧姆的负载，以在单一输入端口处呈现50欧姆的负载。

在图2的实施方案中，可于处理室的站102A、102B、102C、及102N进行等离子体增强处理。因此，虽然仅描绘了4个站(102A-102N)，但所主张的主题并不限于处理室的任何特定数量的站。一实施方案可包含2个站、3个站、5个站、8个站等。

在图2中，信号产生器205可代表一种混合信号产生器，例如产生两种不同频率(如低频(如400.0kHz)及高频(如27.12MHz))的信号产生器。因此，可利用两种或更多种信号产生器以实现信号产生器205，该两种或更多种信号产生器的输出可以在一功率组合器(如两路威尔金森(two-way Wilkinson)功率组合器)中被组合。信号产生器205可包含50欧姆的输出阻抗，其可被耦合至传输线210，传输线210可包含50欧姆的特性阻抗。可将传输线210耦合至相位/电压/电流感测电路215，其可用于响应于传输线210与匹配反射优化器220之间的阻抗失配而提供反馈信号。例如，如果电压驻波比(VSWR)增加超过阈值，则相位/电压/电流感测电路215可提供信号以将匹配反射优化器220匹配至约50欧姆。因此，在某些实施方案中，如果相位/电压/电流感测电路215测量到VSWR从例如1.0:1增加至1.15:1，则可修改匹配反射优化器220的电抗组件，以使测得的VSWR减小至较小的值，如1.10:1或更小的值。然而，应注意，可根据期望的应用而决定测得的VSWR的阈值，在该阈值下应修改匹配反射优化器220的电抗元件，且实施方案并不限于任何特定VSWR阈值或VSWR阈值的范围。因此，在某些实施方案中，例如，如果测量到大于1.10:1的VSWR，则可对匹配反射优化器220的电抗组件进行调整，以使测得的VSWR减小至例如1.10:1。然而，应注意，在某些实施方案中，响应于测得的VSWR的相对较小变化而对匹配反射最佳化器220的电抗组件进行调谐(例如以使VSWR小于1.05:1)，可能导致对匹配反射优化器220的电抗组件的过度调谐，其可能降低电抗组件的使用寿命。如本文的图3中所示，可以在匹配反射优化器220中利用各种电路拓扑。

在图2中，多个RF功率控制电路225A-225N被显示为耦合至匹配反射优化器220的输出端口且耦合至隔离RF滤波器230A-230N的输入端口。在特定实施方案中，RF功率控制电路225操作以在匹配反射优化器220与处理室的各个站102A-102N之间实现最大功率传输。在特定实施方案中，RF功率控制电路225A以类似于匹配反射优化器220的方式包含可调电抗组件(例如电容器)，其实现从匹配反射优化器220的输出端口至处理室的站102A-102N的输入端口的最大功率传输。在图2的实施方案中，可以响应于对相敏电压的第二测量(例如通过相位/电压/电流感测电路235A)而促成对RF功率控制电路225A-225N的一或更多电抗组件的这种调整。因此，在某些实施方案中，响应于例如相位/电压/电流感测电路235A测量到站102的输入端口处的VSWR增加，感测电路235A可以调整RF功率控制电路225A的电抗组件以使VSWR减小，从而改善RF功率控制电路225A与站102A之间的功率传输。以类似的方式，相位/电压/电流感测电路235B可操作以调整RF功率控制电路225B的一或更多个电抗组件。同样地，相位/电压/电流感测电路235C可操作以调整RF功率控制电路225C的一或更多个电抗阻件。同样地，相位/电压/电流感测电路235N可操作以调整RF功率控制电路225N的一或更多个电抗组件。

隔离RF滤波器230A-230N用于提供低频源(例如400kHz的来源)与高频源(例如27.12MHz)之间的解耦合，并且同时允许两信号以足够的幅值出现在站102A-102N。因此，如参照图7可看出，虽然可允许低频率(例如400kHz)及高频率(例如27.12MHz)两者在特定站内进行相互作用，但利用RF陷波滤波器以将低频信号与高频信号实质隔离，而高通滤波器可用于将高频信号与低频信号实质隔离。

图3为根据实施方案300的示图，其显示在执行等离子体增强处理的过程中所使用的闭回路多输出射频匹配处理中所利用的各种电路组件。应注意，为了清楚说明，图3中仅显示了图2的组件的子集。然而，应理解，可利用任何数量的例如RF功率控制电路(例如225A、225B)、隔离RF滤波器(例如230A、230B)、相位/电压/电流感测电路(例如235A、235B)、以及站(例如102A、102B)。

在图3中，匹配反射优化器220包含可变电容器C220及电感器L220。在图3的实施方案中，电感器L220代表静态组件，其值被选定以提供可由C220与L220串联组合而呈现的导纳(admittances)范围。在特定实施方案中，C220代表其值可经由远程信号(例如来自相位/电压/电流感测电路215的信号)进行控制的可变电容器。因此，响应于相位/电压/电流感测电路215测量到RF功率控制电路225A-225N的组合所呈现的电感增加(例如通过对VSWR的测量)，可对C220所呈现的电容值进行调整，以呈现足够的导纳以使测得的VSWR返回到小于预定阈值(例如1.15:1、1.10:1等)的值。对电容器C220的这种调整可使得从信号产生器205至RF功率控制电路(例如225A)的功率传输增加。

RF功率控制电路225A可另外包含由C225A和电感器L225A所表示的串联阻抗。电感器L225A可代表静态组件，其值被选定以提供可由C225A与L225A的组合而呈现的阻抗范围。在特定实施方案中，C225A可代表其值可经由远程信号(例如来自相位/电压/电流感测电路235A的信号)进行控制的可变电容器。因此，响应于相位/电压/电流感测电路235A测量到站102A的阻抗的变化，可对电容器C225A进行调整，以在匹配反射优化器220与站102A和102B之间实现最大功率传输。

图4为根据实施方案400的示图，其显示了在执行半导体加工处理的过程中所使用的闭回路多输出射频匹配处理中用于执行匹配反射优化的电路组件。如前参照图3而描述的，匹配电路反射优化器220可包含分流电路，其利用电感的相对固定值和可变电容器以提供导纳，其可用于使从信号产生器205至RF功率控制电路225A的功率传输最大化。然而，应理解，虽然匹配反射优化器电路(例如电路220)可特别适合于在高频率(例如27.12MHz)下进行匹配，但其他电路拓扑如pi-匹配电路420也可用于在较低频率(例如400kHz)下进行匹配。此外，在其他情况下(例如当串联阻抗可用于降低VSWR时)，可利用T-匹配电路，如电路320。

图5为根据实施方案500的示图，其显示了用于在闭回路多输出射频匹配处理中执行RF功率控制的电路组件。图5的实施方案可以与图4的实施方案一致，其中可根据待实现阻抗匹配的频率(例如400kHz或27.12MHz)而利用各种电路拓扑。预期在许多情况下，具有可调电容C225A的串行电路(例如串行电路225)可操作以使由相位/电压/电流感测电路235A所测量的VSWR达到小于阈值的值。然而，在其他情况下，以下方式会是有利的：利用并联电路(如并联电路325)以减小或修改由相位/电压/电流感测电路235A所测量的VSWR。在还有的其他情况下，以下方式会是有利的：利用分流电路(如分流电路425)以减小或修改由相位/电压/电流感测电路235A所测量的VSWR。

图6为根据实施方案600的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出射频匹配处理中进行RF隔离和滤波的电路元件。与图4与图5相似，可以存在各种电路拓扑，以提供低频源(例如400kHz的来源)与高频源(例如27.12MHz)之间的解耦合，并且同时允许两信号及足够的幅值出现在处理室的站102A-102N。因此，电路设计人员可利用高通滤波器230、低通滤波器330、陷波滤波器435、和/或带通滤波器535，以实现充分的隔离度(例如介于25.0dB至35.0dB之间的隔离度)。

图7为根据实施方案700的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出射频匹配处理中进行匹配和/或阻抗转换的电路组件。应理解，图7的电路组件的目标可以是将信号从高频产生器160和低频产生器155耦合至站(例如站102A)。如前所述，用于执行基于等离子体的晶片加工处理(或其他类型的半导体加工处理)的站可能呈现仅具有较小的实部及相对较高的电抗(或虚部)部分的阻抗。因此，在特定实施方案中，低频匹配网路158与高频匹配网络163的一个目的是转换处理站(例如处理室的站102-102N)的阻抗，以使这种阻抗呈现至少类似于50欧姆的负载。在实施方案中，这种阻抗转换促成信号产生器与传输线(具有50欧姆的特性阻抗)至高电抗性(例如电感性/电容性)负载之间的功率传输。

然而，也可理解，至少在特定实施方案中，将高频信号与低频信号分离可能是成问题的。在特定实施方案中，如果未将这种信号隔离(或至少以例如25dB至40dB进行解耦合)，则这种交叉耦合可能干扰信号产生器产生适当射频信号的能力。

因此，在图7中，分流网络710可以用于从HF信号产生器160的输出信号端口中过滤低频成分。因此，可对在分流网络710处并列显示的HF_L1及HF_L2的值进行选择，以使低频信号(例如400kHz信号)分流至局部接地。此外，也可以对电容器HF_C1进行选择，以对可以从低频匹配网络158耦合的低频信号730呈现开回路(或至少相对较高的阻抗)。因此，在一实施方案中，可通过电容器HF_C1的滤波作用而使信号730仅微弱地耦合(如低振幅信号735所表明的)。然而，如图7所示，在撞击在电容器HF_C1之前，信号730可经由VI探针耦合并进入站102A中。

此外，通过陷波滤波器(NF)715，可使来自高频匹配网络163的高频信号(例如波形720所示)显著衰减例如25至40dB之间的量。因此，如波形725所示，可使得高频波形720显著衰减。然而，高频成分可能能够经由VI探针717耦合并进入站102A中。因此，如图7所示，在节点728处，可允许高频波形720与低频信号730经由VI探针717耦合并进入站102A中。

虽然图7描绘了与站102A相关的单一信号路径(包括HF_C1、陷波滤波器(NF)715、以及VI探针717)，但可预期在某些实施方案中，可连同另外的处理站(例如图2中所描绘的站102B、102C、及102D)一起复制另外的信号路径(包括另外的陷波滤波器及另外的VI探针)。同样地，虽然图7仅描绘了低频匹配网络158的单一信号路径(其包含经由低通滤波器及阻抗转换网络740的信号耦合)，但可预期某些实施方案包含另外的信号路径，例如用于处理站102A、102B、102C和102D中的每一者的信号路径。

图8为根据一实施方案的闭回路RF匹配的方法的流程图。图8的方法开始于810，其包含在功率分配器的输入端口处测量电压驻波比(VSWR)。该方法在820继续，其包含：响应于所测量的VSWR，对匹配反射优化器的电抗组件的值进行调整，其中对该电抗组件进行调整的步骤促成低于第一阈值的第二VSWR。

在820，该电抗组件可对应于可变电容器或可对应于可变电感器。对该电抗组件进行调整的步骤可促成低于1.15:1的第二VSWR。然而，在某些实施方案中，可能期望使第二VSWR降低至低于1.15:1以外的值，例如低于1.25:1、低于1.20:1、低于1.10:1的值、或降低至低于1.05:1的值。VSWR可以在任何值的信号频率下测量，例如约400kHz(介于360kHz至440kHz之间)，或在介于约50kHz至1MHz之间的其他频率下测量。VSWR也可以在约27.12MHz至50MHz之间的任何其他信号频率下测量。测量VSWR的操作可以在与处理室的站相对应的一或更多输入端口中的输入端口处进行。

在多站处理工具中可以包含一或更多个处理站。因此，图9描绘了多站处理工具900的实施方案的示意图。工具900采用单一衬底处理室914，衬底处理室914容纳多个衬底处理站，其各自可用于在保持于该处理站处的衬底保持件(例如，基座)中的衬底上执行处理操作。在该特定实施方案中，多站衬底处理设备900被显示为具有四个处理站102A、102B、102C以及102D。取决于实施方案以及例如所期望程度的平行晶片处理、尺寸/空间限制、成本限制等，其他类似的多站处理设备可具有更多或更少的处理站。在图9中也显示了衬底搬运机械臂906和控制器950。

如图9中所示，多站处理工具900具有衬底装载端口920，且机械臂906被配置成经由装载端口920将衬底从由晶片晶舟908所装载的盒移动至处理室914中、并且移动至四个站102A、102B、102C和102D中的一者上。

图9中所示的处理室914提供四个处理站102A、102B、102C和102D。RF功率在RF功率系统913处产生并且分配至站102A、102B、102C和102D中的每一者。RF功率系统可包含一或更多个RF功率源，例如高频(HFRF)和低频(LFRF)源、阻抗匹配模块和滤波器。在某些实施方案中，功率源可限制为仅高频或低频源。RF功率系统的分配系统相对于反应器会是对称的，且可具有高阻抗。此对称和阻抗造成大约相等量的功率被输送至各个站。在某些实施方案中，RF功率系统可配置成独立地输送功率至各个站。

图9还描绘了处理室914内用于在处理站102A、102B、102C和102D之间传送衬底的衬底传送装置990的实施方案。应理解，可采用任何合适的衬底传送装置。非限制示例包含晶片转盘及晶片搬运机械臂。

系统控制器

图9还描绘了用于控制处理工具900的处理条件以及硬件状态的系统控制器950的实施方案。系统控制器950可以包含一或更多存储器装置956、一或更多海量存储装置954、以及一或更多个处理器952。处理器952可包含CPU或计算机、模拟、和/或数字输入/输出连接、步进马达控制器板等。

在一些实施方案中，系统控制器950控制处理工具900的所有行动。系统控制器950执行系统控制软件958，该系统控制软件958被存储在海量存储装置954中、被载入至存储器装置956、并且在处理器952上执行。系统控制软件958可以包含下列指令：用于控制时序、气体的混合、室和/或站的压力、室和/或站的温度、晶片温度、目标功率电平、RF功率电平、RF暴露时间、衬底基座、卡盘和/或基座的位置、在一或更多个站上执行的循环数、以及由处理工具900所执行的特定处理的其他参数的指令。这些经编程的处理可以包含各种类型的处理，包括(但不限于)与判定室内部的表面上的累积量相关的处理、与在衬底上的薄膜沉积(包括循环数、判定和获得补偿循环数)相关的处理、以及与清洁室相关的处理。系统控制软件958可以以任何适当方式配置。例如，可写入各种处理工具组件的子程序或控制对象，以控制执行各种处理工具的处理所需的处理工具组件的操作。可以以任何合适的计算机可读取程序语言为系统控制软件958编码。

在一些实施方案中，系统控制软件958可包含输入/输出控制(IOC)测序指令，以控制上述的各种参数。例如，在衬底上的沉积与沉积循环的各个阶段可以包含由系统控制器950执行的一或更多指令。用于设定ALD/CFD沉积处理的处理条件的指令可以包含于对应的ALD/CFD沉积配方阶段中。在某些实施方案中，可依序地配置配方阶段，以使针对处理阶段的所有指令与该处理阶段同时执行。

在一些实施方案中，可采用存储于与系统控制器950相关的海量存储装置954和/或存储器装置956上的其他计算机软件和/或程序。用于该用途的程序或程序的部分的示例包含衬底定位程序、处理气体控制程序、压力控制程序、加热器控制程序、以及等离子体控制程序。

衬底定位程序可包含用于处理工具组件的代码，所述处理工具组件用于将衬底装载于基座918上、以及用于控制介于衬底与处理工具900的其他部件之间的间距。定位程序可包含根据需要而将衬底适当移入和移出反应室以在衬底上沉积膜和清洁室的指令。

处理气体控制程序可以包含用于控制气体成分及流动速率以及可选择地用于在沉积之前使气体流入一或更多处理站以稳定处理站中的压力的代码。在某些实施方案中，处理气体控制程序包含用于在反应室中的衬底上形成膜的期间导入气体的指令。这可以包含针对一批次衬底中的一或更多个衬底而引入不同循环数的气体。

压力控制程序可以包含用于通过调整例如处理站的排放系统中的节流阀、流入处理站的气流等来控制处理站内的压力的代码。压力控制程序可以包含在批次处理期间于一或更多个衬底上进行不同循环数的沉积处理期间维持相同压力的指令。

加热器控制程序可包含用于控制用于加热衬底的加热单元的电流的代码。替代地，加热器控制程序可控制热传气体(例如氦气)向衬底的输送。

等离子体控制程序可包含用于根据本文实施方案而设定一或更多处理站中的RF功率电平、频率、及暴露时间的代码。在一些实施方案中，等离子体控制程序可包含以下指令：在批次处理期间于一或更多衬底上进行不同循环数的沉积处理期间使用相同RF功率电平和/或频率和/或暴露时间的指令。

在一些实施方案中，可能存在与系统控制器950相关的用户接口。该用户接口可包含显示屏幕、设备和/或处理站的图形软件显示、以及使用者输入装置(例如指向装置、键盘、触屏、麦克风等)。

在一些实施方案中，经由系统控制器950调整的参数可涉及处理条件。非限制性的示例包含处理气体成分以及流动速率、温度、压力、等离子体状态(例如RF偏置功率电平以及暴露时间)等。可将这些参数以配方的形式提供给使用者，可利用用户接口将配方输入。用于整批衬底的配方可包含该批次中的一或更多衬底的补偿循环计数，以应对在批处理过程中的厚度趋势。

可经由来自各种处理工具传感器的系统控制器950的模拟和/或数字输入连接而提供监测该处理的信号。可将控制该处理的信号输出于处理工具900的模拟及数字输出连接上。可被监测的处理工具传感器的非限制性示例包含质量流量控制器、压力传感器(例如压力计)、热电偶等。还可包含并且使用传感器以监测和判定室内部的一或更多个表面上的累积情况、和/或室中的衬底上的材料层厚度。可将经适当编程的反馈与控制算法与来自这些传感器的数据一同使用，以维持处理条件。

系统控制器950可提供用于实行上述的沉积处理的程序指令。这些程序指令可控制各种处理参数，例如DC功率电平、RF偏置功率电平、压力、温度、用于衬底的循环数、室内部的至少一个表面上的累积量等。指令可控制参数以根据本文所述的各种实施方案而操作膜堆叠件的原位沉积。

例如，系统控制器可以包含用于执行本文所述技术的控制逻辑，例如(a)判定当前在沉积室内部的至少一个内部区域上的累积沉积材料量；(b)将在(a)中所判定的累积沉积材料量或从中得出的参数应用于(i)达到目标沉积厚度所需的ALD循环数与(ii)代表累积沉积材料量的变量之间的关系，以在给定当前在沉积室内部的内部区域上的累积沉积材料量的情况下获得补偿的ALD循环数，以产生目标沉积厚度；以及在批次衬底中的一或更多衬底上进行补偿数量的ALD循环。该系统还可以包含用于进行下列操作的控制逻辑：判定室中的累积量已到达累积限度并且响应于该判定而停止批次衬底的处理；以及导致对室内部的清洁。

系统控制器通常会包含一或更多个存储器装置以及一或更多处理器，其被配置成执行指令，因此设备会根据本发明而执行方法。用于控制根据本发明的处理操作的含机器可读非暂时性介质指令可被连接至系统控制器。

在一些实施方案中，控制器为系统的部分，该系统可为上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器可以被编程以控制本文公开的任何处理，包括在衬底上执行的循环的数量、处理气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。

概括地说，控制器可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定处理的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。

在一些实现方式中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供处理配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的处理的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的处理和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的处理。

在以上的详细描述中，说明了大量的特定细节，以提供对所提出的实施方案或实现方案的彻底理解。所公开的实施方案或实现方案可以在没有这些特定细节中的一些或者全部的情况下实行。在其他的示例中，为了不使所公开的实施方案或实现方案难以理解，常规的处理操作不会有详细叙述。虽然所公开的实施方案或实现方案是结合特定实施方案或实现方案而进行说明，但应理解，这种描述并非意图限制所公开的实施方案或实现方案。

出于描述所公开的方面的目的，以上的详细叙述是针对某些实施方案或实现方案。然而，可以以许多不同方式应用和实施本文的教导。在以上的详细描述中，参考了附图。虽然充分详细地描述了所公开的实施方案或实现方案以使本领域技术人员能实践这些实施方案或实现方案，但应理解，这些示例并非限制性的；可使用其他实现方案，且可在不偏离所公开的实施方案或实现方案的精神及范围的情况下对其进行变更。此外，应理解，除非另有指示，否则连接词“或”在本文中于适当情况下意指是包含性含义；例如，用语“A、B、或C”意图包含“A”、“B”、“C”、“A与B”、“B与C”、“A与C”、以及“A、B、与C”的可能性。

在本申请中，用语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”、及“部分加工的集成电路”系可互换地使用。本领域技术人员应理解：术语“部分加工的集成电路”可以指集成电路加工的许多阶段的任一者期间的硅晶片。用于半导体装置产业中的晶片或衬底通常包含200mm、或300mm、或450mm的直径。以上的详细说明假设实施方案或实现方案是在晶片上实行、或结合与形成或制造晶片相关的处理而实行。然而，所主张的主题并非如此受限。工件可以是各种外形、尺寸、以及材料。除了半导体晶片外，可利用所主张的标的的其他工件可包含各种对象，如印刷电路板、或印刷电路板的制造等。

除非本公开内容的上下文另外清楚要求，否则整个说明书合权利要求中，术语“包含”、“包含有”等等以包容性意义而非排他性或全面性意义加以解释；即，以“包括但不限于此”的意义。使用单数或复数术语也通常分别包括复数或单数。当术语“或”参照两个以上项目的列表进行使用时，该术语涵盖该术语的以下解释中的全部：在该列表中的项目的任一者、在该列表中的项目中的全部、以及在该列表中的项目的任何组合。术语“实现方案”意指此处所述技术与方法的实现方案，以及实现结构且包含此处所述技术和/或方法的物理对象。