场效应晶体管的导通电阻测量方法及测量装置

技术领域

本发明涉及场效应晶体管的测试领域，具体涉及一种场效应晶体管的导通电阻测量方法及测量装置。

背景技术

检验制作的FET(Field Effect Transistor，场效应晶体管)器件的电性参数是否满足预期标准就需要对制作出的场效应晶体管进行电性参数的测试。随着FET集成器件不断向低功耗发展，对场效应晶体管导通电阻(R

对于多管脚打线场效应晶体管的导通电阻测试，通常是采用继电器或治具探针的连接方式，将相同信号的不同管脚短接后再测试，但是这样的测量方法会引入接触电阻带来的测试误差，导致测量结果不准确。同时也不容易对接触不良的情况做判断，只能通过复测判断，浪费时间和人力。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种场效应晶体管的导通电阻测量方法及测量装置，可以很轻易的对测量过程中可能存在的测试误差做出判断，提高测试准确性，且测量方法简单。

根据本发明提供的一种场效应晶体管的导通电阻测量装置，其中，待测场效应晶体管为封装好的场效应晶体管芯片，待测场效应晶体管的源极与场效应晶体管芯片的多个源极管脚连接，待测场效应晶体管的漏极与场效应晶体管芯片的多个漏极管脚连接，场效应晶体管芯片的每个管脚上均连接有一条加载线和一条测试线，导通电阻测量装置包括：多个恒流源，与场效应晶体管芯片的多个源极管脚和多个漏极管脚上的多条加载线一一对应连接，用以同时向场效应晶体管芯片的多个源极管脚和多个漏极管脚提供相同的测试电流；多个电压测量表，与场效应晶体管芯片的多个源极管脚和多个漏极管脚上的多条测试线一一对应连接，用以测量场效应晶体管芯片的多个源极管脚和多个漏极管脚的压降。

优选地，场效应晶体管芯片还包括栅极管脚，栅极管脚与待测场效应晶体管的栅极连接，用以接收导通电压以使得待测场效应晶体管处于导通状态。

优选地，多个恒流源与多条加载线之间，以及多个电压测量表与多条测试线之间均为开尔文连接。

优选地，导通电阻测量装置还包括：数据处理模块，分别与多个恒流源和多个电压测量表连接，接收多个恒流源输出的多个测试电流和多个电压测量表测量的多个压降，用以根据多个测试电流和多个压降判断恒流源与加载线之间以及电压测量表与测试线之间是否接触良好，并在检测到接触不良时发送报警信号和错误提示，或在检测到接触良好时计算获得场效应晶体管的导通电阻。

根据本发明提供的一种场效应晶体管的导通电阻测量方法，其中，待测场效应晶体管为封装好的场效应晶体管芯片，待测场效应晶体管的源极与场效应晶体管芯片的多个源极管脚连接，待测场效应晶体管的漏极与场效应晶体管芯片的多个漏极管脚连接，场效应晶体管芯片的每个管脚上均连接有一条加载线和一条测试线，导通电阻测量方法包括：对场效应晶体管芯片的栅极管脚输入导通电压，以使待测场效应晶体管导通；采用不同的恒流源对场效应晶体管芯片的多个源极管脚和多个漏极管脚输入相同的测试电流，并测量多个源极管脚和多个漏极管脚中每一个管脚上对应产生的压降；根据测试电流与压降获得待测场效应晶体管的导通电阻。

优选地，根据测试电流与压降获得待测场效应晶体管的导通电阻之前还包括：根据测试电流和压降判断恒流源与场效应晶体管芯片管脚上的加载线之间是否接触良好；根据压降判断电压测量表与场效应晶体管芯片管脚上的测试线之间是否接触良好。

优选地，根据测试电流和压降判断恒流源与场效应晶体管芯片管脚上的加载线之间是否接触良好包括：判断测试电流是否达到预设电流值；若测试电流达到预设电流值，则恒流源与场效应晶体管芯片管脚上的加载线之间接触良好；若测试电流未达到预设电流值，则恒流源与场效应晶体管芯片管脚上的加载线之间接触不良。

优选地，根据测试电流和压降判断恒流源与场效应晶体管芯片管脚上的加载线之间是否接触良好包括：判断压降是否超过钳位阈值；若压降未超过钳位阈值，则恒流源与场效应晶体管芯片管脚上的加载线之间接触良好；若压降超过钳位阈值，则恒流源与场效应晶体管芯片管脚上的加载线之间接触不良。

优选地，根据压降判断电压测量表与场效应晶体管芯片管脚上的测试线之间是否接触良好包括：判断压降与理论值的偏差是否超过第一误差允许范围；若压降与理论值的偏差未超过第一误差允许范围，则电压测量表与场效应晶体管芯片管脚上的加载线之间接触良好；若压降与理论值的偏差超过第一误差允许范围，则电压测量表与场效应晶体管芯片管脚上的加载线之间接触不良。

优选地，根据压降判断电压测量表与场效应晶体管芯片管脚上的测试线之间是否接触良好包括：判断场效应晶体管芯片的相同信号管脚间压降的差值是否超过第二误差允许范围；若场效应晶体管芯片的相同信号管脚间压降的差值未超过第二误差允许范围，则电压测量表与场效应晶体管芯片管脚上的加载线之间接触良好；若场效应晶体管芯片的相同信号管脚间压降的差值超过第二误差允许范围，则电压测量表与场效应晶体管芯片管脚上的加载线之间接触不良。

优选地，根据测试电流和压降判断恒流源与场效应晶体管芯片管脚上的加载线之间是否接触良好之后还包括：判断待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间是否连接异常。

优选地，判断待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间是否连接异常包括：判断压降与理论值的偏差是否超过第一误差允许范围；若压降与理论值的偏差未超过第一误差允许范围，则待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间连接正常；若压降与理论值的偏差超过第一误差允许范围，则待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间连接异常。

优选地，判断待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间是否连接异常包括：

判断场效应晶体管芯片的相同信号管脚间压降的差值是否超过第二误差允许范围；若场效应晶体管芯片的相同信号管脚间压降的差值未超过第二误差允许范围，则待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间连接正常；若场效应晶体管芯片的相同信号管脚间压降的差值超过第二误差允许范围，则待测场效应晶体管的源极或漏极与场效应晶体管芯片的管脚之间连接异常。

优选地，导通电阻测量方法还包括：改变对场效应晶体管芯片的多个源极管脚和多个漏极管脚输入的测试电流值的大小，重新测试以获得多个导通电阻值；计算多个导通电阻值的均值，将均值作为最终的待测场效应晶体管的导通电阻。

优选地，计算多个导通电阻值的均值，将均值作为最终的待测场效应晶体管的导通电阻之前，还包括：比较多个导通电阻值，去除多个导通电阻值中偏差较大的导通电阻值。

本发明的有益效果是：本发明公开了一种场效应晶体管的导通电阻测量方法及测量装置，通过在场效应晶体管芯片的每个源极管脚和每个漏极管脚上分别用一个恒流源提供测试电流，和分别用一个电压测量表测量管脚压降，能够快速定位出存在接触不良的管脚位置，避免由于采用相同信号源和相同测量装置而造成的判断混淆，降低了接触不良情况的判断难度，进而提高测试效率。

采用开尔文连接，消除了电路中导线上产生的压降影响，使得连接产生的接触电阻不影响最终计算导通电阻。

通过设置数据处理模块，实现了对待测场效应晶体管导通电阻的自动测试，节省了人力。

采用不同的恒流源对场效应晶体管芯片的每个源极管脚和漏极管脚提供测试电流，进而获得导通电阻的方法，能够避免由于采用相同信号源和相同测量装置而造成的判断混淆，降低了接触不良情况的判断难度，进而提高测试效率。

在计算获得待测场效应晶体管的导通电阻之前，通过待测场效应晶体管芯片不同管脚上的电压、电流的关系来判断测试中是否存在接触不良的情况，节省了测试时间，提高了测试效率。同时能够快速定位到存在接触不良的管脚位置，判断方法简单，无需进行重新测量。

测试获得多个导通电阻，通过计算该多个导通电阻的均值来获得最终的场效应晶体管的导通电阻，提高了测试结果的准确性。

在计算均值之前，去除多个导通电阻中偏差较大的值，消除了操作失误造成的计算结果异常情况，进一步提高了测试结果的准确性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出本发明实施例提供的场效应晶体管的导通电阻测量装置的结构示意图；

图2示出本发明实施例提供的场效应晶体管的导通电阻测量方法的流程图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

需要特别说明的是，本文中所描述的“多个”，均指代两个或两个以上。

下面，参照附图对本发明进行详细说明。

图1示出本发明实施例提供的场效应晶体管的导通电阻测量装置的结构示意图。

如图1所示，待测的场效应晶体管FET为封装好的场效应晶体管芯片(以下简称芯片)300。在芯片300中，待测场效应晶体管FET的源极通过内部连接线与芯片300的多个源极管脚S连接；待测场效应晶体管FET的漏极通过内部连接线与芯片300的多个漏极管脚D连接；待测场效应晶体管FET的栅极通过内部连接线与芯片300的栅极管脚G连接。

需要说明的是，图1中仅示出待测场效应晶体管FET的源极和漏极分别与芯片300的两个相应管脚连接的图示，但是本领域技术人员可以理解的是，芯片300中待测场效应晶体管FET与芯片300管脚的连接情况也可以是其他的结构，本发明对此不做限制。

芯片300的每个管脚(Pin)都对应连接有一条加载线(Force)和一条测试线(Sense)。芯片300每个管脚的加载线对应接收外部提供的激励信号如测试电流；芯片300每个管脚的测试线与外部测量装置如电压测量表连接。

本实施例中，场效应晶体管的导通电阻测量装置包括多个恒流源100和多个电压测量表200。

多个恒流源100与芯片300的多个源极管脚S和多个漏极管脚G上的多条加载线一一对应连接，用以同时向芯片300的多个源极管脚S和多个漏极管脚D提供测试电流。

进一步地，多个恒流源100中每个恒流源的配置相同，输出相同的测试电流。

多个电压测量表200与芯片300的多个源极管脚S和多个漏极管脚G上的多条测试线一一对应连接，用以测量芯片300多个源极管脚S和多个漏极管脚的压降。

实验人员可以根据多个恒流源100输出的测试电流和多个电压测量表200测量的压降计算获得场效应晶体管FET的导通电阻。

进一步地，多个恒流源100和多个电压测量表200与芯片300每个引脚的加载线和测试线之间均采用开尔文连接，能够消除电路中导线上产生的压降影响，以及使得连接产生的接触电阻不影响最终计算导通电阻。

在一个优选的实施例中，场效应晶体管的导通电阻测量装置还包括数据处理模块。该数据处理模块分别与多个恒流源100和多个电压测量表200连接，接收多个恒流源100输出的多个测试电流和多个电压测量表测量的多个压降，用以根据多个测试电流和多个压降判断恒流源与加载线之间以及电压测量表与测试线之间是否接触良好，并在检测到接触不良时发送报警信号和错误提示，或在检测到接触良好时计算获得场效应晶体管FET的导通电阻R

本实施例中，在芯片300的每个源极管脚和每个漏极管脚上分别用一个恒流源提供测试电流，和分别用一个电压测量表测量管脚压降，能够快速定位出存在接触不良的管脚位置，避免由于采用相同信号源和相同测量装置而造成的判断混淆，降低了接触不良情况的判断难度，进而提高测试效率。

以下结合图2描述的测量方法对测试装置的具体工作原理进行详细说明。

图2示出本发明实施例提供的场效应晶体管的导通电阻测量方法的流程图。

如图2所示，本实施例中，场效应晶体管的导通电阻测量方法包括执行步骤S01至步骤S05，具体如下：

在步骤S01中，对场效应晶体管芯片的栅极管脚输入导通电压，以使待测场效应晶体管导通。

本实施例中，在封装好的场效应晶体管芯片(本文中简称芯片)300中，待测场效应晶体管FET的源极通过内部连接线与芯片300的多个源极管脚S连接；待测场效应晶体管FET的漏极通过内部连接线与芯片300的多个漏极管脚D连接；待测场效应晶体管FET的栅极通过内部连接线与芯片300的栅极管脚G连接。

给待测场效应晶体管FET的栅极提供相应的电压以使得该待测场效应晶体管FET处于导通状态，以方便进一步的测试待测场效应晶体管FET的导通电阻。

在步骤S02中，采用不同的恒流源对场效应晶体管芯片的多个源极管脚和多个漏极管脚输入相同的测试电流，并测量多个源极管脚和多个漏极管脚中每一个管脚上对应产生的压降。

本实施例中，参考图1，对芯片300的多个源极管脚S和多个漏极管脚D输入相同的测试电流时，芯片300多个源极管脚S和多个漏极管脚D中的每一个管脚上的测试电流均由不同的恒流源100提供，但是该不同的恒流源100中每一个恒流源所提供的测试电流均相同。

然后在待测场效应晶体管FET处于导通状态下，由多个电压测量表200测量芯片300多个源极管脚S和多个漏极管脚D中每个管脚的压降。

可以理解的是，芯片300多个源极管脚S和多个漏极管脚D中每一个管脚与多个恒流源100中的每一个恒流源为一一对应关系，且芯片300多个源极管脚S和多个漏极管脚D中每一个管脚与多个电压测量表200中的每一个电压测量表也为一一对应关系。

在步骤S03中，根据测试电流和压降判断恒流源与场效应晶体管芯片管脚上的加载线之间是否接触良好。

本实施例中，基于图1中场效应晶体管的导通电阻测量装置，当待测场效应晶体管FET导通时，多个恒流源100输出到芯片300多个源极管脚S和多个漏极管脚D中每个管脚的测试电流是相等的。

当恒流源100与芯片300管脚上的加载线之间存在接触不良的情况时，恒流源100与芯片300管脚上的加载线之间的等效电阻会相应增加，进而导致恒流源100输出到芯片300管脚上的测试电流达不到预设电流值。因此，判断恒流源100输出的测试电流是否达到预设电流值，进而可以判断恒流源100与芯片300管脚上的加载线之间是否接触良好。

进一步地，若测试电流达到预设电流值，则表示恒流源100与芯片300管脚(本文中芯片管脚均指代场效应晶体管芯片的多个源极管脚和多个漏极管脚)上的加载线之间接触良好；若测试电流未达到预设电流值，则表示恒流源100与芯片300管脚上的加载线之间接触不良。通过比较每一个恒流源100输出的测试电流是否达到预设电流值，进而可以判断出发生接触不良的管脚位置，判断方法简单。

在本发明的一个可选实施例中，当恒流源100与芯片300管脚上的加载线之间存在接触不良的情况时，由于等效电阻的增加，测量获得的芯片300管脚上的压降会超过钳位阈值。因此，通过测量芯片300多个源极管脚S和多个漏极管脚D中每个管脚上的压降，并判断芯片300多个源极管脚S和多个漏极管脚D中每个管脚上的压降是否达到钳位阈值，进而也可以判断恒流源100与芯片300管脚上的加载线之间是否接触良好。

进一步地，若压降未超过钳位阈值，则表示恒流源100与芯片300管脚上的加载线之间接触良好；若压降超过钳位阈值，则表示恒流源100与芯片300管脚上的加载线之间接触不良。通过比较芯片300多个源极管脚S和多个漏极管脚D中每个管脚上的压降是否达到钳位阈值，进而可以判断出发生接触不良的管脚位置，判断方法简单。

在步骤S04中，根据压降判断电压测量表与场效应晶体管芯片管脚上的测试线之间是否接触良好。

本实施例中，基于图1中场效应晶体管的导通电阻测量装置，当待测场效应晶体管FET导通时，芯片300多个源极管脚S和多个漏极管脚D中相同信号管脚上的压降是相等的。

当电压测量表200与芯片300管脚上的测试线之间存在接触不良的情况时，测量获得的芯片300管脚上的压降会与理论值存在较大偏差，同时芯片300多个源极管脚S和多个漏极管脚D中相同信号管脚上的压降也会相差较大。

因此，通过测量芯片300多个源极管脚S和多个漏极管脚D中每一个管脚上的压降，并判断所测得的压降与理论值的偏差是否超过第一误差允许范围，或者比较芯片300多个源极管脚S和多个漏极管脚D中相同信号管脚间压降的差值是否超过第二误差允许范围，进而可以判断电压测量表200与芯片300管脚上的测试线之间是否接触良好。

进一步地，若压降与理论值的偏差未超过第一误差允许范围，则表示电压测量表200与芯片300管脚上的加载线之间接触良好；若压降与理论值的偏差超过第一误差允许范围，则表示电压测量表200与芯片300管脚上的加载线之间接触不良。通过比较芯片300多个源极管脚S和多个漏极管脚D中每个管脚上的压降与理论值的偏差是否超过第一误差允许范围，进而可以判断出发生接触不良的管脚位置，判断方法简单。

进一步地，若芯片300的相同信号管脚间压降的差值未超过第二误差允许范围，则表示电压测量表200与芯片300管脚上的加载线之间接触良好；若芯片300的相同信号管脚间压降的差值超过第二误差允许范围，则表示电压测量表200与芯片300管脚上的加载线之间接触不良。

在一个优选的实施例中，在上述步骤S03之后，还包括判断待测场效应晶体管FET的源极或漏极与芯片300的管脚之间是否连接异常。

进一步的，判断待测场效应晶体管FET的源极或漏极与芯片300的管脚之间是否连接异常的判断方法与判断电压测量表与场效应晶体管芯片管脚上的测试线之间是否接触良好的判断方法相同，此处不再赘述。

在步骤S05中，当恒流源与场效应晶体管芯片管脚上的加载线之间以及电压测量表与场效应晶体管芯片管脚上的测试线之间均接触良好时，根据测试电流与压降获得待测场效应晶体管的导通电阻。

本实施例中，当通过步骤S03和步骤S04的判断，待测场效应晶体管FET的源极和/或漏极与芯片300的管脚之间的连接线、电压测量表200与芯片300管脚上的测试线之间以及恒流源100与芯片300管脚上的加载线之间均接触良好或不存在异常情况时，根据测量所获得的芯片300多个管脚上的压降，以及恒流源100输出的测试电流，利用欧姆定律计算即可得到待测场效应晶体管FET的导通电阻。

在一个优选的实施方式中，可以改变恒流源100输出的测试电流值的大小，并重复上述步骤，测试获得多个待测场效应晶体管FET的导通电阻值，最后计算该多个导通电阻值的均值，并将该均值作为最终的待测场效应晶体管FET的导通电阻值。通过此种方式，提高了测试结果的准确性。

进一步地，还可以比较所获得的多个导通电阻值，去掉其中偏差较大的导通电阻值后再计算均值。通过此种方式，可以消除操作失误造成的计算结果异常情况，进一步提高测试结果的准确性。

综上，本发明本实施例中，通过给电流测电压的方式来测试场效应晶体管的导通电阻，测量方法简单、易操作。

同时，为封装好的场效应晶体管芯片的每个源极管脚和每个漏极管脚分别连接恒流源来提供测试电流，以及为封装好的场效应晶体管芯片的每个源极管脚和每个漏极管脚分别连接电压测量表来进行压降测量，进而可以通过不同管脚上的电压、电流的关系来判断测试中是否存在接触不良的情况，且能够快速定位到存在接触不良的管脚位置，判断方法简单，无需进行重新测量。

恒流源、电压测量表与封装后芯片管脚之间采用开尔文连接，能够消除电路中导线上产生的压降影响，以及使得连接产生的接触电阻不影响最终计算导通电阻，提高测量结果的准确性。

应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。