超β晶体三极管及其制作方法

技术领域

本发明属于半导体器件设计及制造领域，特别是涉及一种超β晶体三极管及其制作方法。

背景技术

晶体三极管具有围绕P型区域的两个N型区域。N型区域中的一个是集电极，P型区域是基极以及N型区域中的第二个是发射极。根据晶体三极管的电压偏置方式，晶体三极管将具有不同的操作模式。当发射极-基极结被反向偏置并且集电极-基极结被反向偏置时，晶体三极管以截止模式操作。当发射极-基极结被正向偏置且集电极-基极结被反向偏置时，晶体三极管以有源模式操作，以及当发射极-基极结被正向偏置且集电极-基极结被正向偏置时，晶体三极管以饱和模式操作。当晶体管用作放大器时使用有源模式，以及当晶体管用作开关时使用截止模式和饱和模式。晶体三极管的一个参数是共发射极电流增益，其通常被称为β或HFE。当处于有源模式时，共发射极电流增益是集电极电流与基极电流的比率。

现有的晶体三极管结构为了减少基区复合，保证足够的基区输运系数，基区通常都做的很浅，其掺杂浓度较低。所以现有晶体三极管结构存在较大的基区穿通风险；而且由于均匀低浓度的基区会存在较大的横向NPN漏电流，导致发射结的注入效率较低，漏电大，电流增益较小。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超β晶体三极管及其制作方法，用于解决现有技术中的现有晶体三极管结构存在较大的基区穿通风险的问题。

为实现上述目的及其他相关目的，本发明提供一种超β晶体三极管的制作方法，所述制作方法包括：提供一衬底，基于所述衬底形成第一导电类型的隔离埋层及第一导电类型的掺杂层，所述隔离埋层位于所述掺杂层的底部；于所述掺杂层中形成第二导电类型的基区；于所述基区周侧形成第二导电类型的掺杂岛，所述掺杂岛的掺杂浓度大于所述基区的掺杂浓度；于所述衬底中形成第一导电类型的集电区，所述集电区与所述基区间隔设置；于所述基区中形成第一导电类型的发射区。

可选地，所述基区的掺杂浓度范围为5e17cm

可选地，所述集电区的掺杂浓度大于所述掺杂层的掺杂浓度，且所述隔离埋层的掺杂浓度大于所述掺杂层的掺杂浓度。

可选地，所述基区的注入结深小于或等于所述掺杂岛的注入结深。

可选地，还包括于所述基区中形成第二导电类型的接触区的步骤及于所述集电区中形成第一导电类型的接触区的步骤，所述第二导电类型的接触区的掺杂浓度大于所述掺杂岛的掺杂浓度，所述第一导电类型的接触区的掺杂浓度大于所述集电区的掺杂浓度。

可选地，所述集电区的底部至少与部分所述隔离埋层相连，所述掺杂岛的底部至少与部分所述隔离埋层相连。

可选地，于所述衬底中形成第一导电类型的隔离埋层及第一导电类型的掺杂层，所述隔离埋层位于所述掺杂层的底部包括：通过离子注入工艺于所述衬底内部形成隔离埋层；通过离子注入工艺于所述衬底表层形成掺杂层；或者：通过离子注入工艺于所述衬底表层形成隔离埋层；通过外延工艺于所述衬底上形成掺杂层。

本发明还提供一种超β晶体三极管，包括：衬底，所述衬底中形成第一导电类型的隔离埋层；第一导电类型的掺杂层，形成于所述衬底表层或所述衬底上，所述隔离埋层位于所述掺杂层的底部；第二导电类型的基区，形成于所述掺杂层中；第二导电类型的掺杂岛，形成于所述基区周侧，所述掺杂岛的掺杂浓度大于所述基区的掺杂浓度；第一导电类型的集电区，形成于所述衬底中，所述集电区与所述基区间隔设置；第一导电类型的发射区，形成于所述基区中。

可选地，所述基区的掺杂浓度范围为5e17cm

可选地，所述隔离埋层的掺杂浓度范围为1e17cm

可选地，所述基区中还形成有第二导电类型的接触区，所述第二导电类型的接触区的掺杂浓度大于所述掺杂岛的掺杂浓度，所述集电区中还形成有第一导电类型的接触区，所述第一导电类型的接触区的掺杂浓度大于所述集电区的掺杂浓度。

可选地，所述集电区的底部至少与部分所述隔离埋层相连，所述掺杂岛的底部至少与部分所述隔离埋层相连。

可选地，所述集电区的掺杂浓度大于所述掺杂层的掺杂浓度，且所述隔离埋层的掺杂浓度大于所述掺杂层的掺杂浓度。

可选地，所述基区的注入结深小于或等于所述掺杂岛的注入结深。

可选地，所述基区形成于所述掺杂层的上表层，所述掺杂岛、所述隔离埋层组成的包围罩结构将所述基区包围。

如上所述，本发明的超β晶体三极管及其制作方法，具有以下有益效果：

本发明通过在基区周侧通过高浓度的离子注入形成掺杂岛，该掺杂岛与基区具有浓度梯度，该掺杂岛不但能辅助底部横向耗尽，辅助基区底部快速夹断，防止基区穿通，而且由于该掺杂岛的存在，非工作基区的P型浓度较高，极大幅度地减小了横向NPN的漏电，从而使器件可以产生较高的电流增益。

本发明的超β晶体三极管能有效降低基区纵向电场，减小器件的横向漏电，可以达到较好的防止基区穿通和提高电流放大系数的平衡。

附图说明

图1～图7显示为本发明实施例的超β晶体三极管的制作方法各步骤所呈现的结构示意图，其中，图7显示为本发明实施例的超β晶体三极管的结构示意图。

元件标号说明

101 衬底

102 隔离埋层

103 掺杂层

104 基区

105 掺杂岛

106 集电区

107 第二导电类型的接触区

108 发射区

109 第一导电类型的接触区

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

现有的晶体三极管结构为了减少基区复合，保证足够的基区输运系数，基区通常都做的很浅，其掺杂浓度较低。所以现有晶体三极管结构存在较大的基区穿通风险；而且由于均匀低浓度的基区会存在较大的横向NPN漏电流，导致发射结的注入效率较低，漏电大，电流增益较小。本发明通过在基区周侧通过高浓度的离子注入形成掺杂岛105，该掺杂岛105与基区具有浓度梯度，该掺杂岛105不但能辅助底部横向耗尽，辅助基区底部快速夹断，防止基区穿通，而且由于该掺杂岛105的存在，非工作基区的P型浓度较高，极大幅度地减小了横向NPN的漏电，从而使器件可以产生较高的电流增益。

为了解决上述问题，如图1～图7所示，本实施例提供一种超β晶体三极管的制作方法，所述制作方法包括以下步骤：

如图1所示，首先进行步骤1)，提供一衬底101，于所述衬底101中形成第一导电类型的隔离埋层102。

作为示例，所述衬底可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为Si衬底。

作为示例，可以通过离子注入工艺及退火工艺于所述衬底中形成第一导电类型的隔离埋层102。在本实施例中，所述隔离埋层102的掺杂浓度范围为1e17cm

如图2所示，然后进行步骤2)，于所述衬底101上形成第一导电类型的掺杂层103，所述隔离埋层102位于所述掺杂层底部。

作为示例，可以采用气相外延工艺于所述衬底101上形成第一导电类型的掺杂层103，优选地，所述掺杂层103的材料与所述衬底101选用为相同的材料，在本实施例中，所述掺杂层103的材料为Si。

所述掺杂层103的掺杂浓度范围可以为1e16cm

在另一实施例中，也可以首先通过离子注入工艺于所述衬底内部形成所述隔离埋层102，然后通过离子注入工艺于所述衬底的表层形成掺杂层103，通过控制所述隔离埋层102的深度位置，使所述隔离埋层102位于所述掺杂层103的底部。

如图3所示，接着进行步骤3)，于所述掺杂层103中形成第二导电类型的基区104。

例如，可以通过光刻工艺、离子注入工艺及退火工艺于所述掺杂层103中形成第二导电类型的基区104，所述基区104的掺杂浓度范围可以为5e17cm

如图4所示，接着进行步骤4)，于所述基区104周侧形成第二导电类型的掺杂岛105，所述掺杂岛105的掺杂浓度大于所述基区104的掺杂浓度。所述掺杂岛105的底部至少与部分所述隔离埋层102相连。

在本实施例中，所述基区104的注入结深小于或等于所述掺杂岛105的注入结深。所述基区104形成于所述掺杂层103的上表层，所述掺杂岛105、所述隔离埋层102组成的包围罩结构将所述基区104包围。

例如，可以通过光刻工艺、离子注入工艺及退火工艺于所述基区104周侧形成第二导电类型的掺杂岛105，所述掺杂岛105的掺杂浓度大于所述基区104的掺杂浓度，在本实施例中，所述掺杂岛105的掺杂浓度范围为大于或等于5e18cm

如图5所示，接着进行步骤5)，于所述衬底101中形成第一导电类型的集电区106，所述集电区106与所述基区104间隔设置。

例如，可以通过光刻工艺、离子注入工艺及退火工艺于所述衬底101中形成第一导电类型的集电区106，所述集电区106与所述基区104间隔设置，同时所述集电区106的底部至少与所述隔离埋层102部分相连。作为示例，所述集电区106的掺杂浓度范围为1e17cm

如图6所示，接着进行步骤6)，于所述基区104中形成第二导电类型的接触区107，所述第二导电类型的接触区107的掺杂浓度大于所述掺杂岛105的掺杂浓度，以降低基区104的接触电阻。

如图7所示，最后进行步骤6)，于所述基区104中形成第一导电类型的发射区108。

例如，可以通过光刻工艺、离子注入工艺及退火工艺于所述基区104中形成第一导电类型的发射区108，所述发射区108的掺杂浓度范围为1e17cm

在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电。当然，在其他的实施例中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。

如图7所示，本实施例还提供一种超β晶体三极管，包括：衬底101，所述衬底101中形成第一导电类型的隔离埋层102；第一导电类型的掺杂层103，形成于所述衬底101表层或所述衬底101上，所述隔离埋层102位于所述掺杂层103的底部；第二导电类型的基区104，形成于所述掺杂层103中；第二导电类型的掺杂岛105，形成于所述基区104周侧，所述掺杂岛105的掺杂浓度大于所述基区104的掺杂浓度；第一导电类型的集电区106，形成于所述衬底101中，所述集电区106与所述基区104间隔设置；第一导电类型的发射区108，形成于所述基区104中。

作为示例，所述衬底101可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为Si衬底。

作为示例，所述掺杂层103的掺杂浓度范围可以为1e16cm

作为示例，所述基区104的掺杂浓度范围可以为5e17cm

在本实施例中，所述基区104的注入结深小于或等于所述掺杂岛105的注入结深。所述基区104形成于所述掺杂层103的上表层，所述掺杂岛105、所述隔离埋层102组成的包围罩结构将所述基区104包围。

作为示例，所述隔离埋层102的掺杂浓度范围为1e17cm

在本实施例中，所述基区104中还形成有第二导电类型的接触区107，所述第二导电类型的接触区107的掺杂浓度大于所述掺杂岛105的掺杂浓度，所述集电区106中还形成有第一导电类型的接触区109，所述第一导电类型的接触区109的掺杂浓度大于所述集电区106的掺杂浓度。

在本实施例中，所述集电区106的底部至少与部分所述隔离埋层102相连，所述掺杂岛105的底部至少与部分所述隔离埋层102相连。

在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电。当然，在其他的实施例中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。

如上所述，本发明的超β晶体三极管及其制作方法，具有以下有益效果：

本发明通过在基区104周侧通过高浓度的离子注入形成掺杂岛105，该掺杂岛105与基区104具有浓度梯度，该掺杂岛105不但能辅助底部横向耗尽，辅助基区104底部快速夹断，防止基区104穿通，而且由于该掺杂岛105的存在，非工作基区104的P型浓度较高，极大幅度地减小了横向NPN的漏电，从而使器件可以产生较高的电流增益。

本发明的超β晶体三极管能有效降低基区104纵向电场，减小器件的横向漏电，可以达到较好的防止基区104穿通和提高电流放大系数的平衡。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。