封装结构及其形成方法

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种封装结构及其形成方法。

背景技术

在习知的光集成电路单元(PIC unit)中，多条光导(Wave Guider，WG)会对应于光纤阵列(FAU)中的各个光纤(fiber)且穿过FAU中的对应光纤，并且可以采用边沿耦合(edgecoupling)方式将被调变后镭射源(laser source)的讯号传递出去。

如图1A所示，光引擎(optical engine，OE)是内含PIC 12/电集成电路(EIC)14的单元。若想要降低OE的整体宽度，可将FAU 16内缩到PIC12与EIC 14之间，如图1B所示。但是PIC与EIC之间为了容纳FAU则必须额外利用高导电柱(tall pillar)22(图1A和图1B)来电性连接PIC 12与EIC 14，这样的结构会增加OE的整体厚度，因此需要可以同时兼顾OE的整体宽度与厚度的设计。

发明内容

针对相关技术中的上述问题，本发明提出一种封装结构及其形成方法。

本发明的实施例提供了一种封装结构，包括：基板；光集成电路，位于基板上方，光集成电路的上表面上具有光导；光纤阵列，位于光集成电路的光导上方，并且光纤阵列的光导光耦合至光集成电路的光导。

在一些实施例中，封装结构还包括，绝缘层位于光集成电路与光纤阵列之间并且具有空腔，空腔容纳光集成电路的光导。

在一些实施例中，绝缘层中具有位于空腔上方的通孔，其中，光纤阵列的光导穿过通孔进入空腔。

在一些实施例中，至少空腔内的光纤阵列的光导的延伸方向与绝缘层上方的光纤阵列的光导的延伸方向不同。

在一些实施例中，封装结构还包括底部填充物，底部填充物位于光集成电路和光纤阵列之间，并且围绕部分光纤阵列的光导。

在一些实施例中，封装结构还包括电集成电路。电集成电路位于光集成电路上方。在一些实施例中，电集成电路与光集成电路间隔开的位于基板上方。

在一些实施例中，封装结构还包括线路层，线路层位于电集成电路与光集成电路之间。电集成电路通过线路层与光集成电路电性连接。

在一些实施例中，由绝缘层的上表面暴露的线路层通过引线与基板电性连接。

在一些实施例中，引线由保护层包覆，并且保护层覆盖绝缘层和光集成电路的侧壁。

本发明的实施例还提供了一种形成封装结构的方法，包括：在基板上形成光集成电路，其中，光集成电路的与基板相对的表面上具有光导；在光集成电路的与基板相对一侧形成光纤阵列，并且将光纤阵列的光导连接至光集成电路的光导。

在一些实施例中，形成封装结构的方法还包括：在载体上形成具有空腔的绝缘层；将绝缘层与光集成电路接合，并且，在接合之后，光集成电路的光导容纳在空腔内去除载体。

在一些实施例中，形成光纤阵列包括：将光纤阵列的光导穿过绝缘层进入空腔而连接至光集成电路的光导，并且进入空腔内的光纤阵列的光导的延伸方向与未进入绝缘层的光纤阵列的光导的延伸方向不同。

在一些实施例中，所形成的绝缘层中还具有位于空腔上方的通孔，其中，形成光纤阵列包括：将光纤阵列的光导穿过通孔而进入空腔，以与光集成电路的光导连接。

在一些实施例中，在形成光纤阵列之后还包括：在光集成电路和光纤阵列之间形成保护层，其中，保护层围绕部分光纤阵列的光导。

在一些实施例中，在形成光集成电路之后还包括：在光集成电路上方形成电集成电路。

在一些实施例中，在形成电集成电路之前还包括：在载体上形成线路层；将线路层接合在光集成电路的与基板相对的一侧；去除载体，其中，在去除载体之后，在线路层上形成电集成电路。

在一些实施例中，在将线路层与光集成电路接合之后，还包括：形成引线，引线连接由绝缘层的上表面暴露的线路层和基板的线路层。

在一些实施例中，形成包覆引线的保护层，并且保护层覆盖绝缘层和光集成电路的侧壁。

在一些实施例中，在形成光集成电路之后还包括：在基板的与光集成电路相同一侧上形成电集成电路。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1A和图1B是现行的光引擎封装结构的示意图。

图2A是根据本发明实施例的封装结构示意图。

图2B是图2A的封装结构的俯视图。

图3A、图3B和图3C分别示出了光导的立体视图、俯视图和侧视图。

图4是图2A所示的封装结构的部分的放大视图。

图5至图7B分别是根据本发明其他实施例的封装结构示意图。

图8A至图8Q分别示出了根据本发明实施例的封装结构的方法的各个阶段的示意图。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

根据本发明的实施例，提供了一种封装结构。图2A是根据本发明实施例的封装结构200的示意图。图2B是图2A的封装结构200的俯视图。参考图2A和图2B所示，本发明提供的封装结构200包括基板202、PIC 210和FAU 220。PIC 210设置在基板202上方。在一些实施例中，PIC 210可以是硅光集成电路(Si-Ph IC)。在一些实施例中，PIC 210可以通过胶层205接合至基板202。PIC 210的上表面上设置有光导215。FAU 220位于PIC 210的光导215上方(而非放置在现行结构中的PIC 210的侧边)，FAU220的朝向PIC 210的表面处具有多个光导225。FAU 220的光导225光耦合至PIC 210的光导215以进行FAU 220与PIC 210之间的光耦。

在一些实施例中，基板202的宽度限定封装结构200的宽度X。封装结构200的宽度X可以达到几十mm至几百mm的范围内，例如可以在10mm至900mm的范围内。基板202的底面至FAU 220的顶面的距离限定封装结构200的厚度Y。在一些实施例中，封装结构200的厚度Y可以达到几mm至几十mm的范围内，例如可以在1mm至90mm的范围内。

本发明的上述技术方案，通过FAU 220与PIC 210的光耦方式，可以在结构上于PIC210上方为FAU 220提供较大的面积，适合大面积的FAU220，并且不会对FAU 220的厚度造成限制。此外，PIC 210直接设置在基板202表面上，可以有利于PIC 210的散热性能。

为了便于理解本发明，图3A示出了光导的立体视图。图3B示出了光导的俯视图。图3C示出了光导的侧视图。如图3A至图3C所示，PIC 210的光导215可以包括光导部2151以及包层(cladding)2152。位于光导部2151的末端设置有多个光栅(raster)2154，光栅2154用于接收来自FAU255的光将光传输到激光二极管2155。在一些实施例中，PIC 210的光导215之间的节距P可以在50μm至500μm的范围内。

如图2A所示，本发明的封装结构200还包括绝缘层232，绝缘层232位于PIC 210与FAU 220之间。在一些实施例中，绝缘层也可以称为介电层。绝缘层232的材料可以包括聚酰亚胺(PI)、环氧树脂(epoxy)、绝缘介质胶膜(ABF)、聚丙烯(PP)或/和丙烯酸、有机光敏、非光敏液体或/和干膜材料。并且，绝缘层232内具有空腔235，空腔235用于容纳PIC的光导215。绝缘层232中还具有设置在空腔235上方的多个通孔236。FAU220的光导225可以穿过通孔236进入空腔235。通过设置通孔236和空腔235，可以提供良好性能的PIC 210封装应用。

由于本发明的封装结构200中，FAU 220是采用光导225与PIC 210的光导215进行对准和耦光，但是因制程中所使用的接合头(bond head)的精准度不高，故有可能会导致FAU 220与PIC 210的光导215未对准。在本发明的一些实施例中，空腔235内的FAU 220的光导225的延伸方向与绝缘层上方的FAU 220的光导225的延伸方向不同。由于FAU 220的光导225穿过通孔236和空腔235，通孔236的侧壁之间的距离提供了具有精度和转向角的光导，当光导接触过孔壁会旋转一个夹角，故FAU 220经过接合头下压后可以通过通孔236和空腔235来自动对准。

图4是图2A所示的封装结构的部分的放大视图。结合图2A和图4所示，插入空腔235的FAU 220的光导225形成的角度θ在0°～45°的范围内。绝缘层232的数量可以是多个，并且通孔236可以形成在至少两个绝缘层232中。位于至少两个绝缘层232中的通孔236的侧壁与水平方向形成一锐角，例如αb、αm、αt。在一些实施例中，αb、αm、αt中的每个在10°～85°的范围内。通孔236的尺寸(最大宽度)可以在80μm至200μm的范围内。在其他实施例中，FAU 220的光导225也可以垂直地插入空腔235中并垂直地耦合至PIC 210的光导215。

继续参考图2A，底部填充物260设置在PIC 210和FAU 220之间，底部填充物260围绕部分FAU 220的光导225。底部填充物260还可以填充最上方绝缘层232的通孔236内以固定FAU 220。在一些实施例中，底部填充物260的材料可以包括聚酰亚胺(PI)、环氧树脂(epoxy)、绝缘介质胶膜(ABF)、聚丙烯(PP)或/和丙烯酸、有机光敏、非光敏液体或/和干膜材料。底部填充物260可用于固定FAU 220并保证PIC 210与FAU220的对准。

PIC 210上方还设置有EIC 280。EIC 280与FAU 220在横向上间隔开。在一些实施例中，PIC 210的宽度可以在20μm至100μm的范围内。EIC 280的宽度可以在20μm至100μm的范围内。EIC 280下方的绝缘层232内设置有线路234，因此绝缘层232与绝缘层232内的线路234统称为线路层230。线路层230位于EIC 280与PIC 210之间。在一些实施例中，线路层230中的线路234的线宽/线间隔的值在1μm～30μm/1μm～30μm的范围内，线路层230中的线路234的节距(pitch)在2μm～60μm的范围内。在一些实施例中，线路层230通过粘合层228与PIC 210接合。粘合层228的厚度可以例如在20μm至80μm的范围内。粘合层228的材料可以是绝缘材料。粘合层228也可以称为绝缘层。

线路层230与PIC 210电性连接。引线238与基板202电性连接。在一些实施例中，引线238的直径可以在10μm～100μm的范围内。引线238可以由底部填充物260(保护层)包覆，并且底部填充物260覆盖绝缘层232和PIC 210的侧壁。

图5示出了根据本发明另一实施例的封装结构500的示意图。如图5所示，与图2A所示的封装结构200不同的是，EIC 280与PIC 210间隔开的位于基板202上方。EIC 280可以通过引线238及线路层230与PIC 210电性连接。图5所示的封装结构500的其他方面可以与图2A所示的封装结构200类似，此处不再赘述。

图6示出了根据本发明另一实施例的封装结构600的示意图。如图6所示，代替图2A中的引线238，在该实施例中，PIC 210中可以设置有穿过PIC 210的转接器(interposer)219，并且线路层230中的线路234可以通过转接器219与PIC 210的相对面的焊料球218电性连接。图6所示的封装结构600的其他方面可以与图2A所示的封装结构200类似，此处不再赘述。

图7A和图7B分别示出了根据本发明另一实施例的封装结构700的侧视和俯视示意图。如图7A和图7B所示，EIC 280的数量也可以是多个，例如两个。在该实施例中，FAU 220的数量可以是四个。四个FAU 220相邻设置并位于两个EIC 280之间。应理解，图7A和图7B所示的FAU 220的数量、EIC 280的数量以及FAU 220和EIC 280的布局位置仅是示例性的，FAU220的数量、EIC 280的数量以及FAU 220和EIC 280的布局位置可以是其他任何适当的配置。

本发明实施例还提供了一种形成封装结构的方法。图8A至图8Q分别示出了根据本发明实施例的封装结构的方法的各个阶段的示意图。

首先，如图8A所示，在第一载体801上形成第一粘合层802、位于第一粘合层802上的第一晶种层811、位于第一晶种层811上的第一光刻胶层821。对第一光刻胶层821进行曝光和显影，而在第一光刻胶层821中形成多个第一开口831，如图8B所示。在第一开口831中电镀金属材料840。

然后，去除第一光刻胶层821，如图8C所示，并在第一晶种层811和金属材料840上覆盖介电层232。对介电层232进行图案化，而在介电层232中形成空腔235和第二开口832，如图8D所示。空腔235可以暴露介电层232下方的第一晶种层811。第二开口832位于金属材料840上方并可以由第二开口832暴露出金属材料840。在空腔235内、第二开口832内和介电层232上形成第二晶种层。由于空腔235暴露介电层232下方的第一晶种层811，第二开口832暴露出金属材料840，所以第二晶种层812与空腔235和第二开口832下方的第一晶种层811接触。

如图8E所示，在介电层232上、空腔235上和第二开口832上形成第二光刻胶层822。并且，对第二光刻胶层822进行曝光和显影，而形成位于第二开口832上方的第三开口833。经由第三开口833在第二开口832内填充金属材料840。并且，也在第三开口833的底部形成金属材料840。如图8F所示，去除由第二光刻胶层822覆盖的第二晶种层812并去除第二光刻胶层822。所形成的介电层232上方的第二晶种层812和金属材料840以及形成在介电层232中的第一晶种层811上的金属材料840可以用作后续的线路层230(图8G)中的迹线(trace)2301，形成在介电层232中的迹线2301之间的第二晶种层812和金属材料840可以用作线路层中的通孔2302，通孔2302用于互连上下相邻的迹线2301。

可以重复执行图8C至图8F中所示的步骤，从而形成线路层230，如图8G所示。线路层230可以例如是扇出(Fanout)线路层。线路层230包括在相应的介电层232中形成具有期望层数的迹线2301和用于互连迹线2301的通孔2302。迹线2301和通孔2302可以统称为线路层230中的线路234。另外，还在空腔235上方的介电层232中形成与空腔235连通的多个通孔236。在一些实施例中，通孔236在最上方介电层中的宽度大于通孔236在其他介电层232中的宽度。

如图8H所示，将图8G所得的结构倒置并通过第二粘合层806接合至第二载体804。去除第一粘合层802和第一载体801。然后，如图8I所示，例如通过蚀刻工艺来去除暴露出的第一晶种层811。

如图8J所示，在线路层230上方施加第三粘合层228(即，图2A中的粘合层228)的材料，利用接合头(Bonding Head)910拾取并放置PIC 210到线路层230和第三粘合层228的材料上方。其中，PIC 210的朝向线路层230的表面上具有光导215以及电连接件216。在PIC210与线路层230接合之后，如图8K所示，PIC 210的电连接件216可以电连接至线路层230中的线路234。通过粘合层228将PIC 210与线路层230接合。与空腔235相对应的位置不存在粘合层228，因此空腔235也延伸到粘合层228中。PIC 210的光导215容纳在空腔235中。随后，可以沿着图8K中的虚线执行切割工艺。

利用接合头910拾取并放置切割后的图8K中的结构在基板202上，得到如图8L所示。在一些实施例中，可以通过胶层205来与基板202接合。在一些实施例中，基板202的暴露的表面上可以具有导电线路2021。去除线路层230上方的第二载体804和第二粘合层806，如图8M所示。并且，利用毛细管(Capillary)920将引线238的一端连接至线路层230的表面上的线路234，引线238的另一端连接至基板202的表面上的导电线路2021。如图8N所示，利用接合头910拾取并放置EIC 280在线路层230上，EIC 280通过电连接件286与线路层230的表面上的线路234电连接。

如图8O所示，利用接合头910拾取并放置FAU 220在空腔235和通孔236上方。其中，FAU 220在朝向线路层230的表面上具有光导225。在放置FAU 220的过程中，FAU 220的光导225穿过通孔236并进入空腔235中，以与PIC 210的光导215光耦合。

如图8P所示，形成底部填充物260。底部填充物260可以围绕线路层上方的FAU 220的光导225、EIC 280的下部和引线238。底部填充物260还可以填充在线路层230的最上方介电层232的通孔236内以固定FAU220。在一些实施例中，可以通过单独的制程形成包覆引线238的底部填充物260。换言之，包覆引线238的底部填充物260可以与FAU 220和EIC 280下方的底部填充物260通过不同的制程形成，并且包覆引线238的底部填充物260可以与FAU220和EIC 280下方的底部填充物260的材料不同。

然后，如图8Q所示，将图8P中所得的结构倒置，并在基板202的焊盘208上形成焊料球209。沿着图8Q中的虚线对基板202执行切割工艺，然后将切割后的结构倒置可以得到图2A所示的封装结构。

本发明的上述形成封装结构的方法，首先在第一载体801上制造线路层230，并在线路层230中还制造了空腔235和通孔236。然后，线路层230与PIC 210和EIC 280接合。接下来，FAU 220插入通孔236和空腔235与PIC 210光耦合。此外，FAU 220可以通过底部填充物260固定在线路层230最上表面内的通孔236中。在结构上，所形成的封装结构可以在PIC210上方为FAU 220提供较大的面积，适合大面积的FAU 220，并且不会对FAU 220的厚度造成限制。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。