一种提高数字闭环加速度计测量精度的方法与装置

技术领域

本发明涉及加速度计测量技术领域，尤其涉及一种提高数字闭环加速度计测量精度的方法与装置。

背景技术

石英挠性加速度计(简称加速度计)是在液浮摆式加速度计及金属挠性加速度计基础上发展起来的新一代力反馈摆式加速度计，具有结构简单、长期稳定性好、灵敏度高、功耗低及易于小型化的特点，广泛应用于各种飞行器、陆军地面车辆、战术导弹、潜艇、船舶等惯性导航领域。

传统模拟石英挠性加速度计其输出为模拟电流或电压信息，再借助开环模数转换装置(I/F、V/F、A/D电路)来实现模数之间的转换。但是在转换过程中，由于受电路元器件线性度、温度漂移等因素的影响，容易导致系统整体精度下降，造成加速度计表头精度的损失。

作为惯性技术的重要组件，加速度计系统的高精度是其发展的一个重要趋势，提高加速度计系统的测量精度能够提升整个导航和制导系统的精度，改善整个惯性导航系统的性能，为当前数字闭环石英挠性加速度计可以达到的现实精度提供参考，同时为石英挠性加速度计性能指标的进一步优化提供理论依据。然而，现有全数字闭环挠性加速度计的环路各部分增益影响不明确，制约了整个加速度计系统的高精度发展。

针对上述的问题，尚未提出有效地解决方案。

发明内容

本发明实施例提供了一种提高数字闭环加速度计测量精度的方法与装置，以至少解决现有数字闭环加速度计的环路参数对闭环系统测量精度影响不明确，制约了整个加速度计系统高精度发展的技术问题。

根据本发明实施例的一个方面，提供了一种提高数字闭环加速度计测量精度的方法，包括：建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；基于隐函数求解的方式确定所述环路参数对所述闭环系统测量精度的影响，得到所述环路参数对应的影响分析结果；基于固定低位的方式确定目标转换器在不同位数下的量化误差对所述闭环系统测量精度的影响，得到所述目标转换器对应的影响分析结果；根据所述环路参数对应的影响分析结果以及所述目标转换器对应的影响分析结果，调整所述环路参数和所述目标转换器的位数。

可选地，建立数字闭环加速度计的闭环系统误差模型，包括：对数字闭环加速度计的表头组件、检测电路及控制环节进行数学建模，得到数字闭环加速度计系统模型；根据系统信号流向与数字闭环加速度计系统模型，构建所述闭环系统误差模型。

可选地，所述环路参数至少包括采样点数、比例系数、积分系数，确定环路参数与闭环系统测量精度之间的影响关系，包括：确定所述采样点数影响闭环系统信噪比，所述比例系数影响闭环系统带宽，积分系数影响闭环系统稳态误差，其中，所述闭环系统信噪比、闭环系统带宽及所述闭环系统稳态误差均为表示所述闭环系统测量精度的指标。

可选地，在所述环路参数为所述采样点数时，基于隐函数求解的方式确定所述环路参数对所述闭环系统测量精度的影响，得到所述环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到所述采样点数与闭环系统带宽的关系曲线，其中，采用所述采样点数调整闭环系统信噪比，所述采样点数增加，闭环系统带宽增加，所述闭环系统测量精度提高，但所述采样点数增加至预定阈值后，所述闭环系统测量精度降低；根据不同所述采样点数的闭环系统阶跃响应曲线及所述采样点数对所述闭环系统测量精度的影响，得到所述采样点数对应的影响分析结果为所述采样点数对所述闭环系统测量精度的影响为非单调以及最佳采样点数。

可选地，在所述环路参数为所述比例系数时，基于隐函数求解的方式确定所述环路参数对所述闭环系统测量精度的影响，得到所述环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到所述比例系数与闭环系统带宽的关系曲线，其中，采用所述比例系数调整闭环系统带宽；根据不同所述比例系数的闭环系统阶跃响应曲线及所述比例系数对所述闭环系统测量精度的影响，得到所述比例系数对应的影响分析结果为所述采样点数对所述闭环系统测量精度的影响为单调以及最佳比例系数。

可选地，在所述环路参数为所述积分系数时，基于隐函数求解的方式确定所述环路参数对所述闭环系统测量精度的影响，得到所述环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到所述积分系数与闭环系统带宽的关系曲线，其中，与采样点数、比例系数相比，所述积分系数对闭环系统带宽的影响最小；根据不同所述积分系数的闭环系统阶跃响应曲线及所述积分系数对所述闭环系统测量精度的影响，得到所述积分系数对应的影响分析结果为所述积分系数对所述闭环系统测量精度的影响为非单调以及最佳积分系数。

可选地，所述目标转换器包括A/D转换器和D/A转换器，基于固定低位的方式确定目标转换器在不同位数下的量化误差对所述闭环系统测量精度的影响，得到所述目标转换器对应的影响分析结果，包括：利用所述固定低位的方式调整所述目标转换器的位数，分析所述目标转换器在不同位数下的量化误差对所述闭环系统测量精度的影响，得到所述目标转换器对应的影响分析结果为所述A/D转换器、所述D/A转换器的位数减小，相应的所述量化误差增大，所述闭环系统测量精度越低。

根据本发明实施例的另一个方面，还提供了一种提高数字闭环加速度计测量精度的装置，包括：第一处理模块，用于建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；第二处理模块，用于基于隐函数求解的方式确定所述环路参数对所述闭环系统测量精度的影响，得到所述环路参数对应的影响分析结果；第三处理模块，用于基于固定低位的方式确定目标转换器在不同位数下的量化误差对所述闭环系统测量精度的影响，得到所述目标转换器对应的影响分析结果；第四处理模块，用于根据所述环路参数对应的影响分析结果以及所述目标转换器对应的影响分析结果，调整所述环路参数和所述目标转换器的位数。

根据本发明实施例的另一个方面，还提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行上述中任一项所述的提高数字闭环加速度计测量精度的方法。

根据本发明实施例的另一个方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行上述中任一项所述的提高数字闭环加速度计测量精度的方法。

在本发明实施例中，采用建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果；基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果；根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，调整环路参数和目标转换器的位数。也就是说，本发明实施例利用隐函数求解的方式，分析采样点数、比例系数及积分系数等环路参数对闭环系统测量精度的影响，再利用基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，进而结合环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，来对环路参数和目标转换器的位数进行调整，以最大程度的保证加速度计表头的性能，进而解决了现有数字闭环加速度计的环路参数对闭环系统测量精度影响不明确，制约了整个加速度计系统高精度发展的技术问题，达到了提高数字闭环加速度计性能，满足数字闭环加速度计精度需求的技术效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的提高数字闭环加速度计测量精度的方法的流程图；

图2为本发明实施例提供的数字闭环加速度计系统模型的示意图；

图3为本发明实施例提供的闭环系统误差模型的示意图；

图4为本发明实施例提供的采样点数km与闭环系统带宽的关系曲线的示意图；

图5为本发明实施例提供的不同采样点数下的闭环系统阶跃响应曲线的示意图；

图6为本发明实施例提供的比例系数kp与闭环系统带宽的关系曲线的示意图；

图7为本发明实施例提供的不同比例系数下的闭环系统阶跃响应曲线的示意图；

图8为本发明实施例提供的积分系数ki与闭环系统带宽的关系曲线的示意图；

图9为本发明实施例提供的不同积分系数下的闭环系统阶跃响应曲线的示意图；

图10为本发明实施例提供的提高数字闭环加速度计测量精度的装置的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于限定特定顺序。

根据本发明实施例的一个方面，提供了一种提高数字闭环加速度计测量精度的方法，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1为本发明实施例提供的提高数字闭环加速度计测量精度的方法的流程图，如图1所示，该方法包括如下步骤：

步骤S102，建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；

上述数字闭环加速度计包括但不限于数字闭环石英挠性加速度计。其中，数字闭环石英挠性加速度计可以减小模拟加速度计在与导航计算机转换过程中的精度损失，直接为导航计算机提供正比于加速度信息的数字量，且由于采用模拟电流反馈的方式，避免了因脉冲反馈方式引起的表头疲劳问题，具有抗干扰能力强、可靠性高、可控性强等优点。

步骤S104，基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果；

步骤S106，基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果；

步骤S108，根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，调整环路参数和目标转换器的位数。

根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，可以得到环路可变增益对闭环系统测量精度(包括静态和动态)的具体影响；确定了A/D转换器和D/A转换器不是限制闭环系统测量精度提高的瓶颈，其中，A/D转换器影响最小，D/A转换器引起的输出波动为定值，但是D/A转换器位数的改变将会引起标度因数发生变化；通过对闭环系统的环路参数(包括采样点数、比例系数、积分系数)对闭环系统测量精度的影响机理分析，得到在数字闭环加速度计系统中闭环系统测量精度的改善应着重于比例系数的调整，另外，结合目标转换器的位数，特别是D/A转换器的位数，可以进一步提高闭环系统测量精度。

在本发明实施例中，采用建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果；基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果；根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，调整环路参数和目标转换器的位数。也就是说，本发明实施例利用隐函数求解的方式，分析采样点数、比例系数及积分系数等环路参数对闭环系统测量精度的影响，再利用基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，进而结合环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，来对环路参数和目标转换器的位数进行调整，以最大程度的保证加速度计表头的性能，进而解决了现有数字闭环加速度计的环路参数对闭环系统测量精度影响不明确，制约了整个加速度计系统高精度发展的技术问题，达到了提高数字闭环加速度计性能，满足数字闭环加速度计精度需求的技术效果。

需要说明的是，上述方法的应用场景包括但不限于惯性传感器测量、惯导系统信号处理等。

在一种可选的实施方式中，建立数字闭环加速度计的闭环系统误差模型，包括：对数字闭环加速度计的表头组件、检测电路及控制环节进行数学建模，得到数字闭环加速度计系统模型；根据系统信号流向与数字闭环加速度计系统模型，构建闭环系统误差模型。

在一种可选的实施方式中，上述环路参数至少包括采样点数、比例系数、积分系数，确定环路参数与闭环系统测量精度之间的影响关系，包括：确定采样点数影响闭环系统信噪比，比例系数影响闭环系统带宽，积分系数影响闭环系统稳态误差，其中，闭环系统信噪比、闭环系统带宽及闭环系统稳态误差均为表示闭环系统测量精度的指标。

上述闭环系统带宽为动态特性；根据环路参数与闭环系统测量精度之间的影响关系，得到噪声有效值与闭环系统带宽均方根成正比，对系统各环路参数调整会引起闭环系统带宽的变化。根据随机噪声通过线性系统的原理，计算闭环系统对各误差源的响应，得到各环节误差对闭环系统测量精度的影响。

在一种可选的实施方式中，在环路参数为采样点数时，基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到采样点数与闭环系统带宽的关系曲线，其中，采用采样点数调整闭环系统信噪比，采样点数增加，闭环系统带宽增加，闭环系统测量精度提高，但采样点数增加至预定阈值后，闭环系统测量精度降低；根据不同采样点数的闭环系统阶跃响应曲线及采样点数对闭环系统测量精度的影响，得到采样点数对应的影响分析结果为采样点数对闭环系统测量精度的影响为非单调以及最佳采样点数。

需要说明的是，采用隐函数求解的方式，得到过多的增加采样点数将会采集到尖峰沿和背景噪声，从而影响闭环系统解调精度。另外，数字闭环加速度计的解调部分采用数字式平均滤波，通过增加采样点数，改善闭环系统信噪比，提高闭环系统测量精度；但随着采样点数增加，环路参数增大，测量系统带宽增加，频带内通过的噪声也相应增加，导致闭环系统测量精度降低。根据采样点数对闭环系统测量精度的影响，得到数字解调环节采样点数对闭环系统测量精度的影响并不是单调的，因此上述最佳采样点数为30，综合考虑了采样点数对闭环系统测量精度的影响。

在一种可选的实施方式中，在环路参数为比例系数时，基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到比例系数与闭环系统带宽的关系曲线，其中，采用比例系数调整闭环系统带宽；根据不同比例系数的闭环系统阶跃响应曲线及比例系数对闭环系统测量精度的影响，得到比例系数对应的影响分析结果为采样点数对闭环系统测量精度的影响为单调以及最佳比例系数。

需要说明的是，利用隐函数求解的方式，得到较之采样点数，改变比例系数更易实现闭环系统带宽的调整；根据比例系数对闭环系统测量精度的影响，得到比例系数对闭环系统测量精度的影响是单调的，因此采用最佳比例系数为1/24，通过调整比例系数，改善了闭环系统带宽，最大程度提升了闭环系统测量精度。

在一种可选的实施方式中，在环路参数为积分系数时，基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果，包括：采用隐函数求解的方式，得到积分系数与闭环系统带宽的关系曲线，其中，与采样点数、比例系数相比，积分系数对闭环系统带宽的影响最小；根据不同积分系数的闭环系统阶跃响应曲线及积分系数对闭环系统测量精度的影响，得到积分系数对应的影响分析结果为积分系数对闭环系统测量精度的影响为非单调以及最佳积分系数。

需要说明的是，利用隐函数求解的方式，得到较之采样点数、比例系数，积分系数对闭环系统带宽影响最小。根据积分系数对闭环系统测量精度的影响，得到积分系数对闭环系统测量精度的影响并非单调的，因此最佳积分系数为1/214，一方面随着积分系数增大，积分作用增强，消除静差的能力增强，闭环系统测量精度得到改善；另一方面合理控制了由于积分系数增加，导致闭环系统测量精度的下降。

在一种可选的实施方式中，上述目标转换器包括A/D转换器和D/A转换器，基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果，包括：利用固定低位的方式调整目标转换器的位数，分析目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果为A/D转换器、D/A转换器的位数减小，相应的量化误差增大，闭环系统测量精度越低。

上述目标转换器对应的有转换系数。需要说明的是，按照1LSB≤1准则的数字闭环加速度计系统采用12位微分非线性指标较小的转换器，其满量程覆盖了模拟信号的动态范围，保证了信号的完整性；而D/A转换器则采用差分电流输出型器件，用于系统反馈及表头调制。利用固定低位的方式来改变A/D转换器、D/A转换器的位数，分析不同位数转换器的量化误差对系统精度的影响。在不改变环路参数的前提下，得到不同位数A/D转换器引入的量化噪声的等效；而对于固定低位实现降位处理的D/A转换器，闭环系统带宽保持不变。对于固定低位实现降位的A/D转换器、D/A转换器，分析不同位数对闭环系统实测精度影响，随着A/D转换器、D/A转换器位数减小，相应的量化误差增大，闭环系统测量精度(零偏稳定性)越低。

下面对本发明的可选实施例进一步的详细说明。

本发明的可选实施例提供一种适用于提高数字闭环石英挠性加速度计系统测量精度的方法，基于现有硬件基础，软件上可控的环路参数主要有采样点数、比例系数及积分系数，这三个参数影响着闭环系统的带宽及静态精度。环路参数中，采样点数对应控制器现场可编程门阵列(Field-Programmable Gate Array，FPGA)，即，FPGA中的数字解调环节，影响系统信噪比；比例系数及积分系数对应于电路模型FPGA中的控制器，分别影响系统响应速度(即闭环系统带宽)和系统稳态误差；通过软件上调整FPGA中相应的控制算法，实现上述环路参数的更改。本发明提供的数字闭环石英挠性加速度计测量精度的方法主要包括以下步骤：

步骤一：建立闭环系统误差模型，理论分析环路参数与闭环系统测量精度的关系。

根据系统物理模型，对闭环系统表头组件、检测电路及控制环节进行数学建模。图2为本发明实施例提供的数字闭环加速度计系统模型的示意图，如图2所示，该数字闭环加速度计系统模型包括表头与数字伺服两部分，其中，数字伺服部分包括但不限于检测电路及控制环节。

根据系统信号流向，建立闭环系统误差模型。图3为本发明实施例提供的闭环系统误差模型的示意图，如图3所示，该模型是数字闭环加速度计系统模型与系统信号流向结合得到的。该闭环系统误差模型中主要存在的噪声环节有表头组件环节、差动电容检测环节、A/D转换环节及D/A转换环节。

另外，基于隐函数求解的方式，得到理论模型中采样点数(对应数字解调环节)、比例系数以及积分系数(对应于控制器)等对加速度计性能的影响；进一步地，在现有的硬件基础上，通过软件上调整FPGA中相应的控制算法，实现对AD/DA转换器位数(包括增益和量化)的调节，实现不同模块增益影响规律的实时仿真测试，得出真实工作状态下增益的直接影响。

步骤二：分析采样点数影响

图4为本发明实施例提供的采样点数km与闭环系统带宽的关系曲线的示意图，如图4所示，采用隐函数求解的方法，得到采样点数km与闭环系统带宽的关系曲线。过多增加采样点数将会采集到尖峰沿和背景噪声，从而影响闭环系统测量精度。图5为本发明实施例提供的不同采样点数下的闭环系统阶跃响应曲线的示意图，如图5所示，根据不同采样点数时的闭环系统阶跃响应曲线及采样点数对闭环系统测量精度的影响，如表1所示，得到数字解调环节采样点数对闭环系统测量精度的影响并不是单调的，采用km＝30的采样点数值，综合考虑了采样点数对系统精度和带宽的影响。

表1采样点数对闭环系统测量精度的影响

步骤三：分析比例系数影响

图6为本发明实施例提供的比例系数kp与闭环系统带宽的关系曲线的示意图，如图6所示，利用隐函数求解的方法，得到kp与闭环系统带宽的关系曲线，得到较之km，改变kp更易实现闭环系统带宽的调整；图7为本发明实施例提供的不同比例系数下的闭环系统阶跃响应曲线的示意图，如图7所示，根据不同比例系数下闭环系统阶跃响应曲线及比例系数对闭环系统测量精度的影响，如表2所示，得到比例系数对闭环系统测量精度的影响是单调的，采用kp＝1/24的最佳比例系数，通过调整比例系数，改善了闭环系统带宽，最大程度提升了闭环系统精度。

表2比例系数对闭环系统测量精度的影响

步骤四：分析积分系数影响

图8为本发明实施例提供的积分系数ki与闭环系统带宽的关系曲线的示意图，如图8所示，利用隐函数求解的方法，得到积分系数ki与闭环系统带宽的关系曲线。得到较之km、kp，积分系数ki对闭环系统带宽影响最小。图9为本发明实施例提供的不同积分系数下的闭环系统阶跃响应曲线的示意图，如图9所示，根据不同积分系数下闭环系统阶跃响应曲线图及积分系数对闭环系统测量精度的影响，如表3所示，得到积分系数对闭环系统测量精度的影响并非单调的，因此采用ki＝1/214的最佳积分系数，一方面随着积分系数增大，积分作用增强，消除静差的能力增强，闭环系统测量精度得到改善；另一方面合理控制了由于积分系数增加，导致闭环系统测量精度的下降。

表3积分系数对闭环系统测量精度的影响

步骤五：A/D转换器、D/A转换器对精度的影响分析

利用固定低位的方式来改变A/D转换器、D/A转换器的位数，分析不同位数转换器的量化误差对闭环系统测量精度的影响，如表4、5所示。在不改变环路参数的前提下，得到不同位数A/D转换器引入的量化噪声的等效；而对于固定低位实现降位处理的D/A转换器，闭环系统带宽保持不变。对于固定低位实现降位的A/D转换器、D/A转换器，不同位数对闭环系统实测精度影响如表6所示，可以看出，随着A/D转换器、D/A转换器位数减小，相应的量化误差增大，闭环系统输出精度(零偏稳定性)越低。

表4固定A/D转换器低位

表5固定D/A转换器低位

表6 A/D转换器、D/A转换器固定低位时的闭环系统实测精度

步骤六：环路可变增益对测量精度影响的综合分析

由步骤一至步骤五得到核心参数结果，得到环路可变增益对加速度测量精度(包括静态和动态)的具体影响；确定了A/D和D/A转换器不是限制系统精度提高的瓶颈，其中A/D转换器影响最小，D/A转换器引起的输出波动为定值，但是D/A转换器位数的改变将会引起标度因数发生变化；通过对环路中关键参数(包括采样点数、比例系数、积分系数)对系统精度及动态性能的影响机理分析，得到在数字加速度计系统动态特性及精度的改善中应着重于比例系数的调整。

本发明的提高数字闭环石英挠性加速度计系统测量精度的方法，以数字闭环加速度计为对象，基于现有硬件基础，通过对软件上可控的环路参数进行调节，可保证闭环系统的所需带宽，提升加速度计系统的稳态精度。在实际导航计算中，根据各误差源在闭环系统中的传递规律，计算闭环检测方案可达到的理论精度，充分考虑环路参数对闭环系统带宽及精度的影响，提高石英挠性加速度计性能。

在具体实施过程中，可以根据加速度计精度需求，采用全数字式闭环石英挠性加速度计，并对其检测电路进行精度研究。石英挠性摆式加速度计数字闭环检测方案，根据误差的产生机理确定闭环系统中存在的各误差源，通过对整个数字伺服控制回路各误差环节特性进行精度分析，研究各环节模型参数对系统精度的影响，找到制约精度问题的关键点，即环路参数测量精度影响；对表头组件噪声和检测电路噪声分析，得到闭环检测系统环路中的参数主要有C/V转换系数、A/D转换系数、采样点数km、比例系数kp、积分系数ki、D/A转换系数等，其中采样点数影响系统信噪比，比例系数影响系统响应速度即闭环系统带宽，积分系数影响系统稳态误差。在环路参数中，采样点数对应控制器FPGA中的数字解调环节，比例系数及积分系数对应于电路模型FPGA中的控制器，通过软件上调整FPGA中相应的控制算法，实现上述参数的更改，最终得到整个闭环检测环路参数对测量理论精度的影响。

本发明的提高数字闭环石英挠性加速度计系统测量精度方法的优点在于：建立系统误差模型，理论上分析了环路参数与系统精度的关系，提出基于隐函数求解的分析方法，对环路中的关键参数采样点数、比例系数和积分系数对系统精度及动态性能的影响进行了深入的研究；提出基于固定位实时切换的方法，实现不同位数AD、DA半实物仿真连续测试，给出转换位数对加速度计性能的影响规律。

根据本发明实施例的另一个方面，还提供了一种提高数字闭环加速度计测量精度的装置，图10为本发明实施例提供的提高数字闭环加速度计测量精度的装置的示意图，如图10所示，该提高数字闭环加速度计测量精度的装置包括：第一处理模块1002、第二处理模块1004、第三处理模块1006和第四处理模块1008。下面对该提高数字闭环加速度计测量精度的装置进行详细说明。

第一处理模块1002，用于建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；第二处理模块1004，用于基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果；第三处理模块1006，用于基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果；第四处理模块1008，用于根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，调整环路参数和目标转换器的位数。

在本发明实施例中，该装置采用建立数字闭环加速度计的闭环系统误差模型，确定环路参数与闭环系统测量精度之间的影响关系；基于隐函数求解的方式确定环路参数对闭环系统测量精度的影响，得到环路参数对应的影响分析结果；基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果；根据环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，调整环路参数和目标转换器的位数。也就是说，本发明实施例利用隐函数求解的方式，分析采样点数、比例系数及积分系数等环路参数对闭环系统测量精度的影响，再利用基于固定低位的方式确定目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，进而结合环路参数对应的影响分析结果以及目标转换器对应的影响分析结果，来对环路参数和目标转换器的位数进行调整，以最大程度的保证加速度计表头的性能，进而解决了现有数字闭环加速度计的环路参数对闭环系统测量精度影响不明确，制约了整个加速度计系统高精度发展的技术问题，达到了提高数字闭环加速度计性能，满足数字闭环加速度计精度需求的技术效果。

此处需要说明的是，上述第一处理模块1002、第二处理模块1004、第三处理模块1006和第四处理模块1008对应于方法实施例中的步骤S102至S108，上述模块与对应的步骤所实现的示例和应用场景相同，但不限于上述方法实施例所公开的内容。

在一种可选的实施方式中，上述第一处理模块1002包括：第一建模单元，用于对数字闭环加速度计的表头组件、检测电路及控制环节进行数学建模，得到数字闭环加速度计系统模型；第二建模单元，用于根据系统信号流向与数字闭环加速度计系统模型，构建闭环系统误差模型。

在一种可选的实施方式中，上述环路参数至少包括采样点数、比例系数、积分系数，上述第一处理模块1002包括：确定单元，用于确定采样点数影响闭环系统信噪比，比例系数影响闭环系统带宽，积分系数影响闭环系统稳态误差，其中，闭环系统信噪比、闭环系统带宽及闭环系统稳态误差均为表示闭环系统测量精度的指标。

在一种可选的实施方式中，在环路参数为采样点数时，上述第二处理模块1004包括：第一处理单元，用于采用隐函数求解的方式，得到采样点数与闭环系统带宽的关系曲线，其中，采用采样点数调整闭环系统信噪比，采样点数增加，闭环系统带宽增加，闭环系统测量精度提高，但采样点数增加至预定阈值后，闭环系统测量精度降低；第二处理单元，用于根据不同采样点数的闭环系统阶跃响应曲线及采样点数对闭环系统测量精度的影响，得到采样点数对应的影响分析结果为采样点数对闭环系统测量精度的影响为非单调以及最佳采样点数。

在一种可选的实施方式中，在环路参数为比例系数时，上述第二处理模块1004包括：第三处理单元，用于采用隐函数求解的方式，得到比例系数与闭环系统带宽的关系曲线，其中，采用比例系数调整闭环系统带宽；第四处理单元，用于根据不同比例系数的闭环系统阶跃响应曲线及比例系数对闭环系统测量精度的影响，得到比例系数对应的影响分析结果为采样点数对闭环系统测量精度的影响为单调以及最佳比例系数。

在一种可选的实施方式中，在环路参数为积分系数时，上述第二处理模块1004包括：第五处理单元，用于采用隐函数求解的方式，得到积分系数与闭环系统带宽的关系曲线，其中，与采样点数、比例系数相比，积分系数对闭环系统带宽的影响最小；第六处理单元，用于根据不同积分系数的闭环系统阶跃响应曲线及积分系数对闭环系统测量精度的影响，得到积分系数对应的影响分析结果为积分系数对闭环系统测量精度的影响为非单调以及最佳积分系数。

在一种可选的实施方式中，上述目标转换器包括A/D转换器和D/A转换器，上述第三处理模块1006包括：第七处理单元，用于利用固定低位的方式调整目标转换器的位数，分析目标转换器在不同位数下的量化误差对闭环系统测量精度的影响，得到目标转换器对应的影响分析结果为A/D转换器、D/A转换器的位数减小，相应的量化误差增大，闭环系统测量精度越低。

根据本发明实施例的另一个方面，还提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，处理器被配置为执行上述中任一项的提高数字闭环加速度计测量精度的方法。

根据本发明实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质包括存储的程序，其中，在程序运行时控制计算机可读存储介质所在设备执行上述中任一项的提高数字闭环加速度计测量精度的方法。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。