一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置

技术领域

本发明涉及无线通信技术领域，具体而言，涉及一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置。

背景技术

当前5GNR系统的物理层中，数据信道(PDSCH和PUSCH)主要使用LDPC码。LDPC码是一种线性分组码，其存在一稀疏的校验矩阵H，可满足Hc＝0，其中c为LDPC编码输出的码字。LDPC码的设计关键就在于对校验矩阵H的设计。

5GNR系统采用的LDPC码，以QC-LDPC码为核心进行设计，其最为关键的BG设计中还采用了RL-LDPC码的设计，相应的校验矩阵可写为如下分块矩阵的形式：

其中：

K表示LDPC编码输入序列长度，即原始信息比特长度，NR标准支持的两种BG(BG1和BG2)对应的K分别为22Z

N'和N分别表示LDPC编码输出的原始长度和打孔后的长度，NR标准支持的两种BG(BG1和BG2)对应的N'分别为68Z

M表示编码输出的高码率部分对应的校验矩阵行数(对应RL-LDPC码设计的H

A、B、C、D均由Z

基于如上校验矩阵H的设计，当前大多采用如下的LDPC编码方案，其中，d记为已完成分段和填充了填充比特(filler bits)的LDPC编码输入序列，长度为K：

S1：基于下式求取部分编码输出校验比特集合p

p

S2：基于下式求取部分编码输出校验比特集合p

p

S3：联合编码输入d，级联校验比特集合p

d'＝d[2Z

其中，需要通过打孔舍弃d的前2Z

考虑到5GNR物理层LDPC编码输出需要适配实际空口的承载能力，协议设计了速率匹配过程，将LDPC编码输出序列进行相应的裁剪或重复，以得到匹配实际空口承载能力的待传输比特序列，整个过程如下：

S1：初始化j＝0,k＝0；

S2：若k

S3：若K-2Z

S4：j＝j+1，并跳转到步骤S2；

S5：重新初始化j＝0,k＝0；

S6：若j

S7：若k

S8：执行下式赋值操作，然后跳转到步骤S7；

S9：j＝j+1，并跳转到步骤S6；

其中：

整个速率匹配可拆分为比特选择(步骤S1～S4)和比特交织(步骤S5～S9)两个过程，两个过程的输出序列分别记为e和f；

E表示速率匹配输出序列f的长度，可基于实际空口承载能力计算得到(参考协议TS38.212)；

F表示编码输出序列中NULL bit的长度；

Q

N

k

为统一描述便于理解，所有索引皆默认从1开始。

由此可见，在E

发明内容

本发明旨在提供一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置，以解决5GNR系统的物理层中LDPC编码输出中存在冗余比特的问题。

本发明提供的一种低复杂度的适用于NR标准的LDPC编码方法，包括：

分别计算校验比特集合p

根据非冗余元素索引计算校验比特集合p

利用校验比特集合p

进一步的，计算校验比特集合p

其中，S1为校验比特集合p

进一步的，计算校验比特集合p

k

其中，S2为校验比特集合p

进一步的，根据非冗余元素索引计算校验比特集合p

首先计算校验比特集合p

其中，矩阵A和矩阵B均由Z

然后初始化校验比特集合p

p

其中，d表示已完成分段和填充了填充比特的LDPC编码输入序列。

进一步的，根据非冗余元素索引计算校验比特集合p

首先计算校验比特集合p

然后初始化校验比特集合p

其中，矩阵C和矩阵D均由Z

本发明还提供一种计算机终端存储介质，存储有计算机终端可执行指令，其特征在于，所述计算机终端可执行指令用于执行上述的低复杂度的适用于NR标准的LDPC编码方法。

本发明还提供一种计算装置，包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的低复杂度的适用于NR标准的LDPC编码方法。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

本发明通过联合考虑速率匹配的比特选择过程处理，省略对冗余比特部分的编码计算过程，可有效降低LDPC编码的计算复杂度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例中低复杂度的适用于NR标准的LDPC编码方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

如图1所示，本实施例提出一种低复杂度的适用于NR标准的LDPC编码方法，具体包括：

S1，计算校验比特集合p

其中，S1为校验比特集合p

S2，计算校验比特集合p

k

其中，S2为校验比特集合p

S3，计算校验比特集合p

其中，矩阵A和矩阵B均由Z

S4，初始化校验比特集合p

p

其中，d表示已完成分段和填充了填充比特的LDPC编码输入序列。

通过步骤S3～S4，可节省(M-L1)*(M+K)次“与”运算和2(M-L1)*(M-1)次“异或”运算。

S5，根据非冗余元素索引计算校验比特集合p

首先计算校验比特集合p

S6，初始化校验比特集合p

其中，矩阵C和矩阵D均由Z

通过步骤S5～S6，可节省(N'-M-K-L2-L2')*(M+K)次“与”运算和(N'-M-K-L2-L2')*M次“异或”运算。

经过上述过程，即舍弃了校验比特集合p

此外，在一些实施例中，提出一种计算机终端存储介质，存储有计算机终端可执行指令，所述计算机终端可执行指令用于执行如前文实施例所述的低复杂度的适用于NR标准的LDPC编码方法。计算机存储介质的示例包括磁性存储介质(例如，软盘、硬盘等)、光学记录介质(例如，CD-ROM、DVD等)或存储器，如存储卡、ROM或RAM等。计算机存储介质也可以分布在网络连接的计算机系统上，例如是应用程序的商店。

此外，在一些实施例中，提出一种计算装置，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如前文实施例所述的低复杂度的适用于NR标准的LDPC编码方法。计算装置的示例包括PC机、平板电脑、智能手机或PDA等。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。