基于纳米线轴向异质结的VCSEL阵列及其制备方法

技术领域

本发明涉及一种基于纳米线轴向异质结的VCSEL阵列及其制备方法，属于半导体光电子技术领域。

背景技术

垂直腔面发射激光器(Vertical-cavity surface-emitting laser，VCSEL)是一种新型的半导体激光器，由于出光方向垂直于衬底，可在片测试，阈值电流低，调制速率高，单纵模工作，圆形光斑易与光纤耦合等优点，被广泛应用于光通信、光互联、智能传感、量子精密测量等领域。

近年来，量子精密测量技术和高速光通信的重要性日益凸显，量子精密测量成为世界各国布局的重点方向，高速光通信则成为大数据时代的必然发展趋势。这两个方向对VCSEL高温工作特性、单模特性、光谱线宽等性能提出了重大挑战。面对这些挑战，研究人员做了大量研究工作，主要体现在以下几个方面：(1)通过对外延结构的调控，改善VCSEL的温度特性：对于外延结构的调控，最为成功的方案是长春光机所提出的增益—腔模失配技术。在GaAs基VCSEL中，腔模的温漂系数远小于增益谱的温漂系数，高温下，增益谱会更快地红移。通过精确测量这两个温漂系数，在室温下，使增益谱峰处于腔模左侧短波长处，当VCSEL在高温下工作时，增益谱峰红移至与腔模匹配，改善了器件的温度特性。(2)通过改变氧化孔的大小对VCSEL的单模特性和光谱线宽进行调控：通过减小氧化孔的直径，可以有效抑制高阶横模的出现，达到较高的边模抑制比。比如，美国Sandia实验室就通过直径小于5μm的氧化孔使边模抑制比达到35dB，线宽达到50MHz以下。(3)第三，采用介质膜DBR或多谐振腔耦合，增强对光子的限制，实现窄线宽发射。

通过以上各方面的努力，VCSEL的单模特性和光谱线宽等性能指标均得到了显著提高。但受限于材料本身的物理特性和现阶段的工艺水平，现有的VCSEL还存在以下几个方面的缺点：(1)VCSEL的高温工作特性还是不够稳定，由于腔模温漂系数和增益谱之间存在的巨大差异，使VCSEL性能最优的温度区间较小，很难实现温度不敏感的VCSEL器件；(2)为了实现单横模工作，氧化孔需要达到3μm以下，极大地增加了湿法氧化工艺的难度，也降低了芯片的良品率；(3)现有的商用VCSEL均为GaAs基VCSEL，有源区一般采用InGaAs、InGaAlAs或InGaAlP量子阱。由于材料系的限制，GaAs基VCSEL的发光波长往往限制在620nm～1064nm，此范围之外，量子阱有源区会由于高应变产生大量缺陷，严重影响器件的阈值电流、出光功率、寿命等。(4)GaAs基VCSEL的制备需要采用干法刻蚀技术刻出高达3μm以上的台面，而干法刻蚀会在台面侧壁留下大量的刻蚀损伤，不利于器件性能的提高，还可能会影响到湿法氧化工艺。针对上述现有技术中存在的问题，设计一种基于纳米线轴向异质结的VCSEL阵列以及制备方法，通过纳米线本身的量子效应和高应变容忍度等特性，改善VCSEL的温度稳定性和单模特性，扩大发光波长范围，同时解决干法刻蚀损伤问题成为目前的迫切需求。

发明内容

针对现有技术的不足，本发明的目的在于提供一种基于纳米线轴向异质结的VCSEL阵列及其制备方法，解决现有技术中出现的问题。

本发明所述的基于纳米线轴向异质结的VCSEL阵列，包括依次设置的第一电极、绝缘掩埋层、掩模层、衬底和第二电极，所述绝缘掩埋层和掩模层中生长有纳米线，每一根纳米线竖直排列形成纳米线阵列，所述纳米线阵列中的每一根纳米线单独构成一个VCSEL结构。

进一步的，纳米线由轴向异质结构形成，由下而上依次包括：N-GaAs段、N-DBR段、下限制段、有源区、上限制段、P-DBR段和P+GaAs接触段。

进一步的，第一电极位于绝缘掩埋层的上方，与纳米线的P+GaAs接触段形成欧姆接触，所述第二电极位于衬底下方，与衬底形成欧姆接触。

进一步的，绝缘掩埋层掩埋了纳米线的N-GaAs段、N-DBR段、下限制段、有源区、上限制段、P-DBR段和部分P+GaAs接触段，剩余部分的P+GaAs接触段暴露于绝缘掩埋层之上，用于和第一电极形成欧姆接触。

进一步的，第一电极包括两层，一层为ITO透明电极，所述ITO透明电极与P+GaAs接触段形成欧姆接触，另一层为位于在ITO透明电极之上的金属电极，所述金属电极在纳米线对应的阵点处设有电极开孔，以保证激光能通过电极开孔出射。

进一步的，掩模层中具有周期性排列的开孔，开孔直径与纳米线直径相同，所述纳米线从开孔中长出，开孔排列的最小周期为正方形、长方形、菱形或平行四边形。

进一步的，N-DBR段和P-DBR段由Al

进一步的，有源区为单层纳米圆盘或者周期性交叠的两种纳米圆盘，圆盘直径为纳米线直径。

进一步的，掩模层采用SiO

本发明所述的一种基于纳米线轴向异质结的VCSEL阵列的制备方法，包括以下步骤：

S1：首先选取衬底，采用磁控溅射或等离子辅助化学气相沉积的方法在衬底表面沉积一层掩模层；

S2：在掩模层上形成开孔图形，在掩模层上开孔至衬底表面，作为纳米线阵列生长的掩模；

S3：利用自催化的方式逐段生长纳米线阵列，通过调控生长速率和生长时间，精确控制各段的长度；

S4：完成纳米线阵列生长后，沉积绝缘掩埋层，通过控制沉积速率和时间控制绝缘掩埋层的厚度，将纳米线阵列覆盖；

S5：腐蚀掉绝缘掩埋层顶部，露出部分P+GaAs接触段，清洗P+GaAs接触段表面，以去除腐蚀过程在表面残留的杂质；

S6：在绝缘掩埋层之上沉积ITO透明电极，与P+GaAs接触段形成欧姆接触；

S7：在ITO透明电极表面形成金属电极图形，然后在ITO表面沉积金属电极，并在纳米线阵列的阵点处开孔，用于激光发射；

S8：对衬底进行减薄、抛光、清洗，然后在衬底背面制备金属电极，用作此纳米阵列的负极；

S9：根据需要进行划片、裂片，形成纳米线阵列芯片，制备完成。

本发明与现有技术相比，具有如下有益效果：

本发明所述的基于纳米线轴向异质结的VCSEL阵列及其制备方法，由纳米圆盘构成的有源区，在三个维度上均存在量子效应，相对于传统的VCSEL结构，具有更低的阈值电流和更高的特征温度，有效改善了器件的温度特性，有利于器件在高温下工作。

纳米线的直径小于1μm，天然能够实现单横模发射，而无需通过缩小氧化孔直径来抑制高阶横模，故本发明提供的纳米线VCSEL省去了氧化孔制备步骤，简化了器件制备工艺，降低了器件制备的难度。

纳米线的能够通过弹性形变在XY两个方向上释放应力，有源区能够达到很高的应变而不发生应变弛豫，故构成有源区的纳米圆盘的材料组分能够在更大范围内变化，相应地，VCSEL的发光波长能够在更大的范围内进行调节；

纳米线本身是天然的波导结构，纳米线的折射率远大于掩埋层介质膜，光子会被限制在纳米线中会沿着轴向传播。且纳米线是外延生长的单晶，侧壁不存在刻蚀损伤等问题，能够更好地限制光子，解决了现有技术中VCSEL特征温度较低、单横模难以实现、可实现的波长范围窄、侧壁刻蚀损伤的问题。同时扩展了可选的VCSEL发射波长范围，避免了传统VCSEL制备过程中产生的刻蚀损伤。

附图说明

图1为本发明基于纳米线轴向异质结的VCSEL阵列及其制备方法的结构示意图；

图2为本发明基于纳米线轴向异质结的VCSEL阵列及其制备方法中纳米线VCSEL的结构；

图3为本发明实施例1中的纳米线VCSEL结构；

图4为本发明实施例1中的掩模层与上电极周期性开孔排列；

图5为本发明实施例1中的N-DBR反射谱；

图6为本发明实施例1中的纳米线VCSEL的腔模；

图中：1、电极开孔；2、第一电极；3、ITO透明电极；4、纳米线；5、绝缘掩埋层；6、掩模层；7、衬底；8、第二电极；41、P+GaAs接触段；42、P-DBR段；43、上限制段；44、有源区；45、下限制段；46、N-DBR段；47、N-GaAs段。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明：

如图1所示，本发明所述的基于纳米线轴向异质结的VCSEL阵列，包括依次设置的第一电极2、绝缘掩埋层5、掩模层6、衬底7和第二电极8，所述绝缘掩埋层5和掩模层6中生长有纳米线4，每一根纳米线4竖直排列形成纳米线阵列，所述纳米线阵列中的每一根纳米线4单独构成一个VCSEL结构。

衬底7为N型GaAs衬底，以便于纳米线4生长。

掩模层6为SiO

如图2所示，纳米线4由轴向异质结构形成，由下而上依次包括：N-GaAs段47、N-DBR段46、下限制段45、有源区44、上限制段43、P-DBR段42和P+GaAs接触段41。纳米线4直径可根据需要取100nm～1000nm之间的任意值；

N-GaAs段47的作用在于掩盖掩模层6开孔时造成的衬底7表面刻蚀损伤。

第一电极2位于绝缘掩埋层5的上方，与纳米线4的P+GaAs接触段41形成欧姆接触，所述第二电极8位于衬底7下方，与衬底7形成欧姆接触。

第二电极8位于N-GaAs衬底背面，是此VCSEL阵列的负电极。第一电极2位于绝缘掩埋层5上方，是此VCSEL阵列的正电极。第一电极2包括两层，第一层是位于绝缘掩埋层5之上的ITO透明电极3，和P+GaAs接触段41形成欧姆接触，第二层是位于ITO透明电极3之上的金属电极。第二层在纳米线VCSEL阵列的阵点处开孔，开孔直径大于纳米线直径，以保证激光能从开孔处发射。

绝缘掩埋层5掩埋了纳米线4的N-GaAs段47、N-DBR段46、下限制段45、有源区44、上限制段43、P-DBR段42和部分P+GaAs接触段41，剩余部分的P+GaAs接触段41暴露于绝缘掩埋层5之上，用于和第一电极2形成欧姆接触。

第一电极2包括两层，一层为ITO透明电极3，所述ITO透明电极3与P+GaAs接触段41形成欧姆接触，另一层为位于在ITO透明电极3之上的金属电极，所述金属电极在纳米线4对应的阵点处设有电极开孔1，以保证激光能通过电极开孔1出射。

掩模层6中具有周期性排列的开孔，开孔直径与纳米线4直径相同，所述纳米线4从开孔中长出，开孔排列的最小周期为正方形、长方形、菱形或平行四边形。

N-DBR段46和P-DBR段42为Al

有源区44为单层纳米圆盘或者周期性交叠的两种纳米圆盘，圆盘直径为纳米线4直径。

掩模层6采用SiO

有源区44可以是单个纳米圆盘，也可以是周期性交叠的两种纳米圆盘。单个纳米圆盘的发光波长对应VCSEL的发光波长，称为量子盘，而周期性交叠的纳米圆盘分为量子阱盘和量子垒盘，量子阱盘的带隙对应VCSEL的发光波长，而量子垒盘用于将电子和空穴限制在量子阱盘中。

上限制段43和下限制段45有两个作用：第一是将载流子限制在有源区44中，第二是通过调节这两段的长度来控制腔长。上限制段43、有源区44、下限制段45三部分的等效长度之和等于VCSEL发光波长的整数倍mλ，m为正整数，且不能太大，以免出现多纵模激射。

P+GaAs接触段41具有很高的P型掺杂浓度，用于和上电极形成良好的欧姆接触。

纳米线4的发光波长是650nm到1310nm范围内的任意一个波长。

纳米线4的直径小于1000nm，大于100nm。

本发明的VCSEL阵列利用纳米圆盘的量子效应提高了特征温度；由于纳米线直径小于1μm，天然具有单横模发射的优点；纳米线能够在垂直于生长方向的两个维度释放应力，对应变具有更高的容忍度，能够实现更大范围的材料组分和波长调控；纳米线为外延生长的单晶结构，不存在侧壁损伤问题。

下面针对某一具体波长的纳米线阵列进行举例说明：

实施例1：

本发明实施例为发光波长为850nm的纳米线VCSEL阵列，其结构如图1所示，包括N-GaAs衬底、掩模层6、纳米线VCSEL阵列、绝缘掩埋层5和第一电极2和第二电极8。其中第一电极2为上电极，第二电极8为下电极，阵列中每根纳米线4均可视为一个独立的纳米线4，纳米线4的具体结构如图3所示。

N-GaAs衬底的掺杂浓度为2E18 cm

掩模层6材料为SiO

阵列中每支纳米线VCSEL均具有相同的结构：包括N-GaAs段47、N-DBR段46、下限制段45、有源区44、上限制段43、P-DBR段42、P+GaAs接触段41。

为了掩盖开孔中衬底表面的刻蚀损伤，N-GaAs段47长度需大于200nm，可选地，取N-GaAs段47长度为200nm。

N-DBR段46为直径300nm的Al

求得Al

有源区44发光波长应处于850nm附近，为了提高VCSEL的增益和功率，可采用In

上限制段43和下限制段45的带隙宽度大于有源区44，故采用的材料为Al

P+GaAs接触段41需要重掺杂，以便于形成欧姆接触，掺杂浓度应达到2E19cm

绝缘掩埋层5完全掩埋了纳米线VCSEL的N-GaAs段、N-DBR、下限制段、有源区、上限制段、P-DBR，并掩埋了部分P+GaAs接触段。可选地，P+GaAs接触段被掩埋的长度为100nm，则还有200nm裸露于绝缘掩埋层5之上。绝缘掩埋层可以是SiO

可选地，本实施例中取SiO

绝缘掩埋层5之上为ITO透明电极3，此透明电极完全覆盖了裸露于绝缘掩埋层5之上的P+GaAs接触段，并与其形成欧姆接触。为了完全覆盖P+GaAs接触段，透明电极层的厚度应该大于P+GaAs接触段的裸露部分。

可选地，取透明电极厚度为230nm；再之上为金属电极，金属电极在纳米线VCSEL阵点处开孔，开孔直径大于纳米线直径，可选地，取开孔直径为350nm。

第二电极8为下电极，为处于衬底背面的金属电极。

实施例2：

本发明所述的基于纳米线轴向异质结的VCSEL阵列的制备方法，包括以下步骤：

(1)首先选取GaAs衬底，采用磁控溅射或等离子辅助化学气相沉积的方法在衬底表面沉积一层20～50nm的掩模层6，如SiO

(2)采用步进式光刻机或电子束曝光技术在掩模层6上形成开孔图形，采用干法刻蚀技术在掩模层6上开孔至GaAs衬底表面，作为纳米线阵列生长的掩模；

(3)采用金属有机化学气相沉积或分子束外延技术，在低温低V/III比下，利用自催化的方式逐段生长纳米线VCSEL阵列，通过调控生长速率和生长时间，精确控制各段的长度；

(4)完成纳米线VCSEL阵列生长后，采用磁控溅射或等离子辅助化学气相沉积的方法沉积绝缘掩埋层5，通过控制沉积速率和时间控制绝缘掩埋层5的厚度，将纳米线VCSEL阵列覆盖；

(5)采用选择性湿法腐蚀技术腐蚀掉绝缘掩埋层5顶部，露出部分P+GaAs接触段41，并采用等离子清洗技术清洗P+GaAs接触段41表面，以去除腐蚀过程在表面残留的杂质；

(6)在绝缘掩埋层5之上沉积ITO透明电极3，与P+GaAs接触段41形成欧姆接触，透明电极3不仅能很好地进行电流扩展，还不会阻挡激光的发射；

(7)采用步进式光刻机或电子束曝光技术在ITO透明电极3表面形成金属电极图形，然后采用磁控溅射或电子束蒸镀的方式在ITO表面沉积金属电极，并带胶剥离在纳米线阵列的阵点处开孔，用于激光发射；

(8)对N-GaAs衬底进行减薄、抛光、清洗，然后采用磁控溅射或电子束蒸镀的方式在衬底背面制备金属电极，用作此VCSEL阵列的负极；

(9)根据需要进行划片、裂片，形成纳米线VCSEL阵列芯片，制备完成。

本实施例中设计了VCSEL阵列的制备方法，省去了氧化孔制备步骤，简化了器件制备工艺，降低了器件制备的难度；扩展了可选的VCSEL发射波长范围，避免了传统VCSEL制备过程中产生的刻蚀损伤。通过本实施例制备的VCSEL阵列芯片通过纳米线本身的量子效应和高应变容忍度等特性，VCSEL的温度稳定性、单模特性、发光波长范围等显著提高，同时也避免了干法刻蚀损伤问题。

在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。