片上电感器结构及其制作方法

技术领域

本申请涉及半导体领域，尤其涉及一种片上电感器结构及其制作方法。

背景技术

电感器是诸如开关稳压器、射频(radio frequency，RF)电路和电磁干扰(electromagnetic interference，EMI)减轻电路等微电子电路的主要部件。随着微电子器件不断朝着更高的集成度和复杂度发展，在小尺寸的微电子器件内实现高电感变得非常重要。因而电感器必须实现的片内(on-die)或封装内(on-package)的集成，以实现高性能电路，但是现有的片上电感器结构的性能仍有待提升。

发明内容

本申请一些实施例提供了一种片上电感器结构的制作方法，包括：

提供基底；

在所述基底的表面上形成第一磁性层；

在所述第一磁性层表面上形成电感器，所述电感器至少包括一个导线线路；

在所述第一磁性层上形成覆盖所述电感器的第一光敏涂层，所述导线线路正上方的第一光敏涂层中具有凸起的第一鼓包结构；

对所述电感器上的第一光敏涂层进行第一曝光，所述第一曝光时具有第一窗口，所述第一窗口的宽度大于所述电感器的宽度；

进行所述第一曝光后，在所述第一光敏涂层表面上形成第二光敏涂层，所述导线线路正上方的第二光敏涂层中具有凸起的第二鼓包结构；

对所述导线线路正上方的第二光敏涂层进行第二曝光，所述第二曝光时具有第二窗口，所述第二窗口的宽度等于所述导线线路的宽度；

去除所述电感器周围未被曝光的第一光敏涂层和第二光敏涂层，对剩余的被曝光的第一光敏涂层和第二光敏涂层进行固化，在所述第一磁性层上形成覆盖所述电感器的图形化的涂层，所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层，所述导线线路正上方的图形化的涂层中具有向上鼓起的鼓包结构，所述电感器周围的所述固化的第二光敏涂层和所述固化的第一光敏涂层的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处形成有缓冲区，所述缓冲区的拐角呈凹角；

在所述图形化的涂层表面上形成第二磁性层。

在一些实施例中，所述第一光敏涂层和第二光敏涂层的材料为负性光刻胶。

在一些实施例中，所述负性光刻胶的材料为光敏的聚酰亚胺聚合物、聚苯并恶唑聚合物或苯并环丁烯聚合物。

在一些实施例中，去除所述电感器周围未被曝光的第一光敏涂层和第二光敏涂层的工艺包括显影工艺；对剩余的被曝光的第一光敏涂层和第二光敏涂层进行固化的工艺包括热处理。

在一些实施例中，所述第一鼓包结构两侧的第一光敏涂层的表面低于所述第一鼓包结构的顶部表面；所述第二鼓包结构两侧的第二光敏涂层的表面低于所述第二鼓包结构的顶部表面。

在一些实施例中，所述固化的第二光敏涂层的宽度小于所述固化的第一光敏涂层的宽度。

在一些实施例中，所述电感器为螺旋电感或线状电感，所述电感器为螺旋电感时，所述导线线路为一个且呈螺旋状；所述电感器为线状电感时，所述导线线路至少为两个，至少两个所述导线线路相互平行。

在一些实施例中，还包括：在所述第一磁性层的表面上形成电感器之前，在所述第一磁性层表面形成第一介电层；在所述图形化的涂层表面上形成第二磁性层之前，在所述图形化的涂层表面上形成第二介电层。

在一些实施例中，所述第一磁性层和第二磁性层均为磁性薄膜层和间隔层交替层叠的堆叠结构。

本申请一些实施例中还提供了一种片上电感器结构，包括：

基底；

位于所述基底的表面上的第一磁性层；

位于所述第一磁性层表面上的电感器，所述电感器至少包括一个导线线路；

位于所述第一磁性层上且覆盖所述电感器的图形化的涂层，所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层，所述导线线路正上方的图形化的涂层中具有向上鼓起的鼓包结构，所述电感器周围的所述固化的第二光敏涂层的侧壁和所述固化的第一光敏涂层的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处形成有缓冲区，所述缓冲区的拐角呈凹角；

位于所述图形化的涂层表面上的第二磁性层。

在一些实施例中，所述固化的第一光敏涂层和固化的第二光敏涂层的材料为负性光刻胶。

在一些实施例中，所述负性光刻胶的材料为光敏的聚酰亚胺聚合物、聚苯并恶唑聚合物或苯并环丁烯聚合物。

在一些实施例中，所述固化的第二光敏涂层的宽度小于所述固化的第一光敏涂层的宽度。

在一些实施例中，所述电感器为螺旋电感或线状电感，所述电感器为螺旋电感时，所述导线线路为一个且呈螺旋状；所述电感器为线状电感时，所述导线线路至少为两个，至少两个所述导线线路相互平行。

在一些实施例中，还包括：位于所述电感器与所述第一磁性层之间的第一介电层；位于所述第二磁性层与在所述图形化的涂层之间的第二介电层。

在一些实施例中，所述第一磁性层和第二磁性层均为磁性薄膜层和间隔层交替层叠的堆叠结构。

在一些实施例中，所述鼓包结构包括位于所述固化的第一光敏涂层中的第一鼓包结构和位于所述固化的第二光敏涂层中的第二鼓包结构。

本申请前述一些实施例中的片上电感器结构及其制作方法，所述制作方法，在基底的表面上形成第一磁性层后，在所述第一磁性层表面上形成电感器，所述电感器至少包括一个导线线路；在所述第一磁性层上形成覆盖所述电感器的第一光敏涂层，所述导线线路正上方的第一光敏涂层中具有凸起的第一鼓包结构；对所述电感器上的第一光敏涂层进行第一曝光，所述第一曝光时具有第一窗口，所述第一窗口的宽度大于所述电感器的宽度；进行所述第一曝光后，在所述第一光敏涂层表面上形成第二光敏涂层，所述导线线路正上方的第二光敏涂层中具有凸起的第二鼓包结构；对所述导线线路正上方的第二光敏涂层进行第二曝光，所述第二曝光时具有第二窗口，所述第二窗口的宽度等于所述导线线路的宽度；去除所述电感器周围未被曝光的第一光敏涂层和第二光敏涂层，对剩余的被曝光的第一光敏涂层和第二光敏涂层进行固化，在所述第一磁性层上形成覆盖所述电感器的图形化的涂层，所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层，所述导线线路正上方的图形化的涂层中具有向上鼓起的鼓包结构，所述电感器周围的所述固化的第二光敏涂层和所述固化的第一光敏涂层的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处形成有缓冲区，所述缓冲区的拐角呈凹角；在所述图形化的涂层表面上形成第二磁性层。通过前述多个特定步骤的结合，形成了特定结构的图形化的涂层(所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层，所述导线线路正上方的图形化的涂层中具有向上鼓起的鼓包结构，所述电感器周围的所述固化的第二光敏涂层的侧壁和所述固化的第一光敏涂层的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处形成有缓冲区，所述缓冲区的拐角呈凹角)，所述导线线路正上方的图形化的涂层中具有向上鼓起的鼓包结构降低了导线线路正上方的图形化的涂层表面的陡峭度(不会过于倾斜或过于垂直)，所述电感器周围的所述固化的第二光敏涂层的侧壁和所述固化的第一光敏涂层的侧壁呈缓慢下降的弧形降低了图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，且所述图形化的涂层侧壁(所述固化的第一光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处)会形成有缓冲区，所述缓冲区的拐角呈凹角，进一步降低图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，因而在图形化的涂层表面上形成第二磁性层时，提高所述第二磁性层覆盖率和厚度均匀性，防止图形化的涂层表面上形成的第二磁性层在某一位置的厚度过薄，而使得该位置早于其他位置达到饱和磁通密度，进而使得电感器饱和，影响电感器的电感。

附图说明

图1-图14为本申请一些实施例中片上电感器结构的制作过程的结构示意图。

具体实施方式

下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本申请一些实施例首先提供了一种片上电感器结构的制作方法，下面结合附图对前述制作方法进行详细的描述。

参考图1，提供基底。

在一些实施例中，所述基板包括半导体衬底22和位于半导体衬底22表面上的层间介质层24。

在一些具体的实施例中，所述半导体衬底22的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底22还可以根据设计需求注入一定的掺杂离子以改变电学参数。所述半导体衬底22内还形成有浅沟槽隔离结构(图中未示出)，所述浅沟槽隔离结构用于隔离相邻的有源区，所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。所述有源区中和/或上形成有半导体器件，所述半导体器件包括晶体管、电阻器、电容器、二级管中的一种或几种。

在一些实施例中，所述层间介质层24中(或者所述介质层24中和介质层24上)还形成有互连结构26。在一具体的实施例中个，所述互连结构26包括金属线，或者包括金属线和与所述金属线连接的导电插塞。

在一些具体实施例中，所述层间介质层24可以为单层或多层堆叠结构，相应的所述互连结构26也可以为单层或多层堆叠结构中，每一层所述互连结构相应的形成在相应层的层间介质层中和表面。所述层间介质层24的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)或低介电常数(K小于2.5)材料中的一种或几种。所述互连结构26的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、W或WN中的一种或几种。

在一些实施例中，所述基板还包括：位于所述层间介质层24表面上形成的钝化层26；；位于所述钝化层26表面形成的第一粘合层28；位于所述第一粘合层28表面形成的底层介电层30。

所述钝化层26的材料可以为氮化硅、碳化硅、氧化硅或氮氧化硅中的一种或几种。

所述第一粘合层28用于提高层与层之间的粘合力。所述第一粘合层28可以是钛、铜、钽等金属材料或合金，也可以是其他多种金属的组合，所述第一粘合层28的形成工艺包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)等工艺。

所述底层介电层30用于后续形成的第一磁性层与基底之间的电学隔离。所述底层介电层30可以是氮化硅、碳化硅、氧化硅或氮氧化硅中的一种或几种，所述底层介电层30的形成工艺包括原子层沉积(ALD)、化学汽相沉积(CVD)或等离子体增强化学汽相沉积(PECVD)。

在一实施例中，参考图2，刻蚀去除部分所述底层介电层30和第一粘合层28，剩余的底层介电层30的表面上后续用于形成第一磁性层。

刻蚀去除部分所述底层介电层30和第一粘合层28可以采用离子束蚀刻(IBE)、反应离子刻蚀(RIE)、反应离子束蚀刻(RIBE)。

参考图3和图4，在所述基底的表面上形成第一磁性层32。

在一些实施例中，所述第一磁性层32形成在所述底层介电层30表面上。

所述第一磁性层32与后续形成的第二磁性层50(参考图14)构成磁壳包裹后续形成的电感器40(参考图14)，第一磁性层32与第二磁性层50之间形成连续磁路或产生磁性耦合，对第一磁性层32与第二磁性层50之间的电感器40中的导线线路产生作用，从而增大电感器的电感。

在一些实施例中，所述第一磁性层32的形成过程包括：在所述底层介电层30和钝化层26的表面上形成第一磁性层32(参考图3)；对所述第一磁性层32进行图形化，去除所述底层介电层30外侧的所述第一磁性层32，保留所述底层介电层30表面上的第一磁性层32。

所述第一磁性层32可以为由磁性材料组成的单层结构或多层堆叠结构。

在一些实施例中，所述第一磁性层32为多层堆叠结构时，所述第一磁性层32为磁性薄膜层和间隔层交替层叠的堆叠结构，磁性薄膜层的材料为纳米晶磁性合金或非晶磁性合金，可以是CoZrTa、CoZrTaB、NiFe、CoP、FeBN、CoZrO等，铜物理汽相沉积(PVD)等工艺形成。所述间隔层的材料可以是氧化硅、氧化钴等，通过物理汽相沉积(PVD)等沉积工艺或等离子体氧化、热氧化等氧化工艺形成。所述间隔层的厚度通常为磁性薄膜层厚度的5-10％。

在另一些实施例中，所述第一磁性层32为多层堆叠结构，所述第一磁性层32为不同的磁性材料的磁性薄膜层交替层叠的堆叠结构，在一具体的实施例中，所述第一磁性层32为第一磁性薄膜层和第二磁性薄膜层交替层叠的堆叠结构，所述第一磁性薄膜层和第二磁性薄膜层的材料为不同的磁性材料。

在一些实施例中，参考图5，在所述第一磁性层32表面(和钝化层26的表面)形成第一介电层34。

所述第一介电层34用于后续形成的电感器与所述第一磁性层32之间的电学隔离，并用于增大第一磁性层32和后续形成的第二磁性层50(参考图14)之间的材料的介电常数。所述第一磁性层32表面的第一介电层34具有平坦的表面。

在一些实施例中，所述第一介电层34材料可以为聚合物，具体可以为聚酰亚胺(PI)、聚苯并恶唑(PBO)等。在其他实施例中，所述第一介电层34还可以为无机介电材料，具体可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。

在一些实施例中，参考图6，还包括：在所述第一介电层34的表面上形成一层晶种层。所述晶种层36作为后续采用电镀形成电感器时的种子层和导电层。所述晶种层36通过物理汽相沉积(PVD)、化学汽相沉积(CVD)等工艺形成。所述晶种层36的材料可以是铜、钛等金属及其合金，或者多种金属的组合。

参考图7和图8，在所述第一磁性层32表面上形成电感器40，所述电感器40至少包括一个导线线路41。

本实施例中，所述电感器40形成在所述第一磁性层32表面的第一介电层34的表面上。在其他实施例中，所述电感器40可以直接形成在所述第一磁性层32的表面。

在一些实施例中，所述电感器40的形成过程包括：在所述晶种层34上形成掩膜层38(参考图7)，所述掩膜层38中具有暴露出所述晶种层34部分表面的开口，所述开口的形状和位置限定了形成的电感器40的形状和位置；在所述开口中采用电镀工艺填充导电材料形成电感器40，所述电感器40至少包括一个导线线路41，所述导电材料可以是铜、钛、镍、金等金属及其合金，或者多种金属的组合；去除所述掩膜层以及导线线路两侧的所述晶种层(参考图8)。

所述电感器40为螺旋电感或线状电感，在一些实施例中，所述电感器40为螺旋电感时，所述导线线路为一个且呈螺旋状；在另一些实施例中，所述电感器40为线状电感时，所述导线线路41至少为两个，至少两个所述导线线路41相互平行，图8中以所述电感器40中导线线路41为两个作为示例进行说明。

参考图9，在所述第一磁性层32上形成覆盖所述电感器40的第一光敏涂层42，所述导线线路41正上方的第一光敏涂层42中具有凸起的第一鼓包结构11。

所述第一光敏涂层42后续用于形成图形化的涂层的下部分。

在一些实施例中，所述第一光敏涂层42的材料为负性光刻胶，在具体的实施例中，所述负性光刻胶的材料为光敏的聚酰亚胺聚合物(PI)、聚苯并恶唑聚合物(PBO)或苯并环丁烯聚合物(BCB)。后续可以通过曝光和显影工艺对所述第一光敏涂层42进行图形化。

形成所述第一光敏涂层42的工艺包括旋涂工艺、喷涂工艺、物理汽相沉积(PVD)或化学汽相沉积(CVD)。

形成的所述第一光敏涂层42中包括位于所述导线线路41正上方凸起的第一鼓包结构11，所述第一鼓包结构11的顶角处呈弧形，所述第一鼓包结构11两侧的第一光敏涂层的42表面低于所述第一鼓包结构11的顶部表面，第一鼓包结构11一方面使得后续形成的第二光敏涂层44中容易形成第二鼓包结构12(参考图11)，进而在对第一光敏涂层42和第二光敏涂层44进行曝光(对第一光敏涂层42和第二光敏涂层44分别进行特定的第一曝光和第二曝光)、显影和固化后形成图形化的涂层时(所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层)，所述导线线路41正上方的图形化的涂层中容易形成凸起的第一鼓包结构11，降低了导线线路41正上方的图形化的涂层表面的陡峭度(不会过于倾斜或过于垂直)，所述电感器40周围的图形化的涂层侧壁容易形成呈缓慢下降的弧形，从而降低了图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，且图形化的涂层侧壁(所述固化的第一光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处)会形成有缓冲区，所述缓冲区的拐角呈凹角，因而进一步降低图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，进而使得后续在图形化的涂层表面上形成第二磁性层50(参考图14)时，提高所述第二磁性层50覆盖率和厚度均匀性，防止图形化的涂层表面上形成的第二磁性层50在某一位置的厚度过薄，而使得该位置早于其他位置达到饱和磁通密度，进而使得电感器38饱和，影响电感器38的电感。

参考图10，对所述电感器40上的第一光敏涂层42进行第一曝光，所述第一曝光时具有第一窗口51，所述第一窗口51的宽度大于所述电感器40的宽度。

对所述第一光敏涂层42进行第一曝光时采用第一光掩模板54，所述第一光掩模板包括透光部分和不透光部分，进行第一曝光时曝光光线穿过第一光掩模板54的透光部分后，并经过相应的光学组件投射到所述第一光敏涂层42中。所述第一曝光时的第一窗口51为曝光光线投射到所述第一光敏涂层42中尺寸大小，或者所述第一曝光时的第一窗口51为所述第一光掩模板54的透光部分的特征尺寸乘以光学组件缩放倍数。所述电感器40的宽度为电感器最外侧的两根导线线路41外侧壁之间的垂直距离。

所述第一窗口51的大小限定了第一光敏涂层42中发生交联硬化部分的大小，即限定了后续形成图形化的涂层的下部分的大小，所述第一窗口51的宽度大于所述电感器40的宽度，即使得后续形成的图形化的涂层至少要覆盖所述电感器40。

参考图11，进行所述第一曝光后，在所述第一光敏涂层42表面上形成第二光敏涂层44，所述导线线路41正上方的第二光敏涂层44中具有凸起的第二鼓包结构12。

所述第二光敏涂层442后续用于形成图形化的涂层的上部分。

在一些实施例中，所述第二光敏涂层44的材料为负性光刻胶，在具体的实施例中，所述负性光刻胶的材料为光敏的聚酰亚胺聚合物(PI)、聚苯并恶唑聚合物(PBO)或苯并环丁烯聚合物(BCB)。后续可以通过曝光和显影工艺对所述第二光敏涂层44进行图形化。

形成所述第二光敏涂层44的工艺包括旋涂工艺、喷涂工艺、物理汽相沉积(PVD)或化学汽相沉积(CVD)。

形成的所述第二光敏涂层44中包括位于所述导线线路41正上方凸起的第二鼓包结构12，所述第二鼓包结构12的顶角处呈弧形，所述第二鼓包结构12两侧的第二光敏涂层44的表面低于所述第二鼓包结构12的顶部表面，使得后续对第二光敏涂层44进行特定的第二曝光，并对特定的第一曝光后的第一光敏涂层42和特定的第一曝光后第二光敏涂层44进行显影和固化后形成图形化的涂层时(所述图形化的涂层包括固化的第一光敏涂层和位于固化的第一光敏涂层表面上的固化的第二光敏涂层)，所述导线线路41正上方的图形化的涂层中容易形成凸起的鼓包结构，降低了导线线路41正上方的图形化的涂层表面的陡峭度(不会过于倾斜或过于垂直)，且所述电感器40周围的图形化的涂层侧壁容易形成呈缓慢下降的弧形，从而降低了图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，且所述图形化的涂层侧壁(所述固化的第一光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处)会形成有缓冲区，所述缓冲区的拐角呈凹角，因而进一步降低图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，进而使得后续在图形化的涂层表面上形成第二磁性层50(参考图14)时，提高所述第二磁性层50覆盖率和厚度均匀性，防止图形化的涂层表面上形成的第二磁性层50在某一位置的厚度过薄，而使得该位置早于其他位置达到饱和磁通密度，进而使得电感器38饱和，影响电感器38的电感。

参考图12，对所述导线线路41正上方的第二光敏涂层44进行第二曝光，所述第二曝光时具有第二窗口52，所述第二窗口52的宽度等于所述导线线路41的宽度。

对所述第二光敏涂层44进行第二曝光时采用第二光掩模板56，所述第二光掩模板56包括多个透光部分和多个不透光部分，进行第二曝光时曝光光线穿过第二光掩模板56的透光部分后，并经过相应的光学组件投射到所述第二光敏涂层44中。所述第二曝光时的第二窗口52为曝光光线投射到所述第二光敏涂层44中尺寸大小，或者所述第二曝光时的第二窗口52为所述第二光掩模板56的透光部分的特征尺寸乘以光学组件缩放倍数。所述导线线路41的宽度为导线线路41的两相对的外侧壁之间的垂直距离。

所述第二窗口51的大小限定了第二光敏涂层42中发生交联硬化部分的大小，即限定了后续形成图形化的涂层的上部分的大小，所述第二窗口52的宽度等于或略大于所述导线线路41的宽度，因而使得导线线路41正上方以及正上方附近的第二光敏涂层44交联硬化，以便于使得后续形成的图形化的涂层具有凸起的鼓包结构，图形化的涂层侧壁呈缓慢下降的弧形并具有缓冲区。

参考图13，去除所述电感器40周围未被曝光的第一光敏涂层和第二光敏涂层，对剩余的被曝光的第一光敏涂层42和第二光敏涂层44进行固化，在所述第一磁性层32上形成覆盖所述电感器40的图形化的涂层，所述图形化的涂层包括固化的第一光敏涂层42和位于固化的第一光敏涂层42表面上的固化的第二光敏涂层44，所述导线线路41正上方的图形化的涂层中具有向上鼓起的鼓包结构13，所述电感器40周围的所述固化的第二光敏涂层44和所述固化的第一光敏涂层42的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层44的侧壁与和所述固化的第一光敏涂层42的侧壁交界处形成有缓冲区45，所述缓冲区45的拐角呈凹角。

所述导线线路41正上方的图形化的涂层中具有向上鼓起的鼓包结构13包括第一鼓包结构和位于第一鼓包结构表面上的第二鼓包结构，所述第一鼓包结构位于所述导线线路41正上方固化的第一光敏涂层42中，所述第二鼓包结构位于所述导线线路41正上方固化的第二光敏涂层44。所述鼓包结构13的顶角处为弧形。

所述固化的第二光敏涂层44的宽度要小于所述固化的第一光敏涂层42的宽度，所述固化的第二光敏涂层44的侧壁呈缓慢下降的弧形延伸到与所述固化的第一光敏涂层42的侧壁交界处的缓冲区45，所述固化的第一光敏涂层42的侧壁从所述缓冲区缓慢下降的弧形延伸到所述第一磁性层32的表面上。

参考图14，在所述图形化的涂层40表面上形成第二磁性层50。

在一些实施例中，所述第二磁性层50直接形成在所述图形化的涂层40表面。在另一些实施例中，在形成第二磁性层50之前，先在所述图形化的涂层40表面形成第二粘合层46和位于第二粘合层46表面的第二介电层48。

在一些实施例中，还包括：在所述第二磁性层50的表面上形成第三介电层52。

所述第二粘合层46的材料和形成工艺与所述第一粘合层28的材料和形成工艺相同，所述第二介电层48和第三介电层52的材料和形成工艺与所述底层介电层30、第一介电层34的材料和形成工艺相同。所述第二磁性层50的材料和形成工艺与所述第一磁性层32的材料和形成工艺形同。

所述形成的第二磁性层50毯式覆盖在所述第一磁性层32上，第二磁性层50的长度大于第一磁性层32的长度。

本申请在形成所述第二磁性层50时，由于通过前述多个特定步骤的有机结合，形成了特定结构的图形化的涂层(所述图形化的涂层包括固化的第一光敏涂层42和位于固化的第一光敏涂层42表面上的固化的第二光敏涂层44，所述导线线路41正上方的图形化的涂层中具有向上鼓起的鼓包结构，所述电感器40周围的所述固化的第二光敏涂层44的侧壁和所述固化的第一光敏涂层42的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层44的侧壁与和所述固化的第一光敏涂层42的侧壁交界处形成有缓冲区45，所述缓冲区的拐角呈凹角)，所述导线线路41正上方的图形化的涂层中具有向上鼓起的鼓包结构降低了导线线路41正上方的图形化的涂层表面的陡峭度(不会过于倾斜或过于垂直)，所述电感器40周围的所述固化的第二光敏涂层44的侧壁和所述固化的第一光敏涂层42的侧壁呈缓慢下降的弧形降低了图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，且所述图形化的涂层侧壁(所述固化的第一光敏涂层的侧壁与和所述固化的第一光敏涂层的侧壁交界处)会形成有缓冲区，所述缓冲区的拐角呈凹角，进一步降低图形化的涂层侧壁的陡峭度(不会过于倾斜或过于垂直)，因而在图形化的涂层表面上形成第二磁性层50(参考图14)时，提高所述第二磁性层50覆盖率和厚度均匀性，防止图形化的涂层表面上形成的第二磁性层50在某一位置的厚度过薄，而使得该位置早于其他位置达到饱和磁通密度，进而使得电感器38饱和，影响电感器38的电感。

本申请一些实施例还提供了一种片上电感器结构，结合参考图14和图13，包括：

基底；

位于所述基底的表面上的第一磁性层32；

位于所述第一磁性层32表面上的电感器40，所述电感器40至少包括一个导线线路41；

位于所述第一磁性层32上且覆盖所述电感器40的图形化的涂层，所述图形化的涂层包括固化的第一光敏涂层42和位于固化的第一光敏涂层42表面上的固化的第二光敏涂层44，所述导线线路41正上方的图形化的涂层中具有向上鼓起的鼓包结构13(参考图13)，所述电感器40周围的所述固化的第二光敏涂层44的侧壁和所述固化的第一光敏涂层42的侧壁呈缓慢下降的弧形，且所述固化的第二光敏涂层44的侧壁与和所述固化的第一光敏涂层42的侧壁交界处形成有缓冲区45，所述缓冲区45的拐角呈凹角；

位于所述图形化的涂层表面上的第二磁性层50。

在一些实施例中，所述固化的第一光敏涂层42和固化的第二光敏涂层44的材料为负性光刻胶。

在一些实施例中，所述负性光刻胶的材料为光敏的聚酰亚胺聚合物、聚苯并恶唑聚合物或苯并环丁烯聚合物。

在一些实施例中，所述固化的第二光敏涂层44的宽度小于所述固化的第一光敏涂层42的宽度。

在一些实施例中，所述电感器40为螺旋电感或线状电感，所述电感器为螺旋电感时，所述导线线路为一个且呈螺旋状；所述电感器为线状电感时，所述导线线路至少为两个，至少两个所述导线线路相互平行。

在一些实施例中，还包括：位于所述电感器40与所述第一磁性层32之间的第一介电层34；位于所述第二磁性层50与在所述图形化的涂层之间的第二介电层48。

在一些实施例中，还包括：位于所述第二介电层48与所述图形化的涂层之间的(第二)粘合层46。

在一些实施例中，所述第一磁性层32和第二磁性层50均为磁性薄膜层和间隔层交替层叠的堆叠结构。

在一些实施例中，所述鼓包结构13包括位于所述固化的第一光敏涂层42中的第一鼓包结构和位于所述固化的第二光敏涂层44中的第二鼓包结构。

需要说明的是，本发明中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见(或参考)即可。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。