电路板组件的制作方法以及电路板组件

技术领域

本申请涉及电路板技术领域，尤其涉及一种电路板组件的制作方法以及电路板组件。

背景技术

随着电子技术不断向高密度和高可靠性发展，通常采用内埋技术将电子元件内埋于电路板中，进而提高电路板组件的元件密度。电子元件内埋于电路板中，不仅可以减小电路板组件的安装面积，达到器件小型化，还可以缩短电路板的布线长度，减小线路之间产生的寄生电感，进而提高产品的密度以及电气性能。

内埋于电路板中的电子元件在没有任何防护的条件下，通常会与电路板中的线路层或外界线路产生电磁干扰，使得电子元件与线路层产生信号损失。

发明内容

有鉴于此，有必要提供一种减小电磁干扰的电路板组件的制作方法以及电路板组件。

一种电路板组件的制作方法，包括以下步骤：提供内层线路基板，内层线路基板包括相互连接的第一内层线路层、内层介质层以及第二内层线路层，内层线路基板开设有通孔，通孔贯穿第一内层线路层、内层介质层以及第二内层线路层；提供第一基板以及第二基板，在第一基板上连接电子元件；提供第一半固化片以及第二半固化片，第一半固化片开设有第一开口；将连接有电子元件的第一基板、第一半固化片、内层线路基板、第二半固化片以及第二基板依次叠加并压合，第一内层线路层朝向第一基板，第二内层线路层朝向第二基板，在压合之前，电子元件位于第一开口以及通孔中；形成贯穿第一基板以及第一半固化片并围设于电子元件的第一开槽，形成贯穿第二基板以及第二半固化片并围设于电子元件的第二开槽；对第一基板进行线路制作形成第一外层线路层，并在第一开槽中形成连接第一外层线路层以及第一内层线路层的第一屏蔽层，对第二基板进行线路制作形成第二外层线路层，并在第二开槽中形成连接第二外层线路层以及第二内层线路层的第二屏蔽层，从而得到电路板组件。

在本申请一些实施方式中，第一内层线路层与第二内层线路层连接并围设形成通孔的侧壁。

在本申请一些实施方式中，第二半固化片上开设有第二开口，在压合步骤之前，电子元件暴露于第二开口，电子元件背离第一基板的表面与第二基板间隔设置。

在本申请一些实施方式中，第一开槽以及第二开槽均为环状。

在本申请一些实施方式中，电子元件通过连接垫与第一基板电连接，制作方法还包括形成贯穿第一基板的盲孔，连接垫暴露于盲孔，在盲孔中形成导电孔，导电孔连接连接垫以及第一外层线路层。

在本申请一些实施方式中，第二外层线路层与电子元件对应的区域未被蚀刻。

一种电路板组件，包括：第一外层线路基板、第一半固化片、内层线路基板、第二半固化片、第二外层线路基板、电子元件、第一屏蔽层以及第二屏蔽层。第一外层线路基板包括第一外层线路层；内层线路基板包括相互电连接的第一内层线路层以及第二内层线路层，第一半固化片连接第一外层线路基板以及内层线路基板；第二外层线路基板包括第二外层线路层，第二半固化片连接内层线路基板以及第二外层线路基板；电子元件固定于第一外层线路基板朝向内层线路基板的表面并贯穿内层线路基板；第一屏蔽层连接第一内层线路层以及第一外层线路层；第二屏蔽层连接第二内层线路层以及第二外层线路层；其中，第一外层线路层、第一屏蔽层、第一内层线路层、第二内层线路层、第二屏蔽层以及第二外层线路层共同形成屏蔽结构，电子元件位于屏蔽结构中。

在本申请一些实施方式中，第一内层线路层与第二内层线路层相互连接的部分形成环状结构并围设于电子元件的周围。

在本申请一些实施方式中，第一屏蔽层以及第二屏蔽层均为环状。

在本申请一些实施方式中，第二外层线路层与电子元件对应的区域为完整的导电层。

本申请提供的电路板组件的制作方法制作的电路板组件具有电磁屏蔽效果，即减小电子元件与各个线路层和外界线路的电磁干扰，减小信号损耗。

附图说明

图1为本申请实施例提供的内层线路基板、第一基板、第二基板、第一半固化片以及第二半固化片的截面示意图。

图2为图1中的第一基板、第一半固化片、内层线路基板、第二半固化片以及第二基板相互叠加后的截面示意图。

图3为压合图2所示的结构后的截面示意图。

图4为在图3所示的结构中形成第一开槽以及第二开槽后的截面示意图。

图5为在图4所示的结构上进行电镀处理后的截面示意图。

图6为在图5所示的结构上形成防焊层后得到的电路板组件的截面示意图。

图7为本申请另一实施例提供的电路板组件的截面示意图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。

在本申请的各实施例中，为了便于描述而非限制本申请，本申请专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接，不管是直接的还是间接的。“上”、“下”、“上方”、“下方”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

请参阅图1至图6，本申请实施例提供一种电路板组件100的制作方法，包括以下步骤：

步骤S1：请参阅图1，提供内层线路基板10，内层线路基板10开设有通孔17。

在本实施例中，内层线路基板10包括内层介质层11以及位于内层介质层11相对两表面的第一内层线路层13以及第二内层线路层15，即相当于本实施例中内层线路基板10中线路层的层数为两层，第一内层线路层13以及第二内层线路层15可相互电连接。在其他实施例中，第一内层线路层13与第二内层线路层15之间还可以设置有其他的线路层。

通孔17沿第一内层线路层13、内层介质层11以及第二内层线路层15叠加设置的方向贯穿第一内层线路层13、内层介质层11以及第二内层线路层15。通孔17的数量可以为一个或多个，通孔17的数量可以根据后续所需要设置的电子元件50的数量进行设置。在本实施例中，以通孔17的数量为一个进行说明。

第一内层线路层13与第二内层线路层15朝向通孔17延伸并共同形成通孔17的侧壁171，第一内层线路层13与第二内层线路层15相互连接并形成闭合的环状结构，即通孔17由具有导电性能的材质围设形成。内层线路基板10可通过在具有穿孔(图未示)的双面覆铜板(图未示)进行电镀处理后形成，电镀处理之后，形成第一内层线路层13与第二内层线路层15，第一内层线路层13与第二内层线路层15在穿孔中相互连接以形成导电性能的材质围设形成的通孔17，上述形成内层线路基板10的方法简单，无需额外的处理步骤，且形成通孔17的侧壁171后续作为屏蔽结构的一部分。

内层介质层11的材质可以选自聚酰亚胺(polyimide，PI)、液晶高分子聚合物(liquid crystal polymer，LCP)以及改性聚酰亚胺(modified polyimide，MPI)等可挠性材料中的一种，也可以选自聚丙烯(Polypropylene，PP)以及聚四氟乙烯(Polytetrafluoroethylene，PTFE)等硬质材料中的一种。在本实施例中，内层介质层11的材质为聚酰亚胺。

内层线路基板10的相对两表面还可以设置覆盖层21以及可剥离层23，覆盖层21分别位于第一内层线路层13以及第二内层线路层15背离内层介质层11的表面，可剥离层23位于覆盖层21背离内层线路基板10的表面，覆盖层21以及可剥离层23用于在后续制程中便于覆盖层21所在区域形成挠折区A(可参阅图5、图6)。

步骤S2：请再次参阅图1，提供第一基板30，在第一基板30的表面连接电子元件50。

第一基板30包括第一外层介质层31以及位于第一外层介质层31相对两表面的第一底铜层33以及第二底铜层35。在其他实施例中，第一底铜层33以及第二底铜层35之间还可以设置线路层，线路层可与第一底铜层33以及第二底铜层35电连接。

在第一底铜层33上连接电子元件50，每一电子元件50通过两个连接垫351与第一基板30固定连接并电连接。第一底铜层33朝向内层线路基板10设置，电子元件50朝向通孔17。预先将电子元件50固定设置于第一基板30上，在后续压合过程中，可以避免电子元件50因压合而产生位移。

步骤S3：请再次参阅图1，提供第二基板40。

第二基板40包括第二外层介质层41以及位于第二外层介质层41相对两表面的第三底铜层43以及第四底铜层45。在其他实施例中，第三底铜层43以及第四底铜层45之间还可以设置线路层，线路层可与第三底铜层43以及第四底铜层45电连接。

步骤S4：请再次参阅图1，提供第一半固化片60以及第二半固化片70，第一半固化片60位于内层线路基板10与第一基板30之间，第二半固化片70位于内层线路基板10与第二基板40之间。

第一半固化片60与第二半固化片70的材质主要由树脂和增强材料组成，第一半固化片60与第二半固化片70又称PP片，第一半固化片60与第二半固化片70在加热加压下会软化，冷却后会反应固化。

第一半固化片60上开设有第一开口61，第一开口61贯穿第一半固化片60的相对两表面，第一开口61的位置与通孔17的位置对应设置。第二半固化片70上还可以开设有第二开口71，第二开口71贯穿第二半固化片70的相对两表面，第二开口71的位置与第一开口61以及通孔17的位置对应设置。

第一半固化片60还可以开设有第三开口63，第三开口63与位于第一内层线路层13所在一侧的可剥离层23的位置对应设置；第二半固化片70上还可以开设有第四开口73，第四开口73与位于第二内层线路层15所在一侧的可剥离层23的位置对应设置。

第一外层介质层31与第二外层介质层41的材质可以是可挠性材料或者硬质材料。

步骤S5：请参阅图2和图3，按照第一基板30、第一半固化片60、内层线路基板10、第二半固化片70以及第二基板40的顺序叠加设置(请参阅图2)并压合(请参阅图3)，在压合步骤之前，电子元件50位于第一开口61以及通孔17中。

其中，第一底铜层33以及第三底铜层43均朝内设置，第一底铜层33与第一半固化片60连接，第三底铜层43与第二半固化片70连接；第二底铜层35以及第四底铜层45均朝外设置。

在压合步骤之前，电子元件50暴露于第二开口71，电子元件50背离第一基板30的表面与第二基板40间隔设置。在压合过程中，第一半固化片60以及第二半固化片70流动并围设于电子元件50的周围，使得电子元件50的周围与内层线路基板10以及第二基板40绝缘连接。其中，第一半固化片60和/或第二半固化片70填充通孔17、第一开口61以及第二开口71，压合后第一半固化片60和/或第二半固化片70连接电子元件50以及通孔17的侧壁171；另外，第二开口71的设置，在压合过程中，第二半固化片70流动并填充电子元件50与第二基板40之间的间隙(即第二开口71)，减小压合过程中电子元件50所受到的压力，从而可以减小电子元件50在压合过程中被压坏的可能性。

在压合步骤之前，第一基板30以及第二基板40还覆盖可剥离层23，在压合步骤之后，第一半固化片60流动至第一基板30与对应的可剥离层23之间并填充第三开口63，第二半固化片70流动至第二基板40与对应的可剥离层23之间，并填充第四开口73。

步骤S6：请参阅图4，形成贯穿第一基板30以及第一半固化片60的环状的第一开槽81，形成贯穿第二基板40以及第二半固化片70的环状的第二开槽83。

第一开槽81围设于电子元件50的一侧，第一内层线路层13暴露于第一开槽81。第二开槽83围设于电子元件50的另一侧，第二内层线路层15暴露于第二开槽83。

在形成第一开槽81以及第二开槽83的步骤中，还包括设置盲孔85的步骤，盲孔85的数量与用于电连接电子元件50的连接垫351的数量一致，盲孔85贯穿第二底铜层35以及第一外层介质层31，连接垫351暴露于盲孔85。

步骤S7：请参阅图5，对第二底铜层35进行线路制作形成第一外层线路层39、对第四底铜层45进行线路制作形成第二外层线路层49。

具体地，可采用电镀处理，在第二底铜层35的表面形成第一镀铜层37、在第四底铜层45的表面形成第二镀铜层47；对第一镀铜层37以及第二底铜层35曝光、显影形成第一外层线路层39，对第二镀铜层47以及第四底铜层45曝光、显影、蚀刻形成第二外层线路层49。其中，与电子元件50对应区域的第二镀铜层47以及第四底铜层45未进行蚀刻，即对与电子元件50对应区域的第二镀铜层47以及第四底铜层45以外的区域进行线路制作，从而在电子元件50对应区域的第二外层线路层49保留完整的导电层，以提升屏蔽性能。

在电镀过程中，第一镀铜层37还填充第一开槽81，第二镀铜层47还填充第二开槽83。位于第二底铜层35表面的第一镀铜层37与第二底铜层35共同形成第一外层线路层39；填充于第一开槽81中的第一镀铜层37与第一内层线路层13连接，位于第一开槽81中的第一镀铜层37形成第一屏蔽层811。位于第四底铜层45表面的第二镀铜层47与第四底铜层45共同形成第二外层线路层49；填充于第二开槽83中的第二镀铜层47与第二内层线路层15连接，位于第二开槽83中的第二镀铜层47形成第二屏蔽层831。

第一外层线路层39、第一屏蔽层811、第一内层线路层13、第二内层线路层15、第二屏蔽层831以及第二外层线路层49共同围设于电子元件50的周围，即电子元件50的前、后、左、右、上、下均由具有导电性能的材质包围，第一外层线路层39、第一屏蔽层811、第一内层线路层13、第二内层线路层15、第二屏蔽层831以及第二外层线路层49共同形成立方体的屏蔽结构(图未标)。

在电镀处理过程中，第一镀铜层37还填充盲孔85，第一镀铜层37与暴露于盲孔85的连接垫351连接从而形成导电孔851，导电孔851连接连接垫351以及第一外层线路层39。

步骤S8：请参阅图6，形成防焊层90，以形成电路板组件100。

防焊层90位于第一外层线路层39以及第二外层线路层49的表面。

在形成防焊层90的步骤之前，还包括将可剥离层23所对应的第一基板30以及第二基板40去除，并撕除可剥离层23，使得覆盖层21所在区域形成挠折区A，即本实施例中的电路板组件100为软硬结合板。其中，压合之前，在第一半固化片60上设置第三开口63、在第二半固化片70上设置第四开口73，在压合过程中，可剥离层23的表面具有一定的空间，便于去除可剥离层23分别所对应的第一基板30以及第二基板40，再去除可剥离层23，进而形成挠折区A。

请参阅图7，本申请另一实施例提供电路板组件100a的制作方法，在本实施例中，内层线路基板10的相对两表面未设置覆盖层21以及可剥离层23，则在后续处理步骤中，也可省略形成挠折区A的相关步骤，即本实施例中的电路板组件100a为硬板。

请再次参阅图6，本申请还提供一种电路板组件100，电路板组件100包括内层线路基板10、第一外层线路基板310、第二外层线路基板410、第一半固化片60、第二半固化片70、第一屏蔽层811、第二屏蔽层831以及电子元件50，其中，内层线路基板10、第一外层线路基板310以及第二外层线路基板410共同形成电路板(图未标)，内层线路基板10、第一外层线路基板310、第二外层线路基板410、第一屏蔽层811以及第二屏蔽层831共同形成包围电子元件50的屏蔽结构，电子元件50内埋于电路板中。

内层线路基板10包括内层介质层11以及位于内层介质层11相对两表面的第一内层线路层13以及第二内层线路层15。内层介质层11的材质可以为可挠性材料或者硬质材料。第一内层线路层13与第二内层线路层15相互连接形成闭合的环状结构并围设于电子元件50的周围。

第一外层线路基板310包括第一外层介质层31以及位于第一外层介质层31相对两表面的第一外层线路层39以及第一底铜层33。在一些实施方式中，第一底铜层33也可以进行线路制作形成线路层；在一些实施方式中，第一底铜层33与第一外层线路层39之间也可以设置其他的线路层。

第二外层线路基板410包括第二外层介质层41以及位于第二外层介质层41相对两表面的第二外层线路层49以及第三底铜层43。在一些实施方式中，第三底铜层43也可以进行线路制作形成线路层；在一些实施方式中，第三底铜层43与第二外层线路层49之间也可以设置其他的线路层。

电子元件50通过连接垫351与第一外层线路基板310电连接。

第一半固化片60位于内层线路基板10以及第一外层线路基板310之间，第二半固化片70位于内层线路基板10以及第二外层线路基板410之间。第一半固化片60与第二半固化片70连接成一体结构并围设于电子元件50的周围。

第一屏蔽层811呈环状，第一屏蔽层811贯穿第一外层线路基板310以及第一半固化片60并与第一内层线路层13连接。第二屏蔽层831呈环状，第二屏蔽层831贯穿第二外层线路基板410以及第二半固化片70并与第二内层线路层15连接。第一外层线路层39、第一屏蔽层811、相互连接的第一内层线路层13与第二内层线路层15、第二屏蔽层831以及第二外层线路层49共同形成屏蔽结构，电子元件50位于屏蔽结构中，屏蔽结构能够减小电子元件50与各个线路层以及外界线路之间的电磁干扰，减小信号损失。

请再次参阅图7，为本申请另一实施例提供的电路板组件100a，电路板组件100a为硬板。

以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。