考虑长度匹配的快速单通量量子电路布线方法

技术领域

本发明涉及集成电路计算机辅助设计技术领域，尤其是考虑长度匹配的快速单通量量子电路布线方法。

背景技术

随着后摩尔时代的到来，传统的互补型金属氧化物(Complementary Metal-Oxide-Semiconductor，CMOS)电路无法满足超大规模集成电路(Very Large ScaleIntegration，VLSI)设计中对高速计算和低功耗的要求。快速单通量子(Rapid Single-Flux-Quantum，RSFQ)电路被认为是超导数字化应用中一项非常重要的技术。基于RSFQ的技术，可以进一步实现节能衍生产品和高性能器件和计算机。RSFQ电路与传统的CMOS电路不同之处为，RSFQ电路利用量化的电压脉冲作为数字数据产生的信号，这些脉冲通过无源传输线(Passive Transmission Line，PTL)传输。由于PTL高速的传输速度(约为光速的三分之一)，因此被广泛的应用于大规模RSFQ数字电路的互连。

与基于CMOS的器件不同，每个RSFQ的逻辑门只有一个扇出，所以需要分路器(Splitters，SPL)来分割信号实现多个扇出。每个分路器都具有一个PTL接收器的输入端口和多个带有PTL驱动器的输出端口，输出端口的数量代表扇出的能力。由于RSFQ数字电路的超高频率，因此需要为每个电路中的逻辑门的逻辑操作提供对应的时钟信号。逻辑门无法扇出多个信号，所以当每个时钟级有多个逻辑操作时，一个时钟脉冲必须被分割。基于多阶段的流水线架构RSFQ电路，需要插入大量的路径平衡(D-type Flip-flop，DFF)，大量的DFF也会使得电路的版图设计变得越加复杂。

对于RSFQ电路的时序设计，插入延时元件，如无源传输线和约瑟夫森传输线(Josephson Transmission Line，JTL)都可以实现在超高频率下的正确操作。JTL是一种有源互连的传输线，它可以传输无反射的单通量子(Single-Flux-Quantum，SFQ)脉冲，通过在每个阶段重新生成脉冲来识别噪声，但是JTL的延迟时间随着偏置电流的变化而变化，使用JTL的时序调整会导致制造芯片的操作裕度和良率的降低。PTL的时延与它的长度大致成正比，并且PTL所消耗的功率与长度无关，因此在大规模时序感知的RSFQ电路物理设计时，采用PTL与逻辑门之间进行互连，并通过PTL的长度扩展完成时序的匹配。

发明内容

本发明提出考虑长度匹配的快速单通量量子电路布线方法，能在设计集成电路时，通过布线方法来最小化芯片面积。

本发明采用以下技术方案。

考虑长度匹配的快速单通量量子电路布线方法，用于快速单通量量子电路RSFQ的布线设计，所述方法在布线阶段通过使用无源传输线作为延时元件，并通过考虑长度匹配的RSFQ电路布线算法来设计电路布线，以解决RSFQ电路高频特性带来的电路时延问题，所述算法包括以下策略；

策略一、在生成初始路径时，通过迂回布线，在不改变初始布线空间的情况下，满足无源传输线的部分长度匹配；

策略二、以基于区域感知的迭代资源插入策略来减少需要添加的额外资源区域；

策略三、以考虑阻塞代价的长度匹配驱动布线策略来提高对布线空间的资源利用。

所述方法包括以下步骤；

步骤S1、基于策略一，在SPL感知的迂回布线阶段，生成初始布线路径并获取合理的通道宽度，并且，在此基础上尽可能地对部分PTL进行长度扩展；

步骤S2、基于策略二，在资源分配和可布线性评估阶段，通过基于网络流的资源分配和基于区域感知的迭代资源插入，在资源保证可布线性的同时，添加对应的布线区域；

步骤S3、基于策略三，为了保证完全匹配所有PTL的扩展长度以满足电路的时序要求，在长度匹配驱动布线过程中，以基于不同PTL布线的优先级以及阻塞感知的启发式布线算法获得最终的布线结果。

步骤S1中，在SPL感知迂回布线阶段，目标是获得初始化的布线路径，并且在保证生成最小的通道宽度的情况下满足部分PTL的长度扩展，基于RSFQ电路流水线的结构，采用通道布线模型以匹配RSFQ电路的布线，该模型中，通道两侧分别为连接的源点和汇点，中间的通道区域用于布线；采用以下步骤；

步骤S11、在不考虑长度匹配约束的基础上，生成初始布线结果，以对PTL

步骤S12、在进行长度扩展时，先对每个PTL

步骤S13、在确定切割点后对于每个PTL，根据其源点与汇点的位置，规定源点高度位置大于汇点高度位置的PTL方向为下，源点位置小于汇点位置的PTL方向为上；

步骤S14、在转移过程中，PTL

式中，slack

步骤S13中，每个方向的PTL都有两种产生绕线的方式，如图1所示，分别为:

方式一、方向为下的PTL(如图1的(a)所示)，具体为：连接源点的trunk向后移动产生绕线；连接汇点的trunk向前移动产生绕线。

方式二、方向为上的PTL(如图1的(b)所示)，具体为：连接源点的trunk向后移动产生绕线；连接汇点的trunk向前移动产生绕线。

步骤S2中，PTL

本步骤定义可用于布线的网格单元为可用单元，不可用于布线的网格单元作为阻塞单元，部分宽度为1列的可用单元作为潜在可用单元；若如果部分潜在可用单元与可用网格单元相邻，则这些网格单元称为可合并网格单元；

在本步骤中，经过线扫描后得到多个可用网格单元后，从左到右，将相邻的网格单元结合成布线资源R

步骤S2中，通过构建资源分配流图G(V,E)来使用基于流的资源分配方法，如图3的(b)所示，资源分配流图遵守的节点规则为：节点集合V由V

资源分配流图遵守的边规则为：对于每个节点，创建一条有向边

步骤S2中，为使在长度匹配约束条件下，初始生成的通道区域能保证电路的可布线性，对于拥有固定高度H的通道，扩展其宽度，即添加布线资源，采用基于区域感知的迭代资源插入策略，具体为：

当在生成初始布线路径之后，通过大小为2的扫描列进行扫描时，若存在部分潜在布线单元未用于布线，则为了充分利用布线空间的资源，通过在该网格单元的左右两侧插入空列，使得潜在可用单元变成可用单元，之后再通过双向蜿蜒布线尽可能地在这些网格单元中布线，减少需要插入的额外布线资源；若空列插入的位置如果位于已切割trunk之间，则相当延长了4个单元长度的绕线；

如图4所示，左图的绕线长度为2，当把2列资源插入时，绕线长度增大到6；如果插入位置中的PTL，通过绕线已经满足长度匹配，那么该位置无法插入布线资源。

为了加强布线空间的利用率，考虑布线资源插入的位置，引入了可利用潜在网格单元的函数PAG；由于PTL

其中，Q代表当前列包含的所有潜在可用单元集合，q代表潜在可用单元，start

向下扩展的公式如下

当步骤S2频繁地在布线空间之中插入布线资源时，在列扫描时会生成许多布线空间较小的布线区域R；所述布线方法中，针对线网在大的布线空间中布线比在小的空间中布线灵活的场景来设置阈值G，所有需要扩展长度的PTL的PAG之和小于阈值G时，将布线资源插入布线空间右端；阈值G在本步骤中设置为H的二分之一；插入资源后，重新进行资源分配，直到当前电路可布线后停止迭代。

步骤S3中的长度匹配驱动布线过程，具体为：

经过资源扫描分配后，得到每个PTL

得到每个PTL布线的优先级后，再确定PTL在多个可用布线区域R上的布线顺序，引入布线区域可用函数RAA，公式如下

其中，Resi表示PTL

通过ACD函数确定每个PTL

通过RAA函数确定了每个PTL

其中，B

在本步骤S3中，常量C设置为2，M＝5。

本发明涉及集成电路计算机辅助设计技术领域中一种量子电路中布线方法的构建，针对RSFQ电路的高频特性带来的电路时延问题，在布线阶段通过使用延时元件如无源传输线来解决。因为无源传输线的时延与它的长度近似成正比，且传输线的功耗不随着线长增加而增大，对于快速单通量量子电路而言长度匹配布线是一个非常重要的问题，为此，本发明提出了一种高效的考虑长度匹配的RSFQ电路布线算法，包括以下关键策略:(1)在生成初始路径时，提出了一种迂回布线的方法，在不改变初始布线空间的情况下，满足无源传输线的部分长度匹配；(2)提出了一种基于区域感知的迭代资源插入策略，减少需要添加的额外资源区域；(3)提出了一种考虑阻塞代价的长度匹配驱动布线策略，提高了对布线空间的资源利用，并能在设计集成电路时，通过布线方法来最小化芯片面积。

附图说明

下面结合附图和具体实施方式对本发明进一步详细的说明：

附图1是本发明的迂回布线方案示意图；

附图2是本发明的方法流程示意图；

附图3是本发明的资源分配布线过程示意图；

附图4是本发明的考虑资源插入位置对比示意图。

具体实施方式

如图所示，考虑长度匹配的快速单通量量子电路布线方法，用于快速单通量量子电路RSFQ的布线设计，所述方法在布线阶段通过使用无源传输线作为延时元件，并通过考虑长度匹配的RSFQ电路布线算法来设计电路布线，以解决RSFQ电路高频特性带来的电路时延问题，所述算法包括以下策略；

策略一、在生成初始路径时，通过迂回布线，在不改变初始布线空间的情况下，满足无源传输线的部分长度匹配；

策略二、以基于区域感知的迭代资源插入策略来减少需要添加的额外资源区域；

策略三、以考虑阻塞代价的长度匹配驱动布线策略来提高对布线空间的资源利用。

所述方法包括以下步骤；

步骤S1、基于策略一，在SPL感知的迂回布线阶段，生成初始布线路径并获取合理的通道宽度，并且，在此基础上尽可能地对部分PTL进行长度扩展；

步骤S2、基于策略二，在资源分配和可布线性评估阶段，通过基于网络流的资源分配和基于区域感知的迭代资源插入，在资源保证可布线性的同时，添加对应的布线区域；

步骤S3、基于策略三，为了保证完全匹配所有PTL的扩展长度以满足电路的时序要求，在长度匹配驱动布线过程中，以基于不同PTL布线的优先级以及阻塞感知的启发式布线算法获得最终的布线结果。

步骤S1中，在SPL感知迂回布线阶段，目标是获得初始化的布线路径，并且在保证生成最小的通道宽度的情况下满足部分PTL的长度扩展，基于RSFQ电路流水线的结构，采用通道布线模型以匹配RSFQ电路的布线，该模型中，通道两侧分别为连接的源点和汇点，中间的通道区域用于布线；采用以下步骤；

步骤S11、在不考虑长度匹配约束的基础上，生成初始布线结果，以对PTL

步骤S12、在进行长度扩展时，先对每个PTL

步骤S13、在确定切割点后对于每个PTL，根据其源点与汇点的位置，规定源点高度位置大于汇点高度位置的PTL方向为下，源点位置小于汇点位置的PTL方向为上；

步骤S14、在转移过程中，PTL

式中，slack

步骤S13中，每个方向的PTL都有两种产生绕线的方式，如图1所示，分别为:

方式一、方向为下的PTL(如图1的(a)所示)，具体为：连接源点的trunk向后移动产生绕线；连接汇点的trunk向前移动产生绕线。

方式二、方向为上的PTL(如图1的(b)所示)，具体为：连接源点的trunk向后移动产生绕线；连接汇点的trunk向前移动产生绕线。

步骤S2中，PTL

本步骤定义可用于布线的网格单元为可用单元，不可用于布线的网格单元作为阻塞单元，部分宽度为1列的可用单元作为潜在可用单元；若如果部分潜在可用单元与可用网格单元相邻，则这些网格单元称为可合并网格单元；

在本步骤中，经过线扫描后得到多个可用网格单元后，从左到右，将相邻的网格单元结合成布线资源R

步骤S2中，通过构建资源分配流图G(V,E)来使用基于流的资源分配方法，如图3的(b)所示，资源分配流图遵守的节点规则为：节点集合V由V

资源分配流图遵守的边规则为：对于每个节点，创建一条有向边

步骤S2中，为使在长度匹配约束条件下，初始生成的通道区域能保证电路的可布线性，对于拥有固定高度H的通道，扩展其宽度，即添加布线资源，采用基于区域感知的迭代资源插入策略，具体为：

当在生成初始布线路径之后，通过大小为2的扫描列进行扫描时，若存在部分潜在布线单元未用于布线，则为了充分利用布线空间的资源，通过在该网格单元的左右两侧插入空列，使得潜在可用单元变成可用单元，之后再通过双向蜿蜒布线尽可能地在这些网格单元中布线，减少需要插入的额外布线资源；若空列插入的位置如果位于已切割trunk之间，则相当延长了4个单元长度的绕线；

如图4所示，左图的绕线长度为2，当把2列资源插入时，绕线长度增大到6；如果插入位置中的PTL，通过绕线已经满足长度匹配，那么该位置无法插入布线资源。

为了加强布线空间的利用率，考虑布线资源插入的位置，引入了可利用潜在网格单元的函数PAG；由于PTL

其中，Q代表当前列包含的所有潜在可用单元集合，q代表潜在可用单元，start

向下扩展的公式如下

当步骤S2频繁地在布线空间之中插入布线资源时，在列扫描时会生成许多布线空间较小的布线区域R；所述布线方法中，针对线网在大的布线空间中布线比在小的空间中布线灵活的场景来设置阈值G，所有需要扩展长度的PTL的PAG之和小于阈值G时，将布线资源插入布线空间右端；阈值G在本步骤中设置为H的二分之一；插入资源后，重新进行资源分配，直到当前电路可布线后停止迭代。

步骤S3中的长度匹配驱动布线过程，具体为：

经过资源扫描分配后，得到每个PTL

得到每个PTL布线的优先级后，再确定PTL在多个可用布线区域R上的布线顺序，引入布线区域可用函数RAA，公式如下

其中，Resi表示PTL

通过ACD函数确定每个PTL

通过RAA函数确定了每个PTL

其中，B

在本步骤S3中，常量C设置为2，M＝5。