一种中高频晶体驱动电路

技术领域

本发明涉及集成电路技术领域，特别是涉及一种中高频晶体驱动电路。

背景技术

在现代通信系统中，晶体振荡器中的晶体因为它的独特的品质，高精度和高稳定度，而得到广泛的应用。由晶体及晶体驱动电路构成的振荡器被广泛应用于电视机、计算机、遥控器、手表等常见电子设备的各类振荡电路中，并且应用于通信系统中的频率发生器、数据处理设备中的时钟信号发生电路和特定系统的基准时钟信号发生电路等电路中。随着对晶体驱动电路要求越来越高，低电源供电成为趋势，尤其低至单节干电池供电更是设计现有结构的瓶颈。

发明内容

本发明的主要目的在于提供一种中高频晶体驱动电路，旨在实现晶体驱动电路的低电源供电。

为实现上述目的，本发明提供一种中高频晶体驱动电路，所述中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；

所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器和连接于所述寄存器的第一电阻，所述偏置子电路通过所述寄存器调节所述第一电阻的阻值，以调整启动电流的大小。

优选地，所述中高频晶体驱动电路还包括停振检测子电路，所述停振检测子电路连接于所述输出子电路、接收所述输出子电路的输出信号，并输出检测结果。

优选地，所述振荡器子电路包括晶体，所述晶体的一端连接有第一电容和第一NMOS管的栅极、另一端连接有第二电容和第一NMOS管的漏极，所述第一NMOS管的漏极还连接于所述偏置子电路、栅极连接于所述自动幅度控制子电路和所述输出子电路、源极接地。

优选地，所述自动幅度控制子电路包括连接于所述偏置子电路的第一PMOS管、第二PMOS管和第三PMOS管，所述自动幅度控制子电路还包括连接于所述第一PMOS管的第二NMOS管、连接于所述第二NMOS管的第三NMOS管，所述第二NMOS管还连接有第四NMOS管和第五NMOS管，所述第四NMOS管连接于所述振荡器子电路中的所述第一电容；所述第四NMOS管和所述第五NMOS管还连接有第六NMOS管，所述第五NMOS管还连接有第七NMOS管、第八NMOS管和第九NMOS管；所述第九NMOS管连接于所述偏置子电路。

优选地，所述偏置子电路中的所述第一电阻的一端连接于所述第九NMOS管的源极、另一端接地、可变端连接于所述寄存器，所述第九NMOS管的漏极连接于偏置电流源、栅极连接于所述启动子电路。

优选地，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极接电源、栅极相互连接，所述第一PMOS管的漏极连接于所述第二NMOS管的漏极和栅极，所述第二PMOS管的漏极连接于所述第六NMOS管的漏极，所述第三PMOS管的漏极连接于其栅极和所述第九NMOS管的漏极；

所述第二NMOS管的源极连接于所述第三NMOS管的漏极和栅极，所述第三NMOS管的源极接地；所述第四NMOS管和所述第五NMOS管的栅极连接于所述第二NMOS管的栅极和漏极，所述第四NMOS管的漏极连接于所述第一电容和所述第六NMOS管的栅极、源极连接于所述第五NMOS管的源极并连接于所述第七NMOS管的栅极；所述第五NMOS管的漏极连接于所述第八NMOS管的栅极和启动电路；所述第六NMOS管的栅极连接于所述第一电容、源极接地；所述第七NMOS管和所述第八NMOS管的源极和漏极接地。

优选地，所述启动子电路包括连接于使能信号端的第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，以及连接于所述第七PMOS管的第八PMOS管、连接于所述第八PMOS管的第九PMOS管；所述启动子电路还包括连接于所述第六PMOS管的第十NMOS管、连接于所述第九PMOS管和使能信号端的第十一NMOS管；所述第九PMOS管和所述第十一NMOS管连接于所述启动子电路的输出端，以向后续电路提供启动电压。

优选地，所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、第七PMOS管和第十一NMOS管的栅极连接于所述使能信号端，所述使能信号端接收使能信号以导通所述启动子电路；所述第四PMOS管的源极连接于电源、漏极连接于所述第五PMOS管的源极；所述第五PMOS管的漏极连接于所述第六PMOS管的源极，所述第六PMOS管的漏极连接于所述第十NMOS管的栅极；所述第七PMOS管的源极连接于电源、漏极连接于所述第八PMOS管的源极；所述第八PMOS管的漏极连接于所述第九PMOS管的源极、栅极连接于所述第九PMOS管的栅极和所述第十NMOS管的栅极；所述第九PMOS管的漏极连接于第十一NMOS管的漏极，所述第九PMOS管的漏极和所述第十一NMOS管的漏极连接于所述启动子电路的输出端。

优选地，所述中高频晶体驱动电路中的场效应管为1.2V的低压管。

本发明技术方案通过对偏置子电路中第一电阻的阻值进行调节，以实现1MHz~50MHz的中高频晶体的驱动。

附图说明

图1为本发明中高频晶体驱动电路的电路原理图；

图2为本发明中高频晶体驱动电路中振荡器子电路的电路原理图；

图3为本发明中高频晶体驱动电路中自动幅度控制子电路及偏置子电路的电路原理图；

图4为本发明中高频晶体驱动电路中启动子电路的电路原理图；

图5为本发明实施例的电路原理图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明进一步说明。

如图1所示，本发明实施例提供一种中高频晶体驱动电路，所述中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；

所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器IOP和连接于所述寄存器IOP的第一电阻R1，所述偏置子电路通过所述寄存器IOP调节所述第一电阻R1的阻值，以调整启动电流的大小。

优选地，所述中高频晶体驱动电路还包括停振检测子电路，所述停振检测子电路连接于所述输出子电路、接收所述输出子电路的输出信号，并输出检测结果。

优选地，如图2所示，所述振荡器子电路包括晶体，所述晶体的一端连接有第一电容C1和第一NMOS管Mn1的栅极、另一端连接有第二电容C2和第一NMOS管Mn1的漏极，所述第一NMOS管Mn1的漏极还连接于所述偏置子电路、栅极连接于所述自动幅度控制子电路和所述输出子电路、源极接地。

具体地，所述晶体为1MHz~50MHz的中高频晶体。

如图3所示，所述自动幅度控制子电路包括连接于所述偏置子电路的第一PMOS管Mp1、第二PMOS管Mp2和第三PMOS管Mp3，所述自动幅度控制子电路还包括连接于所述第一PMOS管Mp1的第二NMOS管Mn2、连接于所述第二NMOS管Mn2的第三NMOS管Mn3，所述第二NMOS管Mn2还连接有第四NMOS管Mn4和第五NMOS管Mn5，所述第四NMOS管Mn4连接于所述振荡器子电路中的所述第一电容C1；所述第四NMOS管Mn4和所述第五NMOS管Mn5还连接有第六NMOS管Mn6，所述第五NMOS管Mn5还连接有第七NMOS管Mn7、第八NMOS管Mn8和第九NMOS管Mn9；所述第九NMOS管Mn9连接于所述偏置子电路。

优选地，所述偏置子电路中的所述第一电阻R1的一端连接于所述第九NMOS管Mn9的源极、另一端接地、可变端连接于所述寄存器IOP，所述第九NMOS管Mn9的漏极连接于偏置电流源、栅极连接于所述启动子电路。

优选地，所述第一PMOS管Mp1、所述第二PMOS管Mp2和所述第三PMOS管Mp3的源极接电源、栅极相互连接，所述第一PMOS管Mp1的漏极连接于所述第二NMOS管Mn2的漏极和栅极，所述第二PMOS管Mp2的漏极连接于所述第六NMOS管Mn6的漏极，所述第三PMOS管Mp3的漏极连接于其栅极和所述第九NMOS管Mn9的漏极；

所述第二NMOS管Mn2的源极连接于所述第三NMOS管Mn3的漏极和栅极，所述第三NMOS管Mn3的源极接地；所述第四NMOS管Mn4和所述第五NMOS管Mn5的栅极连接于所述第二NMOS管Mn2的栅极和漏极，所述第四NMOS管Mn4的漏极连接于所述第一电容C1和所述第六NMOS管Mn6的栅极、源极连接于所述第五NMOS管Mn5的源极并连接于所述第七NMOS管Mn7的栅极；所述第五NMOS管Mn5的漏极连接于所述第八NMOS管Mn8的栅极和启动电路；所述第六NMOS管Mn6的栅极连接于所述第一电容C1、源极接地；所述第七NMOS管Mn7和所述第八NMOS管Mn8的源极和漏极接地。

如图4所示，所述启动子电路包括连接于使能信号端XTAL_EN的第四PMOS管Mp4、第五PMOS管Mp5、第六PMOS管Mp6和第七PMOS管Mp7，以及连接于所述第七PMOS管Mp7的第八PMOS管Mp8、连接于所述第八PMOS管Mp8的第九PMOS管Mp9；所述启动子电路还包括连接于所述第六PMOS管Mp6的第十NMOS管Mn10、连接于所述第九PMOS管Mp9和使能信号端XTAL_EN的第十一NMOS管Mn11；所述第九PMOS管Mp9和所述第十一NMOS管Mn11连接于所述启动子电路的输出端，以向后续电路提供启动电压。

优选地，所述第四PMOS管Mp4、所述第五PMOS管Mp5、所述第六PMOS管Mp6、第七PMOS管Mp7和第十一NMOS管Mn11的栅极连接于所述使能信号端XTAL_EN，所述使能信号端XTAL_EN接收使能信号以导通所述启动子电路；所述第四PMOS管Mp4的源极连接于电源、漏极连接于所述第五PMOS管Mp5的源极；所述第五PMOS管Mp5的漏极连接于所述第六PMOS管Mp6的源极，所述第六PMOS管Mp6的漏极连接于所述第十NMOS管Mn10的栅极；所述第七PMOS管Mp7的源极连接于电源、漏极连接于所述第八PMOS管Mp8的源极；所述第八PMOS管Mp8的漏极连接于所述第九PMOS管Mp9的源极、栅极连接于所述第九PMOS管Mp9的栅极和所述第十NMOS管Mn10的栅极；所述第九PMOS管Mp9的漏极连接于第十一NMOS管Mn11的漏极，所述第九PMOS管Mp9的漏极和所述第十一NMOS管Mn11的漏极连接于所述启动子电路的输出端。

优选地，所述中高频晶体驱动电路中的场效应管为1.2V的低压管。

在具体实施例中，如图5所示，在X0和X1之间接中高频晶体，并挂上负载电容Cp、Cq，其中Cp=Cq=15p。当使能信号XTAL_EN上电之后，自动幅度控制子电路启动，通过偏置子电路使得第一NMOS管Mn1获得一个起始电流，这时候第一NMOS管Mn1与晶体共振，在X0和X1可以测到幅值很大地正弦波信号；X0端的正弦波信号通过反馈接到自动幅度控制子电路，经过自动幅度控制子电路的调节作用，降低了流过第一NMOS管Mn1的漏极电流，进而降低X0端的幅值；并且，X0的正弦波信号通过耦合电容Cc送给输出子电路，输出子电路输出时钟信号，停振子电路通过检测输出子电路的输出以判断中高频晶体是否停振。同时通过偏置子电路中的寄存器对第一电阻的调节，以满足1MHz~50MHz不同频率的初始电流的大小。

应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。