针对具有RF电路的系统生成数字时钟

技术领域

本发明涉及一种电路，所述电路用于收发器、接收器和发射器中的任一者。

背景技术

现代蜂窝通信系统在全球范围内迅速传播，这主要是由三个因素推动的：标准化、成本以及性能。由于可以使用3GPP等组织颁布的通用通信标准，因此制造商能够针对全球市场生产单一产品。蜂窝通信的成本较低，主要是因为现代微芯技术可达到的功能整合水平较高，以及全球市场的规模能够给制造商带来巨大的经济规模效益。通过开发现代半导体技术的功能能力，可以获得蜂窝通信的高性能。

无线电收发器中的功能整合增强，致使无线电收发器的模拟功能和数字功能彼此靠近。现有技术中熟知的是，无线电电路组件之间的物理隔离减少会引起交互自干扰增加。通常，数字时钟由一系列矩形脉冲组成，并且富含谐波。因此，在数字时钟的谐波频率下，利用数字时钟的数字电缆元件进行整合时可以引起射频(RF)干扰。通常，当收发器试图以处于或接近收发器中使用的任何数字时钟的谐波的RF频率接收低功率信号时，收发器最容易受到这种类型的干扰影响。

现代蜂窝无线电收发器需要在多个频带下操作。现代收发器还必须达到3GPP等标准要求的期望性能水平，因此，现代收发器必须拥有杰出的数字信号处理能力。另外，由于在高级半导体制造过程中开发无线电收发器比较昂贵并且耗时，因此，期望无线电收发器足够灵活，从而在一些频带下操作，这些频带在未来可能就会被标准化权威组织指定为蜂窝频带。

US 5,926,514揭示响应于无线电收发器的操作频率的变化而改变无线电收发器中的微控制器单元使用的时钟信号。

US 7,103,342揭示为了在无线电收发器的选定操作频率下将干扰降至最低而改变无线电收发器中的微控制器单元使用的时钟信号。

US 6,898,420揭示使微控制器使用的时钟信号在两个可能的频率之间进行切换。

US 7,676,192揭示一种用于改变装置的操作频率以及同地协作的信号源的信号频率的技术，从而将该装置的无线接口上引入的干扰降至最低。

但仍然需要一些可以用来解决无线电收发器中的时钟谐波干扰的影响的技术。

发明内容

本发明的一个目的在于提供无线电系统的替代电路，尤其是对时钟谐波干扰的免疫力得到增强的用于无线电系统的收发器。

根据本发明的第一方面，提供了一种电路，所述电路用于收发器、发射器以及接收器中的任一者，并且具有RF电路、数字电路、载波信号发生器以及时钟发生器，所述时钟发生器用于生成对所述数字电路中的至少一些进行计时的数字时钟，所述RF电路易受对数字电路进行计时而产生的谐波影响，所述载波信号发生器经过耦合以将载波信号提供到RF电路，并且时钟发生器经过布置以基于对载波信号的频率进行下分频产生的频率而获得数字时钟的频率，从而对RF电路的干扰在特定频率下发生，所述特定频率是载波信号的谐波。

由于来自数字时钟的谐波产生的任何干扰都处于特定频率下，而所述特定频率是载波的谐波，因此这些干扰可以更易于得到补偿，或者可以进行布置以具有足够远离RF信号的有用部分的频率，从而可以更加容易地被滤出。例如，在接收器或发射器链中，数字电路可以包含ADC或DAC或数字处理电路。数字参考可以包含，例如，离散时间计时模拟。例如，收发器的实例用于通信应用，但单向无线电应用包含GPS接收器。

本发明的实施例可以具有添加的任何其他特征，或者未要求的任何其他特征。一些此类额外特征在从属权利要求中提出并且在下文详细描述。

另一方面提供一种生成数字时钟的对应方法，所述数字时钟用于为与收发器、发射器以及接收器中的任一者相关联的数字电路计时，并且所述方法具有以下步骤：生成RF电路的载波信号，所述RF电路易受对数字电路进行计时而产生的谐波影响；以及基于对载波信号的频率进行下分频产生的频率，获得数字时钟的频率,从而对RF电路的干扰在特定频率下发生，所述特定频率是载波信号的谐波。

本发明的实施例可以提供无线电通信系统的新颖实施方案。它的优点对于涉及同步发射和接收RF信号的通信系统而言尤其有用。

一些额外的特征如下。

时钟发生器可以具有一个或多个可编程分频器，以生成数字时钟。例如，参考图3或图4或图5，这可以使得数字电路的设计和操作能够更加灵活，并且可以进行调谐以降低实际上的干扰。

时钟发生器可以具有两个或多个振荡器，以在不同的载波频率下生成载波信号，并且所述时钟发生器可以具有选择器，以选择将载波频率中的哪个载波频率用作生成数字时钟的来源。例如，参考图5，这样可以使数字时钟频率的选择更加灵活性，并且因此可以改进，例如，最大输出功率与接收器噪音之间的平衡关系。在一些情况下，振荡器可以分别用于接收和发射，或者可以用于针对接收过程或发射过程的多个协议或者标准。由数字时钟计时的数字电路可以包括以下项中的任意一项或多项：针对接收信号的模数转换电路、针对发射信号的数模转换电路、用于处理接收信号或发射信号的数字处理电路，以及时钟发生器的数字部分。

所述电路可以具有用于生成回落参考频率的回落振荡器(fallbackoscillator)，并且时钟发生器可以具有回落选择器，以在载波频率不合适时将回落参考频率选作生成数字时钟的来源。例如，参考图3到图6，这样可以帮助提高可靠性，这在难以获得可靠的载波信号的情况下，对11GHz等较高频率而言尤其有用。这样还使得数字电路能够更加独立，例如，在无需考虑时钟速率就能运行软件的运行层的情况下比较有用。

回落选择器可以具有用于监测载波信号的稳定性的监测器，并且所述回落选择器可以是可操作的，以根据监测器的输出来选择回落参考频率。例如，参考图6、图7和图8，这可以进一步提高时钟发生器的可靠性。

时钟发生器可以具有控制器，所述控制器用于选择数字时钟的频率变化，选择依据是由数字时钟计时的接收信号或发射信号的数字处理输出的质量，以及由计时引起的干扰。例如，参考图2、图12和图13，这可以有助于使快速数字处理提高性能与快速数字时钟增加干扰之间取得更好的平衡。

控制器可以经布置以对相应类型的数字接收器处理所需的数字时钟速率进行估计，以便达到所接收的信号的预定最小信噪比，并且确定由估计出的数字时钟速率引起的干扰是否在可接受的阈值范围内，这将作为选择数字时钟的频率变化的基础。例如，这在下游处理依赖于给定的最小噪音的情况下比较有用。可以考虑以下情况：对高阶调制进行无误差解码需要来自收发器的特定SINAD，以及将时钟相关干扰的SINAD贡献重新指定为相对较高，以便提高处理速度。

所述电路可以具有数字补偿电路，以便基于数字时钟的频率的变化，对由数字时钟计时的数字处理电路中的至少一些电路进行数字补偿。参考图15和图16，这可以有助于将数字处理设计成更加独立于时钟速率的变化。在一些情况下，数字补偿电路可以包括数字重新采样电路，以按照与数字时钟的频率变化成反比的比率执行重新采样。这允许时钟速率与采样率断开联系，从而能够单独对它们进行优化，例如，这意味着通过返回到最佳采样率可以降低处理需求。

所述电路可以是集成电路的一部分。这可以通过更多的集成而降低成本，但是干扰将会更加严重。所述电路或者集成电路可以是诸如移动电话或手持式计算装置等移动装置的一部分。

所述方法可以具有额外步骤，这些额外步骤对应于上文提出的额外特征。可以具有以下步骤：对一个或多个可编程分频器进行编程，以改变数字时钟的频率。所述方法可以具有以下步骤：在不同的载波频率下生成两个或多个载波信号，以及选择将载波频率中的哪个载波频率用作生成数字时钟的来源。可以具有以下步骤：对相应类型的数字接收器处理所需的数字时钟频率进行估计，以达到所接收的信号的预定最小信噪比；确定由估计出的数字时钟频率引起的干扰是否在可接受的阈值范围内；以及基于这个确定结果，选择数字时钟的频率变化。可以具有以下步骤：按照与数字时钟的频率变化成反比的比率，对数字电路所使用的数字信号进行重新采样。另一步骤可以是，补偿因对数字电路进行计时产生谐波而造成对RF电路的干扰。

本发明提供一种集成电路，包括接收器射频电路，发射器射频电路，载波信号发生器和时钟发生器。所述载波信号发生器包括一个振荡器。所述振荡器用于为所述接收器射频电路或者发射器射频电路提供载波信号。所述时钟发生器用于基于所述振荡器输出的信号产生时钟信号。所述时钟发生器基于与载波信号同样的振荡器产生时钟信号，时钟信号的频率是从射频电路的频率中生成的，从而对所述RF电路的干扰仅会在特定频率下发生。这些干扰可以更易于得到补偿，或者可以进行布置以具有足够远离所述RF信号的有用部分的频率，从而可以更加容易地被滤出。

任何额外的特征都可以结合在一起并且与任何方面相结合。所属领域的技术人员容易了解其他优点，尤其是优于其他现有技术的优点。在不脱离本发明的权利要求书的前提下，可以做出各种变化和修改。因此，应清楚地理解，本发明的形式仅仅是说明性的，而并不意图限制本发明的范围。

附图说明

现在将参考附图通过实例来描述如何将本发明付诸实践，在附图中：

图1示出了对应于已知布局的示意图，

图2示出了根据第一实施例的具有电路的收发器的示意图，

图3、图4和图5示出了其他实施例的时钟发生器和其他部分的示意图，

图6示出了在一些实施例中使用的回落控制部分(fallback control part)的示意图，

图7示出了时钟信号的时序的图表，

图8示出了用于在一些实施例中的进入回落模式的步骤，

图9和图10示出了用于在一些实施例中的离开回落模式的步骤，

图11示出了根据一个实施例的对可编程分频器进行控制的步骤，

图12示出了不同时刻的接收信号频谱的图表，

图13示出了发射信号频谱的图表，

图14示出了两个不同采样频率的ADC噪音频谱的图表，

图15示出了用于ADC之后的重新采样以及DAC之前的重新采样的电路的示意图，以及

图16示出了根据一个实施例的改变重新采样率的步骤。

具体实施方式

本发明的描述将结合特定的实施例并且参考特定附图，但是本发明并不限于此，而是仅受权利要求书限制。所描述的附图仅仅是示意性的，而非限制性的。在附图中，出于说明目的，一些元件的尺寸可能是放大的并且未按比例绘制。在术语“包括”用于本说明书和权利要求书中的情况下，并不排除其他元件或步骤。在指代单数名词时使用不定冠词或定冠词，例如，“一个”或“所述”的情况下，除非另有说明，否则这包含该名词的复数形式。

权利要求书中使用的术语“包括”不应被理解为限制于其后所列出的构件，该术语并不排除其他元件或步骤。因此，“装置包括构件A和B”这一表达的范围不应局限于装置仅由组件A和B组成。这意味着相对于本发明而言，所述装置的相关组件只有A和B。

另外，说明书和权利要求书中的术语“第一”、“第二”、“第三”等等用于区分类似的元件，而不一定用于描述顺序或时间次序。应理解，如此使用的术语在适当的环境下是可以互换的，并且本文本中所描述的本发明的实施例能够按照不同于本文本中描述或说明的其他顺序来操作。

此外，说明书和权利要求书中的术语“顶部”、“底部”、“在......之上”、“在......之下”等等是用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在适当的环境下是可以互换的，并且本文本中所描述的本发明的实施例能够按照不同于本文本中描述或说明的其他方向来操作。

应注意，权利要求书中使用的术语“包括”不应被理解为限制于其后所列出的构件，该术语并不排除其他元件或步骤。因此，应理解为明确说明存在涉及到的所述特征、整体、步骤或组件的存在，但并不排除存在或添加一个或多个其他特征、整体、步骤或组件或上述项的组合。因此，“装置包括构件A和B”这一表达的范围不应局限于装置仅由组件A和B组成。这意味着相对于本发明而言，所述装置的相关组件只有A和B。

本说明书全文提及的“一项实施例”或“一个实施例”是指，结合实施例描述的具体特征、结构或特性包含在本发明的至少一项实施例中。因此，本说明书各处出现的短语“在一项实施例中”或“在一个实施例中”并不一定全部指代相同的实施例，但可以指代相同的实施例。此外，所属领域的一般技术人员从本发明中容易了解，可以在一项或多项实施例中以任何适当的方式组合这些特征、结构或特性。

类似地，应了解，在本发明的示例性实施例的描述中，本发明的各种特征有时在单个实施例、附图或其描述中被组合在一起，以便使本发明流畅，并且帮助理解多个发明性方面中的一个或多个方面。然而，本发明的这种方法不应被解释为反映以下意图，即，与每项权利要求中明确叙述的特征相比，所主张的发明要求更多的特征。实际上，如以下权利要求书所反映的，发明性方面在于比单个前述实施例的所有特征少。因此，紧随详细描述的权利要求书借此明确合并到此详细描述中，其中每项权利要求独立地作为本发明的一项单独实施例。

此外，所属领域的技术人员能够理解，虽然本文本中所描述的一些实施例包含一些特征但并不包含其他实施例中所包含的其他特征，但不同实施例的特征的组合意在落入本发明的范围内，并且形成不同的实施例。例如，在所附权利要求中，任何主张的实施例可以用于任何组合中。

在本文本中所提供的描述中，陈述了许多具体细节。然而，应理解，可以在没有这些具体细节的情况下实践本发明的多项实施例。在其他情况下，并未详细展示众所周知的方法、结构和技术，以免使得此描述的理解模糊不清。

现在将通过对本发明的若干项实施例的具体描述来描述本发明。显然，在不脱离本发明的技术教示的前提下，可以根据所属领域的技术人员的知识对本发明的其他实施例进行配置，本发明仅受随附权利要求书的术语限制。

介绍，图1，已知的布局

通过介绍多项实施例，将参考图1来描述对应于已知系统的布局。在现有技术中，典型的收发器包括用于生成所需RF信号的构件，生成方法是利用一个或多个VCO以及一个或多个PLL在选定的射频下生成载波信号。所生成的载波信号用于以下过程：将基带信号转换成待发射的RF信号以及将接收到的RF信号转换成对应的基带信号。图1图示了典型的现代无线通信收发器的频率生成子系统100。参考时钟发生器110将参考时钟信号输送到VCO频率控制部分180，频率控制部分180包括混杂的锁相环路(PLL)电路120和压控振荡器(VCO)130。连接125提供必要的反馈信号，以锁上环路。信号135是来自VCO 130的输出信号，信号135在选定的VCO频率下振荡。分配器网络140生成输出信号145，信号145在一定频率下振荡，该频率是信号135的频率因子(divisor)。信号145通常被称作载波信号或LO(本地振荡器)信号，并且通常由无线电收发器用于上变频和下变频过程。分配器网络150用于生成多个输出信号151、152以及153。信号151、152以及153在一定频率下振荡，该频率是输入信号145的频率的一个或多个因子。微控制器160通常对PLL 120、VCO 130以及分配器网络140和150中的每一者进行控制和编程。

图2，根据第一实施例的具有电路的收发器

本发明的一些实施例有助于使得无线电收发器能够在可能存在来自一个或多个时钟信号的谐波干扰的情况下操作，而不会在时钟谐波干扰不存在时降低性能。在这种干扰存在的情况下，无线电收发器可以足够稳健，以维持所需的性能水平。图2示出了根据第一实施例的具有电路的收发器的示意图。接收天线71耦合到接收器RF电路70，所述电路对接收器基带电路60进行馈送。这样会输出模拟信号，所述模拟信号由ADC 260转换成数字形式。数字信号由数字处理器30进行处理，所述数字处理器以多种方式来实施，以对接收信号执行多种传统的信号处理任务。

载波信号生成部分80将本地载波信号47馈送到接收器RF电路70。载波信号生成部分80还针对收发器的发射器侧生成本地载波信号46。载波信号中选定的一个载波信号同样被发送到时钟发生器部分90，以生成一个或多个数字时钟，这些数字时钟是通过对选定的载波频率进行下分频而获得的。在所示实例中，通过这种方式获得的数字时钟用于模数转换器(ADC)、数模转换器(DAC)以及数字处理器。在一些情况下，无线电收发器中的其他数字电路可以通过这种方式由来自发射器或者接收器载波信号中的一个或其他载波信号进行计时。通过这种方式生成数字时钟(分别为152、153和151)，确保了发生的任何时钟谐波干扰都将位于与选定的载波信号相同的频率之下。发生在该位置的干扰与基带信号中的DC偏移类似，其中对于该偏移而言，现有技术中已知许多补偿技术。通过扩展，所述方法还可以用于特定频率下的时钟谐波干扰，这些频率从无线电角度来看是良性的，例如，这是由于系统中的滤波衰减按顺序位置，和/或由于频谱限制更加宽松，但不失一般性。

还存在参考时钟部分110，其用于生成参考时钟，以便为载波生成提供稳定的频率参考源011，并且为时钟发生器90提供备份信号111。发射器侧包含DAC 250、发射器基带电路50，以及发射器RF电路40，发射器RF电路40使用发射器本地载波器46并且对发射天线72进行馈送。将参考图3到图5对载波信号生成部分80和时钟发生器部分90的实施方式进行描述。

图3，根据一个实施例的时钟发生器以及其他部分

图3更加详细地图示了用于在图2的实施例(或其他实施例)中的电路中的一些电路的一个实例。电路的这个部分200具有参考时钟110、载波发生器80以及时钟发生器90和一些数字部分，例如，ADC和DAC。

参考时钟发生器110将参考时钟信号输送到VCO1频率控制部分180的输入端，所述频率控制部分180可以如图1所示由PLL电路120和VCO 130来实施，其中所述PLL电路120和VCO 130均可以由现有技术中已知的电路来实施。VCO1分配器网络140对来自VCO频率控制部分180的输出信号执行分频，以生成本地载波信号145，信号145在一定频率下振荡，所述频率是信号135的频率因子。载波信号145可以采用图1所示的相同方式生成，并且该载波信号是用于生成接收器或发射器载波信号的信号。

LO分频器单元210、220和230是LO分配器网络150的附属组件，其中中间信号205和215是可用的，如此处所示。使用LO1分频器210对载波信号145进行分频，从而产生中间信号205。使用LO2分频器220对信号205进行进一步分频，从而产生中间信号215。最终，使用LO3分频器230对信号215进行分频，从而产生最终数字时钟信号151、152和153，这些数字时钟信号不需要相同的频率，但都是从载波获得的。在该图中，153是发送到与接收器、发射器或收发器相关联的数字电路的数字时钟信号的一个实例。此类数字电路的实例是DAC 250和ADC 260。数字时钟的另一实例是信号152，信号152是针对ADC 260的数字时钟信号。数字时钟信号151被发送到回落控制单元240。回落控制单元240还接收来自参考时钟发生器的信号111。信号241是回落控制单元240的输出，它被用作针对微控制器160的时钟信号。下文将参考图6到图10来描述回落控制部分的实施方式的更多细节。微控制器160用于对其他部分进行控制和编码，例如，VCO1频率控制部分180、VCO1分配器网络140以及分频器网络210、220和230。微控制器160使用控制总线161来控制VCO频率控制单元180，并且使用控制总线162来控制LO分频器单元210、220和230。

信号151用作收发器内的微处理器160和其他数字逻辑的时钟，信号152用作ADC260的采样时钟，而信号153用作DAC 250的采样时钟。信号151、152和153都是从信号145获得的，而信号145也被收发器用作RF载波信号，因此使得块140、210、220和230内实施的所有因子都是独立的整数而非分数，那么由信号151、152或153引起的任何时钟谐波干扰将被视作处于RF载波频率之下。即使载波信号的频率发生改变，时钟谐波干扰与载波信号频率之间的这种关系也仍然存在。因此，就有可能改变载波信号频率并且仍然以相同的方式对时钟载波干扰进行补偿。

图4，另一实施例

图4示出了类似于图3的电路部分300，并且图示了图3所示的时钟生成系统的扩展。DAC 250现在将信号353用作时钟信号。信号353的生成方式是将信号145施加到一组LO分频器310、320和330。还示出了中间信号305和315。LO分频器310、320和330由微控制器160使用控制总线362进行控制。信号353是使用一组LO3分频器(310、320和330)生成的，这组分频器的功能与那组LO2分频器(210、220和230)相同，但是可以由微控制器160独立地进行编程。这准许待编程的信号152和353具有不同的频率，并且可以独立地发生改变，但同时都是从信号145获得的。

图5，具有可选载波的另一实施例

图5示出了类似于图4的电路部分400，并且图示了图4所示的时钟生成系统的扩展。开关410用以将VCO1分配器网络140或VCO2分配器网络440连接到LO1分频器210。开关410还用于将VCO1分配器网络140或VCO2分配器网络连接到LO2分频器310。LO分频器210和310分别由来自开关410的信号415和445驱动。VCO2分配器网络440由VCO2频率控制单元480进行馈送，频率控制单元480由微控制器160使用控制总线461进行控制。在另一变体(未图示)中，数字时钟信号151也可以从中间信号205和215中的任一者获得。

图6到图10，回落控制的实施

图6示出了用于实施回落控制单元240的电路的部分500。回落逻辑子单元520使用输入信号111和151的状态来确定如何控制开关子单元510。回落开关子单元510可以用于将输出信号241连接到输入信号111或者连接到输入信号151。

图7示出了图表600，该图表图示了在回落控制单元240的典型操作期间，信号151、111和241随着时间过去的波形。由于对VCO频率控制170进行重新编程，因此，时钟信号151可以进入未知状态630。在这种情况下，回落控制单元240用于确保数字时钟信号241维持在已知状态下，从而微控制器160可以继续正确运作。在时刻610之前，信号151和回落输出信号241是相同的。在时刻610，信号151进入为未定义状态630，直至时刻620为止。在时刻610之后，回落控制子单元520无法再对信号151的时钟周期进行检测或计数。如果这种状况持续的时间比参考块111的预设时间量(时间间隔640)长，那么回落控制子单元510会将回落输出信号241连接到信号111。

图8示出了步骤的序列700，以图示在确定是否进入回落模式时，回落控制子单元520中执行的典型决策过程。如果对VCO 130进行重新调谐，那么信号135和所有衍生信号都将变得不稳定，直至VCO 130的输出端处的信号135返回到稳定状态为止。如步骤720、730和770所示，在参考时钟111的每个周期中，通过检测输入时钟151的至少一个边沿，回落逻辑子单元520对时钟151的稳定性和存在情况进行监测。在终端710处开始之后，回落计数器在步骤770中清零。所述过程在步骤720处暂停，在该步骤中，子单元520会一直等待，直至它检测到参考时钟信号111的时钟边沿为止。在下一步骤中，子单元520确定它是否已经检测到信号151的时钟边沿。如果所述子单元检测到时钟边沿，那么回落计数器在步骤770中清零，并且子单元520返回到步骤720。在时间段630中，当信号151进入未知状态时，回落逻辑子单元520将执行步骤740和750。如果未检测到信号151的时钟边沿，那么回落计数器在步骤740中增大。在步骤750中，将回落计数器的值与预设阈值进行比较。如果回落计数器的值低于预设阈值，那么子单元520返回到步骤720，否则，它会在步骤760中进入回落模式。如果在参考时钟111的预设时间量640中未检测到时钟信号151，那么回落逻辑子单元520对回落开关子单元510进行配置，以将输入信号111连接到输出信号241。

图9示出了步骤的序列800，图示在确定是否离开回落模式时，回落控制子单元520中执行的典型决策过程。在第一实施例中，在终端步骤800处开始之后，回落计数器在步骤770中清零。在时间段630结束时出现的时刻620处，信号151返回到稳定状态，并且回落控制子单元520可能会对回落开关子单元510进行重新配置，以将输入信号151连接到输出信号241。步骤820、830和840组合起来对参考时钟信号进行计数，并且将计数结果与预设阈值进行比较。当超过预设阈值时，子单元520在步骤850中指示子单元510将信号241重新连接到信号151。因此，在参考时钟111的预设时间量过去之后，回落控制子单元510会进行此重新配置，这是由于在步骤760中进入了回落模式。

图10示出了步骤的替代序列。在终端步骤815处开始之后，子单元520在步骤825中确定信号151是否稳定，如果确定结果是肯定的，那么回落控制单元在步骤835中离开回落模式。在一个替代变体中，在预定义时间间隔内，通过检测时钟151的至少一个边沿，回落逻辑子单元520对输入时钟151的稳定性和存在情况进行监测。

图11，选择时钟频率

图11示出了步骤的序列900，图示为了选择ADC 260、DAC 250以及数字时钟151的时钟频率，微处理器160中执行的程序的一部分的一个实例。微控制器160确定如何对分频器210、220和230以及分频器310、320和330进行编码，以获得ADC采样时钟152、DAC采样时钟353以及数字时钟151的时钟频率，这些时钟频率处于或超过相应的目标频率。目标频率的设置可以使用一些标准，这些标准包含，但不限于，满足尼奎斯特第一采样定理、过采样噪音降低增益的功率最小化和最大化。

在终端步骤910处开始之后，步骤920确定LO信号145的当前频率。在步骤930中，读取ADC 152、DAC 353以及数字时钟151的目标时钟频率。在步骤940中，对分频器设置Nadc进行选择以满足步骤940中的约束，即，Nadc可以作为来自分频器210、220和230的组合的因子进行实施。在步骤950中，对分频器设置Ndac进行选择以满足步骤950中的约束，即，Ndac可以作为来自分频器310、320和330的组合的因子进行实施。在步骤960中，对分频器设置Ndig进行选择以满足步骤960中的约束，即，Ndig可以作为来自分频器210、220和230的组合的因子进行实施。

在一些情况下，微控制器160会考虑到链路层参数，例如，数据率、调制阶数、信道编码强度等，以对ADC采样时钟152、DAC采样时钟353和数字时钟151的时钟频率进行优化。时钟的生成可以根据链路层控制参数来考虑所需的输入SNR。例如，可以考虑以下情况，对高阶调制进行无误差解码需要来自收发器的特定SINAD，以及将时钟相关干扰的SINAD贡献重新指定为相对较高，以便提高处理速度。

图12，选择时钟频率以减少干扰

图12示出了两个不同时刻下的接收信号的频谱并且示出了三个可能的时钟谐波干扰信号。在一个接收器中，时刻0处存在可用于选择数字时钟频率的三个选项{clock1,clock2,clock3}。时钟频率选项中的每个选项分别生成了一组对应的干扰信号A、B和C中的一个干扰信号。在时刻0，这些可能的干扰信号中只有一个干扰信号位于期望的信号频带中，即，干扰信号B。因此，在时刻0，可以选择数字时钟频率clock1或clock3中的一者，而无需生成处于期望的信号频带中的干扰信号。在时刻1，期望信号的频率位置发生改变，使得它现在与干扰信号A重叠。因此，在时刻1，选择时钟频率clock2或clock3中的一者。

图13，发射信号的频谱

图13示出了在两个不同时刻的发射信号的频谱并且示出了两个可能的时钟谐波干扰信号。在一个发射器中，存在可用于选择数字时钟频率的两个选项{clock1,clock2}。这两个时钟中的每一者均具有各自对应的干扰信号{X,Y}，所述干扰信号是作为时钟生成过程的副产物产生的。在图中，只有干扰信号Y位于特许带宽内。典型的蜂窝发射器具有集中在特许带宽上的SAW带通滤波器(BPF)。因此，位于特许带宽之外的自生成干扰信号将会因带通滤波而被减弱。因此，在这种情况下，有利的是选择时钟频率clock1，从而对应的干扰信号X位于特许带宽之外。因此，在多频带收发器中，同样有利的是在两个不同的特许频带之间进行切换时能够改变时钟频率。

图14，发射信号频谱

图14示出了两个不同采样频率的ADC噪音频谱的图表。在附图上方的第一种情况中，ADC最初以最大可能的采样率运行。所述采样率远远超过了期望信号的带宽。通过数字缩减采样的过程，位于该图的阴影区域的ADC噪音被移除。这使得噪音功率减少14/15。在附图下方的第二种情况中，ADC采样率减少了50％。在这种模式下，数字缩减采样现在只能较小地减少ADC噪音，即，减少13/30。

如果期望信号的接收功率水平较高，那么ADC噪音对接收器从期望信号中恢复信息的能力所产生的影响会较小。因此，在这种情况下，可以在对接收器性能影响较小或者没有影响的情况下减少ADC采样率。这可以提供一定益处，即，ADC的功耗降低，从而使便携装置的电池寿命更长。当期望信号的接收功率水平较低时，即在通常被称作敏感情况的状况下，ADC噪音对接收器性能所产生的影响相对更加显著。因此，在这种情况下，期望以最高的采样率来操作ADC。

图15和图16，ADC之后以及DAC之前的重新采样

图15示出了根据一个实施例的电路的部分1000，图示在每个发射和接收信号路径中执行的数字重新采样，从而补偿因LO信号145发生改变而引起的信号152和353的改变。响应于针对ADC采样时钟152和DAC采样时钟353获得的实际时钟频率，微控制器160对重新采样控制信号1011和1051进行设置，以便数字接收器1080的输出采样率以及数字发射器1090的输入采样率在载波信号145连续改变的过程中可以保持不变。

ADC 260使用采样时钟152将模拟信号1001转换成数字信号。数字滤波器1010在与ADC 260相同的采样率下执行数字滤波操作。重新采样滤波器1020对滤波器1010的输出进行重新采样，形成新的信号1031。受到重新采样滤波器1020影响的采样率调节过程由来自微控制器160的信号1011控制。数字滤波器1030在与信号1031相同的采样率下执行数字滤波操作。DAC 250使用采样时钟353从数字信号中生成模拟信号1061。数字滤波器1060在与DAC 250相同的采样率下执行数字滤波操作。重新采样滤波器1050对滤波器1040的输出进行重新采样，形成新的信号1041。受到重新采样滤波器1050影响的采样率调节过程由来自微控制器160的信号1051控制。数字滤波器1040在与信号1071相同的采样率下执行数字滤波操作。

图16示出了步骤的序列1100，图示由微控制器160用来对重新采样滤波器1020和1050进行编程的过程。ADC 260的采样时钟152的频率、DAC 250的采样时钟353的频率以及数字时钟151的频率可以被选择，而这可作为在步骤910到960的过程之后，由微控制器160执行的准备步骤。通常，在通信系统中，数字接收器1080的输出端处的信号1021的采样率以及数字发射器1090的输入端处的信号1071的采样率都需要保持恒定，并且与载波信号145的频率变化无关。为了获得这一结果，微控制器160采取一定方式对重新采样滤波器1020和1050施加的重新采样率进行调节，所述方式分别与ADC采样时钟信号152和DAC采样时钟信号353中的改变成反比。微控制器160分别使用控制信号1011和1051通过编程步骤1110到1195来对数字重新采样滤波器1020和1050进行控制。步骤1110是起始步骤，而步骤1120涉及读取信号145的编程频率。在步骤1130和1140处，读入DAC时钟353的频率以及信号1071的采样率。在步骤1150处，计算DAC采样率与信号1071的采样率之比。在步骤1160处，使用控制信号1051对重新采样滤波器1050进行编程。

在步骤1165处，读入ADC时钟152的频率。在步骤1175处，读入信号1031的采样率。在步骤1185处，计算ADC采样率与信号1031的采样率之比。在步骤1195处，使用控制信号1011对重新采样滤波器1020进行编程。

在不脱离权利要求书的前提下，所属领域的技术人员可以构思出多种修改、改变、变化、替代以及等效物。