一种改善隧穿氧化层可靠性的方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善隧穿氧化层可靠性的方法。

背景技术

作为隧穿氧化层的氮氧化硅，必须要有较好的薄膜特性和工艺可控性，所以一般工艺是先形成一层致密的、高质量的二氧化硅层，然后通过对二氧化硅氮化来实现。ISSG(原位蒸汽生成)和LPRO(低压自由基氧化)工艺氧化膜质量较高，可作为隧穿氧化层。然而，ISSG常用于生长薄氧化膜，且在使用时伴随着overlay的问题。相对而言，LPRO的反应气为氢气和氧气，且为低压条件，与常压反应相比，低压反应形成的氧化膜均匀性更好，且膜质更致密。而氮化工艺主要有N2O或NO退火。N2O在退火过程中会分解出氧化性很强的原子氧，掺N的同时会进一步氧化硅基底，并且会置换出已经掺入的氮原子，因此N2O退火掺N存在掺N量小、氧化膜变厚的缺点。相比之下，采用NO退火掺N量大，并且原有的氧化膜厚度变化很小，因此NO退火被广泛用于对氧化膜界面进行掺N用于改善器件的擦写次数(cycling)性能。

19nm NAND cell区的隧穿氧化层(Tunnel Oxide)与低压(LV)区栅氧层共用一道工序，采用LPRO以及NO退火工艺形成氮氧化硅，其中NO退火的掺氮峰靠近SiO2和Si基底之间。

Si-SiO2界面掺N，引入的N优先与Si-SiO2界面的缺陷如Si悬挂键或Si-O扭曲键反应形成Si-N键，而在SiO2网络中Si-N键的晶格不匹配会使附近的Si-O键扭曲和削弱，从而在界面生成更多的易断裂键，在F-N应力作用下导致更多的Si和O悬挂键。

对于隧穿氧化层来说，氮含量越高，擦写次数越好；而对于栅氧层，氮含量会增强NBTI(负偏压温度不稳定)退化(N在NBTI效应中提供空穴陷阱且充当了氢离子陷阱中心)，从而导致器件阈值电压漂移。

由于NBTI反应发生在Si-SiO2界面，因此只有Si-SiO2界面处的N才会对NBTI造成严重的影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善隧穿氧化层可靠性的方法，用于解决现有技术中在隧穿氧化层形成过程中，Si/SiO2界面处的N影响器件性能的问题。

为实现上述目的及其他相关目的，本发明提供一种改善隧穿氧化层可靠性的方法，该方法至少包括以下步骤：

步骤一、提供硅基底；在所述硅基底上表面形成第一氧化硅层；

步骤二、在所述第一氧化硅层和所述硅基底界面掺氮，形成位于所述第一氧化硅层和所述硅基底界面处的氮氧化硅层；

步骤三、氧化所述硅基底上表面，在所述氮氧化硅层和所述硅基底界面处形成第二氧化硅层，其中氧化所述硅基底上表面的反应温度为900℃，反应气体为氧气；

步骤四、在所述第一氧化硅层上形成浮栅。

优选地，步骤一中在所述硅基底表面形成所述第一氧化硅层的方法采用低压自由基氧化法。

优选地，步骤二中采用NO退火工艺在所述第一氧化硅层和所述硅基底界面掺氮。

优选地，步骤三中在所述氮氧化硅层和所述硅基底界面处形成所述第二氧化硅层的方法采用低压自由基氧化法。

优选地，步骤二中形成的所述氮氧化硅层用于19nm NAND cell区的隧穿氧化层。

优选地，步骤二中形成所述氮氧化硅层的同时还形成低压区的栅氧层。

优选地，步骤三中形成的所述第二氧化硅层的厚度为

优选地，步骤三中形成的所述第二氧化硅层将所述氮氧化硅层中N峰推离所述第二氧化硅层与所述硅基底界面

如上所述，本发明的改善隧穿氧化层可靠性的方法，具有以下有益效果：本发明通过在LPRO以及NO退火工艺后增加再氧化工艺使掺N峰远离SiO2-Si界面，从而达到改善界面性能，提高器件可靠性。

附图说明

图1显示为本发明的步骤一提供的硅基底结构示意图；

图2显示为本发明中在硅基底上形成第一氧化硅层后的结构示意图；

图3显示为本发明中在第一氧化硅层和所述硅基底界面掺氮后形成氮氧化硅层的结构示意图；

图4显示为本发明中在氮氧化硅层和硅基底界面处形成第二氧化硅层后的结构示意图；

图5显示为本发明中炉管上中下三个位置的晶圆上的第二氧化硅层的厚度示意图；

图6显示为本发明中的第二氧化硅层使N(氮)峰推离硅基底表面

图7显示为传统方法中采用LPRO和NO退火得到的单个cell的擦写曲线；

图8显示为本发明中采用LPRO和NO退火以及硅衬底再氧化得到的单个cell的擦写曲线；

图9显示为本发明的改善隧穿氧化层可靠性的方法流程图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种改善隧穿氧化层可靠性的方法，如图9所示，图9显示为本发明的改善隧穿氧化层可靠性的方法流程图，该方法至少包括以下步骤：

步骤一、提供硅基底；在所述硅基底上表面形成第一氧化硅层；如图1所示，图1显示为本发明的步骤一提供的硅基底01的结构示意图。

本发明进一步地，本实施例的步骤一中在所述硅基底表面形成所述第一氧化硅层的方法采用低压自由基氧化法。如图2所示，图2显示为本发明中在硅基底上形成第一氧化硅层后的结构示意图。亦即本实施例的步骤一中在所述硅基底01上通过低压自由基氧化法(LPRO)形成所述第一氧化硅层02，所述LPRO的反应气体为氢气和氧气；并且为低压条件，低压反应形成的氧化膜均匀性更好，且膜质更致密。

步骤二、在所述第一氧化硅层和所述硅基底界面掺氮，形成位于所述第一氧化硅层和所述硅基底界面处的氮氧化硅层；如图3所示，图3显示为本发明中在第一氧化硅层和所述硅基底界面掺氮后形成氮氧化硅层的结构示意图；亦即本实施例的步骤三在所述第一氧化硅层02和所述硅基底01界面掺氮，形成位于所述第一氧化硅层和所述硅基底界面处的氮氧化硅层03。

本发明进一步地，本实施例的步骤二中采用NO退火(一氧化氮退火)工艺在所述第一氧化硅层和所述硅基底界面掺氮。亦即本实施例的步骤二利用NO Anneal(一氧化氮退火)工艺，在所述第一氧化硅层02和所述硅基底01的界面处掺氮，并形成所述氮氧化硅层03。

本发明进一步地，本实施例的步骤二中形成的所述氮氧化硅层03用于19nm NANDcell(单元)区的隧穿氧化层。

本发明进一步地，本实施例的步骤二中形成所述氮氧化硅层的同时还形成低压区的栅氧层。也就是说，本实施例的步骤二中形成的所述隧穿氧化层为所述19nm NAND cell(单元)区的隧穿氧化层(tunnel Oxide)，该隧穿氧化层与低压区(LV)的栅极氧化层(GateOxide)为同一道工序(process)。

步骤三、氧化所述硅基底上表面，在所述氮氧化硅层和所述硅基底界面处形成第二氧化硅层，其中氧化所述硅基底上表面的反应温度为900℃，反应气体为氧气；如图4所示，图4显示为本发明中在氮氧化硅层和硅基底界面处形成第二氧化硅层后的结构示意图；本发明进一步地，本实施例的步骤三中在所述氮氧化硅层和所述硅基底界面处形成所述第二氧化硅层的方法采用低压自由基氧化法。也就是说，本实施例的步骤三采用反应温度为900℃、反应气体为氧气的低压自由基氧化法(LPRO)在所述氮氧化硅层03和所述硅基底01界面处形成所述第二氧化硅层04。

本发明进一步地，本实施例的步骤三中形成的所述第二氧化硅层的厚度为

如图5所示，图5显示为本发明中炉管上中下三个位置的晶圆上的第二氧化硅层的厚度示意图；其表明在炉管上中下三个位置的晶圆wafer通过再氧化的oxide厚度为1.3-1.6A；横坐标是炉管不同位置的晶圆(横坐标的TOP表示为炉管内的上方位置；CENTER表示为炉管内的中间位置；BOTTOM表示为炉管内的底部位置)，纵坐标表示为所述第二氧化硅层的厚度分布。

如图6所示，图6显示为本发明中的第二氧化硅层使N(氮)峰推离硅基底表面

因此，本发明的LPRO叠加NO Anneal以及再氧化硅基底形成所述第二氧化硅层的厚度比传统方法中的LPRO叠加NO Anneal形成的所述第二氧化硅层的厚度高1.3-1.6A；说明利用本发明的方法中的条件氧气能穿过掺氮的氧化层扩散进界面与硅基底发生氧化反应形成第二氧化硅层。此外，通过SIMS也发现所述第二氧化硅层使N峰推离Si-SiO2界面2.1A，这与Re-oxide的光学厚度相符。而增加Re-oxide的时间可以将N峰推离Si-SiO2界面更远。

如图7和图8所示，其中图7显示为传统方法中采用LPRO和NO退火得到的单个cell的擦写曲线；图8显示为本发明中采用LPRO和NO退火以及硅衬底再氧化得到的单个cell的擦写曲线；经对比可知，采用本发明的方法得到的产品在擦写时曲线更加收敛，说明产品的可靠性能更好。

步骤四、在所述第一氧化硅层上形成浮栅(FG，Floating Gate)。

综上所述，本发明通过在LPRO以及NO退火工艺后增加再氧化工艺使掺N峰远离SiO2-Si界面，从而达到改善界面性能，提高器件可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。