毛刺检测电路和毛刺检测方法

技术领域

本申请涉及电路处理技术领域，尤其涉及一种毛刺检测电路和毛刺检测方法。

背景技术

现有的智能卡推广到各领域进行应用，尤其是在身份认证、金融等高安全领域应用日益广泛，身份认证、金融等高安全领域对所采用的智能卡的防攻击能力提出了更高的要求。现有的智能卡通常包括中央处理器、存储器、嵌入式操作系统等，其中，存储器为电可擦编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、Flash存储器等。目前攻击者通过在智能卡芯片电源上施加一定条件的电源毛刺信号(glitch)，然后利用确认有穷自动机(Deterministic Finite Automaton，DFA)分析技术就可以攻击密钥、以及获取存储器内保密数据等。因此对于一般的电源毛刺，智能卡的电路系统需要做出响应，从而保护内部电路数据不泄露。

现有的一类电源毛刺检测电路经常需要用到D触发器进行电源电压毛刺的采集输出，增加了电路的复杂度，且电源电压毛刺宽度不可配置，不能有选择地滤除毛刺。现有的另一类电源毛刺检测电路需要外设提供参考电压(VREF)和偏置电流(IBIAS)的模块才能进行精准的毛刺输出，且需要设置放大器，没有考虑复位信号，应用受到限制。综上，现有的电源毛刺检测电路存在电路复杂、需要额外辅助电路、系统频繁无效的响应、毛刺检测准确度比较低的问题。

发明内容

为了解决上述技术问题，本申请实施例提供了一种毛刺检测电路和毛刺检测方法。

第一方面，本申请实施例提供了一种毛刺检测电路，所述毛刺检测电路包括：复位单元、检测单元和输出单元，所述检测单元包括第一反相器、第二反相器和RC延迟单元；

所述复位单元的输出端与所述第一反相器的输入端电连接，所述第一反相器的输出端与所述RC延迟单元的输入端电连接，所述RC延迟单元的输出端分别与所述第二反相器的输入端和所述输出单元的输入端电连接，所述第二反相器的输出端与所述第一反相器的输入端电连接，所述第一反相器的电源端输入CPU电源信号，所述第二反相器的电源端输入基准电源信号，所述第一反相器和的所述第二反相器接地端分别接地；

所述复位单元向所述第一反相器输入第一低电平，若所述CPU电源信号的毛刺宽度大于或者等于预设宽度，且毛刺深度电压处于预设深度范围，所述第一反相器的输出端从所述毛刺深度电压上升至正常电压，所述RC延迟单元的输出端向所述第二反相器输出所述毛刺深度电压，经所述第二反相器对所述毛刺深度电压进行翻转得到第一高电平，再经所述第一反相器对所述第一高电平进行翻转得到第二低电平，通过所述RC延迟单元向所述输出单元输入所述第二低电平，所述输出单元根据所述第二低电平输出毛刺指示信号。

在一实施方式中，所述复位单元包括：第三反相器和晶体管，所述第三反相器的输出端与所述晶体管的栅极连接，所述晶体管的漏极为所述复位单元的输出端；

所述第三反相器的输入端用于接收CPU发送的复位信号，将所述复位信号进行翻转得到翻转信号，并将所述翻转信号输入所述晶体管的栅极，通过所述晶体管的漏极向所述第一反相器输入所述第一低电平。

在一实施方式中，所述RC延迟单元包括：可变电阻子单元和可变电容子单元，所述可变电阻子单元的第一端和所述可变电容子单元的第一端连接于一结点，所述结点为所述RC延迟单元的输出端，所述可变电阻子单元的第二端为所述RC延迟单元的输入端，所述可变电容子单元的第二端接地。

在一实施方式中，所述可变电阻子单元包括串联的第一电阻和可变电阻器。

在一实施方式中，所述可变电阻器包括第二电阻、第三电阻、第一开关和第二开关，所述第二电阻的第一端和第三电阻的第一端电连接，所述第二电阻还与所述第一开关并联，所述第三电阻还与所述第二开关并联。

在一实施方式中，所述可变电容子单元包括并联的第一电容和可变电容器。

在一实施方式中，所述可变电容器包括第二电容、第三电容、第三开关和第四开关，所述第二电容的第一端与所述第三开关的第一端电连接，所述第三电容第一端与所述第四开关的第一端电连接，所述第二电容的第二端与所述第三电容的第二端电连接，所述第三开关的第二端与所述第四开关的第二端电连接。

在一实施方式中，所述输出单元包括第四反相器和第五反相器，所述第四反相器的输入端与所述RC延迟单元的输出端电连接，所述第四反相器的输出端和第五反相器的输入端电连接，所述第五反相器的输出端与CPU电连接。

在一实施方式中，毛刺检测电路还包括：基准电源模块，所述基准电源模块分别与所述第一反相器、第二反相器、第三反相器、第四反相器和所述第五反相器的电源端电连接。

第二方面，本申请实施例提供了一种毛刺检测方法，应用于第一方面所提供的毛刺检测电路，所述方法包括：

通过所述复位单元向所述第一反相器输入第一低电平；

若所述CPU电源信号的毛刺宽度大于或者等于预设宽度，且毛刺深度电压处于预设深度范围，则所述第一反相器的输出端从所述毛刺深度电压上升至正常电压，所述RC延迟单元的输出端向所述第二反相器输出所述毛刺深度电压；

经所述第二反相器对所述毛刺深度电压进行翻转得到第一高电平，再经所述第一反相器对所述第一高电平进行翻转得到第二低电平；

通过所述RC延迟单元向所述输出单元输入所述第二低电平，通过所述输出单元根据所述第二低电平输出毛刺指示信号。

上述本申请提供的毛刺检测电路和毛刺检测方法，能对检测的毛刺宽度进行配置，过滤掉小毛刺，减小系统频繁响应，提高毛刺信号检测准确度，保证系统正常工作，将毛刺指示信号输入CPU，由CPU发送复位信号值复位单元，实现复位功能，不需要D触发器等复杂单元及无需提供偏置电流、偏置电压的电路，结构简单、面积小、成本低，能够独立布局在芯片中，具有很强的实际应用价值。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对本申请保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。

图1示出了本申请实施例提供的毛刺检测电路的一结构示意图；

图2示出了本申请实施例提供的波形示意图；

图3示出了本申请实施例提供的毛刺检测电路的另一结构示意图；

图4示出了本申请实施例提供的毛刺检测电路的另一结构示意图。

图标：101-复位单元；1011-第三反相器；1012-晶体管；102-检测单元；1021-第一反相器；1022-第二反相器；1023-RC延迟单元；R-可变电阻子单元；C-可变电容子单元；G-结点；R0-第一电阻；R1-可变电阻器；R11-第二电阻；R12-第三电阻；SR0-第一开关；SR1-第二开关；C0-第一电容；C1-可变电容器；C11-第二电容；C12-第三电容；SC0-第三开关；SC1-第四开关；103-输出单元；1031-第四反相器；1032-第五反相器；200-毛刺信号。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下文中，可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本申请的各种实施例中被清楚地限定。

实施例1

本公开实施例提供了一种毛刺检测电路。

具体的，参见图1，毛刺检测电路包括：复位单元101、检测单元102和输出单元103，所述检测单元102包括第一反相器1021、第二反相器1022和RC延迟单元1023，所述复位单元101的输出端与所述第一反相器1021的输入端电连接，所述第一反相器1021的输出端与所述RC延迟单元1023的输入端电连接，所述RC延迟单元1023的输出端分别与所述第二反相器1022的输入端和所述输出单元103的输入端电连接，所述第二反相器1022的输出端与所述第一反相器1021的输入端电连接；

其中，所述第一反相器1021的电源端输入CPU电源信号，所述第一反相器1021的接地端接地，所述第二反相器1022的电源端输入基准电源信号VDD，所述第二反相器1022的接地端接地。

下面对毛刺检测电路实现毛刺检测的过程进行说明。

在本实施例中，毛刺检测电路的所述复位单元101向所述第一反相器1021输入第一低电平，在CPU电源信号处于正常情况下，所述第一反相器1021的输出端输出为高电平，输出单元103接收第一反相器1021的输出端输出的高电平，并输出高电平。

当CPU电源信号处于异常情况下，即，CPU电源信号有毛刺信号的情况下，第一反相器1021的输出端的电平将发生变化。请参阅图2，CPU电源信号VDD11存在毛刺信号200，毛刺信号200的毛刺宽度tx，毛刺深度Vx。

当毛刺宽度tx达到一定的预设宽度以至于会影响系统内部数据变动时，且毛刺深度电压Vx跌至CPU电源信号VDD11的一半左右时，即，若所述CPU电源信号VDD11的毛刺宽度tx大于或者等于预设宽度，且毛刺深度电压Vx处于预设深度范围，则第一反相器1021的输出端的输出电平跟随CPU电源信号VDD11下跌，从CPU电源信号VDD11下降至毛刺深度电压Vx，在第一反相器1021的输出端的输出电平由正常大小CPU电源信号VDD11下降到毛刺深度电压Vx的过程中，由于RC延时单元1023的存在，此时第二反相器1022的输入端的输入电平仍为高电平并逐渐降到毛刺深度电压Vx，因此第二反相器1022的输出端的输出电平不变，继续保持低电平，第一反相器1021的输出端的输出电平继续跟随CPU电压信号VDD11变化，输出单元103的输出端输出高电平。

若所述CPU电源信号的毛刺宽度大于或者等于预设宽度，且毛刺深度电压处于预设深度范围，则所述第一反相器1021的输出端从所述毛刺深度电压上升至正常电压，所述RC延迟单元1023的输出端向所述第二反相器1022输出所述毛刺深度电压，经所述第二反相器1022对所述毛刺深度电压进行翻转得到第一高电平，再经所述第一反相器1021对所述第一高电平进行翻转得到第二低电平，通过所述RC延迟单元1023向所述输出单元103输入所述第二低电平，所述输出单元103根据所述第二低电平输出毛刺指示信号。

请再次参阅图2，毛刺信号200的毛刺宽度和毛刺深度电压已经会影响系统内部数据，所述输出单元103的输出电平OUT从高电平变为低电平，检测得到毛刺指示信号，将毛刺指示信号反馈给中央处理器(Central Processing Unit，CPU)。CPU根据毛刺指示信号向复位单元101发送复位信号，控制毛刺检测电路进行复位操作。

需要说明的是，毛刺信号向上一般不会影响系统内部数据，一般情况下，考虑向下的毛刺信号的毛刺深度。向下的毛刺深度对于系统内部的数字电路而言，翻转阈值一般在CPU电源信号VDD11的一半或者以下，因此毛刺深度电压一般考虑设置在CPU电源信号VDD11的一半处，或者根据CPU电源信号VDD11的一半设置预设深度范围。当CPU电源信号VDD11下降到毛刺深度电压Vx及以下时，且毛刺宽度达到预设宽度，输出单元103的输出端就会输出毛刺指示信号。

进一步说明的是，也可以通过调整第一反相器1021与第二反相器1022的尺寸来调整毛刺深度电压Vx的值。另外当出现很小的毛刺信号时，此种很小的毛刺信号有可能是系统内部正常工作产生的扰动或者电源攻击产生，但此时由于毛刺宽度的时间很短，系统内部来不及响应，因此不需要给出毛刺指示信号，否则系统出现频繁响应，影响系统正常工作。

在实际应用过程中，需要根据需求滤除很小的毛刺信号，不对很小的毛刺信息进行检测，避免系统频繁响应。具体的，参见图3或图4，可通过对RC延迟单元1023进行配置来实现滤除很小的毛刺信号。图3中通过第一开关SR0、第二开关SR1、第三开关SC0、第四开关SC1配置RC延单元1023来实现滤除很小的毛刺信号。此外，不同芯片量产时由于工艺偏差，可以根据不同芯片配置不同毛刺宽度来保证实际应用时系统内部不受很小毛刺的影响，减小系统的频繁响应，从而保证系统正常工作。

本实施例提供的毛刺检测电路，不需要D触发器等复杂单元及提供偏置电流、偏置电压的电路，放大器等，就能实现毛刺检测。本实施例提供的毛刺检测电路的结构简单，面积小，成本低，能够独立应用在系统中。并且带有复位功能，能够与系统配合使用实时复位毛刺检测信号；同时毛刺宽度可配置，能滤除很小的毛刺信号，保证系统的正常工作，提高毛刺信号检测准确度。该毛刺检测电路可以应用在数字电源中，或者该毛刺检测电路可以应用在各类型电源毛刺攻击保护检测电路中，具有很强的实际应用价值。

请参阅图3，所述复位单元101包括：第三反相器1011和晶体管1012，所述第三反相器1011的输出端与所述晶体管1012的栅极连接，所述晶体管1012的漏极为所述复位单元101的输出端；

所述第三反相器1011的输入端用于接收中央处理器(Central Processing Unit，CPU)发送的复位信号RESET，将所述复位信号RESET进行翻转得到翻转信号RESETN，并将所述翻转信号RESETN输入所述晶体管1012的栅极，通过所述晶体管1012的漏极向所述第一反相器1021输入所述第一低电平。具体的，第三反相器1011的输入端接收的复位信号RESET由低变高，第三反相器1011的输出端输出的翻转信号RESETN由高变低，晶体管1012的漏极输出第一低电平。

请再次参阅图1或图3，所述RC延迟单元1023包括：可变电阻子单元R和可变电容子单元C，所述可变电阻子单元R的第一端和所述可变电容子单元C的第一端连接于一结点G，所述结点G为所述RC延迟单元1023的输出端，所述可变电阻子单元R的第二端为所述RC延迟单元1023的输入端，所述可变电容子单元C的第二端接地。

请再次参阅图4，所述可变电阻子单元R包括串联的第一电阻R0和可变电阻器R1。

具体的，所述可变电阻器R1包括第二电阻R11、第三电阻R12、第一开关SR0和第二开关SR1，所述第二电阻R11的第一端和第三电阻R12的第一端电连接，所述第二电阻R11还与所述第一开关SR0并联，所述第三电阻R12还与所述第二开关SR1并联。

请再次参阅图4，所述可变电容子单元C包括并联的第一电容C0和可变电容器C1。

具体的，所述可变电容器C1包括第二电容C11、第三电容C12、第三开关SC0和第四开关SC1，所述第二电容C11的第一端与所述第三开关SC0的第一端电连接，所述第三电容C12第一端与所述第四开关SC1的第一端电连接，所述第二电容C11的第二端与所述第三电容C12的第二端电连接，所述第三开关SC0的第二端与所述第四开关SC1的第二端电连接。

请参阅图3或图4，所述输出单元103包括第四反相器1031和第五反相器1032，所述第四反相器1031的输入端与所述RC延迟单元1023的输出端电连接，所述第四反相器1031的输出端和第五反相器1032的输入端电连接，所述第五反相器1032的输出端与CPU电连接。

在一实施方式中，毛刺检测电路还包括基准电源模块，所述基准电源模块分别与所述第一反相器1021、第二反相器1022、第三反相器1011、第四反相器1031和所述第五反相器1032的电源端电连接。

需要说明的是，基准电源模块、CPU未在图4中示出，图1至图4中，VSS表示接地，VDD表示输入基准电源电压。基准电源电压VDD是受毛刺信号影响较小基本恒定的电压，其可以由系统内部的基准电源模块或者CPU电源信号VDD11经过RC滤波电路后得到基准电源电压，而VDD11是系统CPU电源电压，CPU电源电压即是需要进行毛刺信号检测的电源电压。

本实施例提供的毛刺检测电路能对检测的毛刺宽度进行配置，过滤掉小毛刺，减小系统频繁响应，提高毛刺信号检测准确度，保证系统正常工作，将毛刺指示信号输入CPU，由CPU发送复位信号值复位单元，实现复位功能，不需要D触发器等复杂单元及无需提供偏置电流、偏置电压的电路，结构简单、面积小、成本低，能够独立布局在芯片中，具有很强的实际应用价值。

实施例2

本公开实施例提供了一种毛刺检测方法，应用于实施例1所提供的毛刺检测电路，所述方法包括：

通过所述复位单元向所述第一反相器输入第一低电平；

若所述CPU电源信号的毛刺宽度大于或者等于预设宽度，且毛刺深度电压处于预设深度范围，则所述第一反相器的输出端从所述毛刺深度电压上升至正常电压，所述RC延迟单元的输出端向所述第二反相器输出所述毛刺深度电压；

经所述第二反相器对所述毛刺深度电压进行翻转得到第一高电平，再经所述第一反相器对所述第一高电平进行翻转得到第二低电平；

通过所述RC延迟单元向所述输出单元输入所述第二低电平，通过所述输出单元根据所述第二低电平输出毛刺指示信号。

本实施例提供的毛刺检测方法应用于实施例1提供的毛刺检测电路，能够实现实施例1提供的毛刺检测电路相同的功能，为避免重复，在此不再赘述。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。