包括用于在形成第二气隙期间保护第一气隙的离散电介质构件的结构

技术领域

本公开涉及集成电路(IC)制造，更具体地涉及包括用于在例如形成多层气隙结构的一气隙期间保护另一气隙的离散(discrete)电介质构件的结构和相关方法。

背景技术

气隙结构被设置在多种IC系统中以提高性能。通常，气隙结构是通过以下方式形成的：即，在电介质层中形成开口，然后通过沉积电介质覆盖层以覆盖开口来密封开口。在IC结构中超过一个互连层上方延伸的气隙或气隙的组合有利于进一步提高性能。在整个晶片上以一致的方式形成多层气隙在中心到边缘的变化和整体深度控制方面提出了许多挑战。在两个气隙在彼此上方形成的情况下，用于第二上部气隙的开口的形成具有挑战性，因为第二开口可能刺穿第一气隙的电介质覆盖层并且横向暴露与第一气隙相邻的导体。

发明内容

下面提及的所有方面、示例和特征可以以任何在技术上可能的方式进行组合。

本公开的一方面提供了一种结构，包括：第一气隙，其包括限定在第一电介质层中的第一开口和位于所述第一开口上方的第二电介质层；第二气隙，其位于所述第一气隙的至少一部分上方，所述第二气隙包括限定在所述第二电介质层上方的至少第三电介质层中的第二开口、以及位于所述第二开口上方的第四电介质层；以及其中，所述第二气隙具有尖头(pointed)下端部。

本公开的另一方面包括任何上述方面，并且所述第一电介质层、所述第二电介质层、所述第三电介质层和所述第四电介质层中的至少一者包括基于硅烷的二氧化硅、基于原硅酸四乙酯(TEOS)的二氧化硅和基于氟化TEOS(FTEOS)的二氧化硅中的至少一种。

本公开的另一方面包括任何上述方面，并且所述第一气隙具有平面下端部。

本公开的另一方面包括任何上述方面，并且所述第一气隙和所述第二气隙中的至少一者分别定位在所述第一电介质层和所述第二电介质层中的导体之间。

本公开的另一方面包括任何上述方面，并且还包括：限定在至少所述第三电介质层中的第三气隙，其与所述第二气隙相邻，其中，所述第三气隙在所述第一电介质层中没有位于所述第三气隙下方的气隙，并且其中，所述第三气隙包括平面下端部，所述平面下端部具有比所述第二气隙的最下界限(lowermost extent)更深地延伸到所述第二电介质层和所述第三电介质层之一中的最下界限。

一个方面包括一种结构，包括：第一气隙，其位于第一电介质层中；第二电介质层，其位于所述第一气隙上方；以及离散电介质构件，其定位在所述第二电介质层中并在所述第一气隙上方对准，所述离散电介质构件包括与所述第二电介质层不同的电介质材料。

本公开的另一方面包括任何上述方面，并且还包括：第二气隙，其位于在所述第二电介质层上方的至少第三电介质层中且位于所述第一气隙的至少一部分上方，并且所述离散电介质构件定位在所述第一气隙和所述第二气隙之间的所述第二电介质层中。

本公开的另一方面包括任何上述方面，并且所述第一气隙包括限定在所述第一电介质层中的第一开口，所述第二电介质层封闭所述第一开口的端部；以及所述第二气隙包括限定在至少所述第三电介质层中的第二开口、以及位于所述第二开口的端部上方的第四电介质层。

本公开的另一方面包括任何上述方面，并且所述第一电介质层、所述第二电介质层、所述第三电介质层和所述第四电介质层中的至少一者包括基于硅烷的二氧化硅、基于原硅酸四乙酯(TEOS)的二氧化硅和基于氟化TEOS(FTEOS)的二氧化硅中的至少一种。

本公开的另一方面包括任何上述方面，并且所述第一气隙和所述第二气隙中的至少一者分别定位在所述第一电介质层和所述第三电介质层中的导体之间。

本公开的另一方面包括任何上述方面，并且还包括：限定在至少所述第三电介质层中的第三气隙，其与所述第二气隙相邻，其中，所述第三气隙在所述第一电介质层中没有位于所述第三气隙下方的气隙，并且其中，所述第三气隙包括比所述第二气隙的最下界限更深地延伸到所述第二电介质层和所述第三电介质层之一中的最下界限。

本公开的另一方面包括任何上述方面，并且所述第三气隙包括平面下端部。

本公开的另一方面包括任何上述方面，并且所述第一气隙包括限定在所述第一电介质层中的第一开口，并且其中，所述离散电介质构件位于所述第一开口的端部上方；以及其中，所述第二气隙包括限定在位于所述第二电介质层上方的至少第三电介质层中的第二开口，并且第四电介质层位于所述第二开口上方。

本公开的另一方面包括一种方法，包括：在第一电介质层中形成第一开口；在所述第一开口上方形成第二电介质层，以实现以下之一：在密封所述第一开口之前停止以保持所述第一开口的端部敞开，以及封闭所述第一开口的所述端部以形成第一气隙，其中，所述第二电介质层在所述第一开口的所述端部上方包括位于所述第二电介质层的上表面中的缺口(indentation)；在所述缺口中形成离散电介质构件，其中，在形成所述第二电介质层之后所述端部保持敞开的情况下，所述离散电介质构件封闭所述第一开口的所述端部以形成所述第一气隙；在所述第二电介质层和所述离散电介质构件上方形成第三电介质层；在所述第一气隙的至少一部分上方的至少所述第三电介质层中形成第二开口；以及在所述第二开口上方形成第四电介质层，以封闭所述第二开口的端部并形成第二气隙。

本公开的另一方面包括任何上述方面，并且形成所述离散电介质构件包括在所述第一电介质层上方和所述缺口中沉积另一电介质层，并平面化所述另一电介质层，以及所述离散电介质构件具有尖头端部和与所述尖头端部相对的平面表面。

本公开的另一方面包括任何上述方面，并且形成所述第二开口包括蚀刻所述第二开口以暴露所述离散电介质构件。

本公开的另一方面包括任何上述方面，并且还包括执行以下中的至少一者：在形成所述第一开口之后扩展所述第一开口的横向界限，以及在形成所述第二开口之后扩展所述第二开口的横向界限。

本公开的另一方面包括任何上述方面，并且形成所述第二电介质层和所述第四电介质层中的至少一者包括：沉积基于硅烷的二氧化硅、基于原硅酸四乙酯(TEOS)的二氧化硅和基于氟化TEOS(FTEOS)的二氧化硅中的至少一种。

本公开的另一方面包括任何上述方面，并且还包括：形成限定在至少所述第三电介质层中的第三气隙，所述第三气隙与所述第二气隙相邻，其中，所述第三气隙在所述第一电介质层中没有位于所述第三气隙下方的气隙，并且其中，所述第三气隙包括比所述第二气隙的最下界限更深地延伸到所述第二电介质层中的最下界限。

本公开的另一方面包括任何上述方面，并且在形成所述第二开口之前在所述第三电介质层上方形成覆盖层，以及在形成所述二开口之后，去除所述离散电介质构件。

本公开中描述的两个或更多个方面，包括本发明内容部分中描述的方面，可以组合以形成此处未具体描述的实施方式。

一个或多个实施方式的细节在附图和下面的描述中阐述。通过描述和附图以及权利要求，其他特征、目标和优点将变得显而易见。

附图说明

将参考以下附图详细描述本公开的实施例，其中相似的标记表示相似的元素，并且其中：

图1示出了根据本公开的实施例的方法的初始结构的截面图。

图2示出了根据本公开的实施例的蚀刻用于第一气隙的第一开口的截面图。

图3示出了根据本公开的实施例的在蚀刻第一开口之后去除气隙掩模的截面图。

图4示出了根据本公开的实施例的可选地使第一开口凹陷的截面图。

图5和图6示出了根据本公开的实施例的形成电介质层以形成第一气隙的截面图。

图7示出了根据本公开的实施例的形成离散电介质构件的截面图，其中离散电介质构件密封第一开口以形成第一气隙。

图8示出了根据本公开的实施例的形成离散电介质构件的截面图，其中第二电介质层密封第一开口以形成第一气隙。

图9和图10分别示出了根据本公开的实施例在图7和图8所示的离散电介质构件上形成电介质层和互连层的截面图。

图11示出了根据本公开的实施例的使用离散电介质构件形成用于第二气隙的第二开口以及可选地形成用于第三气隙的第三开口的截面图。

图12示出了根据本公开的实施例的可选地使第二和第三开口凹陷的截面图。

图13示出了根据本公开的实施例的结构和形成第四电介质层以形成第二气隙和可选的第三气隙的截面图。

图14示出了根据本公开的实施例的结构和形成第四电介质层以形成第二气隙和可选的第三气隙的截面图，其中离散电介质构件被去除。

图15示出了根据本公开的实施例的包括横向较大的第二气隙的结构的截面图。

图16示出了根据本公开的实施例的其中离散电介质构件密封第一气隙的结构的截面图。

请注意，本公开的附图不一定按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应被视为限制本公开的范围。在附图中，相似的参考标号表示附图之间的相似元素。

具体实施方式

在下面的描述中，参考了形成本发明一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。

将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“上方”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素上方”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦合”到另一元素时，它可以被直接地连接或耦合到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦合”到另一元素时，不存在任何中间元素。

说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。

本公开涉及一种结构，该结构包括离散电介质构件，用于在例如作为多层气隙结构的一部分的一气隙的形成期间保护另一气隙。该结构可以包括第一气隙，该第一气隙包括限定在第一电介质层中的第一开口和位于第一开口上方并且封闭第一开口的端部的第二电介质层。第二气隙可以位于第一气隙的至少一部分上方。第二气隙包括限定在至少第三电介质层中的第二开口和位于第二开口上方并且封闭第二开口的端部的第四电介质层。

第二气隙可以具有尖头下端部，该尖头下端部先前填充有离散电介质构件。在另一版本中，该结构包括位于第一电介质层中的第一气隙、位于第一气隙上方的第二电介质层、以及定位在第二电介质层中并在第一气隙上方对准的离散电介质构件残留物。还提供了形成该结构的方法。离散电介质构件防止用于第二气隙的开口的形成穿透第一下部气隙，并防止整个晶片上第一气隙的中心到边缘尺寸不均匀和/或深度不均匀。

参考图1，示出了根据本公开的实施例的形成结构164、198(分别为图9、图10和图13至图16)的方法的初始结构90的截面图。

图1示出了在形成其中包括导体120的第一电介质层104之后的初始结构90。第一电介质层104可以用作任何互连层，例如中段制程(MOL)或后段制程(BEOL)。电介质层104可以包括接触层或金属层。在图1中的非限制性示例中，电介质层104提供金属层。在任何情况下，电介质层104可以包括层间电介质(ILD)。ILD可以包括但不限于：氮化硅(Si

多个导体120可以延伸穿过或进入电介质层104，和/或延伸到下伏(underlying)或上覆(overlying)互连层中的其他导体。在图1所示的示例中，导体120采取金属线122的形式。将理解，每个导体120可以包括位于钌难熔金属衬里(liner)内的导体，例如铝或铜。然而，也可以使用其他难熔金属，例如钽(Ta)、钛(Ti)、钨(W)、铱(Ir)、铑(Rh)和铂(Pt)等，或者它们的混合物。通常，接触(未示出)通常竖直地延伸以连接其层中的导体，即，如图所示在页面上竖直地延伸。与之相对比，金属层可以包括其中的多条金属线122。每条金属线122可以使用与所列出的用于接触的材料相同的材料。与接触相对比，金属线122在一层中通常水平地或横向地延伸，以连接到其他导体，即，如图所示进入、离开或穿过页面。如图1所示，初始结构90可以使用任何现在已知的或以后开发的半导体制造技术来形成，例如材料沉积、光刻图案化和蚀刻、平面化等。

如本文所用，“沉积”或“淀积”可以包括适用于待沉积材料的任何现在已知的或以后开发的技术，包括但不限于例如：化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、半大气CVD(SACVD)和高密度等离子体CVD(HDPCVD)、快速热CVD(RTCVD)，超高真空CVD(UHVCVD)、有限反应处理CVD(LRPCVD)、金属有机CVD(MOCVD)、溅射沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化、热氮化、旋涂法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、镀敷(plating)、蒸发。

图2示出了在第一电介质层104中，例如在相邻导体120之间，形成第一开口130(为了清楚起见，示出了一个)。开口130可以以多种方式形成。图2示出形成暴露电介质层104的一部分的气隙掩模132(以下称为“掩模132”)。例如，可以经由化学机械抛光(CMP)对电介质层104进行后平面化而形成掩模132，并且掩模132可以包括任何现在已知的或以后开发的掩蔽材料。掩模132以传统方式被图案化和蚀刻，以在其中产生开口以形成开口130。

图2还示出了使用掩模132蚀刻穿过电介质层104的开口130(箭头)的截面图。开口130暴露出电介质层104的侧壁136。蚀刻通常是指从衬底(或形成在衬底上的结构)去除材料，并且通常在掩模就位的情况下进行，以便可以从衬底的某些区域选择性地去除材料，同时不影响衬底其他区域中的材料。通常有两类蚀刻：(i)湿法蚀刻和(ii)干法蚀刻。湿法蚀刻是使用溶剂(例如酸或碱)进行的，可以针对选择性地溶解给定材料(例如氧化物)并同时使另一材料(例如多晶硅或氮化物)相对完整的能力来选择溶剂。这种选择性地蚀刻给定材料的能力对于许多半导体制造工艺是基本的。湿法蚀刻通常各向同性地蚀刻匀质材料(例如，氧化物)，但是湿法蚀刻也可以各向异性地蚀刻单晶材料(例如，硅晶片)。可以使用等离子体执行干法蚀刻。等离子体系统可以通过调节等离子体的参数以多种模式操作。普通的等离子体蚀刻会产生带中性电荷的高能自由基，这些自由基会在晶片表面发生反应。由于中性粒子从所有角度攻击晶片，因此该过程是各向同性的。离子铣削或溅射蚀刻用稀有气体的高能离子轰击晶片，这些离子大致从一个方向接近晶片，因此该过程是高度各向异性的。反应蚀刻(RIE)在介于溅射和等离子体蚀刻之间的条件下操作，并且可以用于产生深而窄的特征，例如沟槽隔离沟槽。在图2中，蚀刻可以包括RIE。

开口130可以延伸到用户例如基于蚀刻持续时间或化学作用而选择的深度。关于开口130的深度，可以在开口130出现以下情况停止蚀刻开口130：遇到或延伸到下伏的层或晶体管的蚀刻停止层；使蚀刻停止层凹陷；去除(延伸超过)蚀刻停止层，从而可能暴露出晶体管的硅化物层；暴露晶体管的主体，例如，如果硅化物层不存在或已经完全去除；或者如图所示，通过不完全延伸穿过第一电介质层104而不暴露任何蚀刻停止层或下伏层。

图3示出了去除掩模132(图1)之后的结构的截面图。掩模132可以使用适用于掩模材料的任何已知的去除工艺来去除，例如，用于硬氮化物掩模的湿法蚀刻或用于基于软抗蚀剂的掩模的灰化工艺(氧气干法剥离工艺)。

在此阶段，在某些实施例中，开口130可以被封闭以形成第一气隙140(请参见例如图6)。替代地，图4示出了在形成第一开口130之后，可选地使开口130中的电介质层104的暴露侧壁136凹陷以扩展第一开口130的横向界限的截面图。除其他优点外，使侧壁136凹陷用于扩大开口130和气隙140(请参见例如图6)，降低第一电介质层104的有效介电常数，同时使要密封的气隙顶部开口(在下一工艺步骤中)比气隙本身窄。如果二氧化硅膜用于电介质层104并且氮化硅用于(一个或多个)覆盖层110，则氢氟酸(HF)湿法蚀刻可用于该凹陷。如本领域已知的，HF浓度可以在用水稀释10:1至500:1的范围内。因为第一电介质层104的材料蚀刻得比(一个或多个)覆盖层110的电介质快，所以第一电介质层104中的开口130的宽度比(一个或多个)覆盖层110中的开口宽。这里，第一开口130现在在覆盖层110的边缘下方延伸。此阶段的凹陷也可用于进一步加深开口130。例如，在开口130没有延伸穿过第一电介质层104以与下伏层相遇或接触的情况下，凹陷可以将开口130延伸到第一电介质层104或将开口130加深到第一电介质层104中。为了便于说明，附图将示出后续处理，就好像已经发生凹陷一样。然而，显而易见的是，下文描述的本公开的教导可应用于不包括凹陷步骤的结构。

图5和图6示出了在第一开口130上方形成第二电介质层142的截面图。相对于形成气隙140，第二电介质层142可以做两件事中的一件。如图5所示，它可以在密封第一开口130之前停止，以使第一开口130的端部144敞开，例如，具有间隙或具有缝隙。替代地，如图6所示，其可以封闭第一开口130的端部144以形成第一气隙140。在任何情况下，第二电介质层142在第一开口130的端部144上方包括位于第二电介质层142的上表面148中的缺口或凹痕(divot)146。更具体地，当形成第二电介质层142时，第一开口130产生空隙，该空隙被该层部分地填充，但在其上表面148中留下缺口或凹痕146。第二电介质层142可以使用任何合适的沉积技术(例如CVD)形成。第二电介质层142可以包括用于覆盖气隙140的任何合适的电介质材料。在某些实施例中，形成第二电介质层142可以包括沉积基于硅烷的二氧化硅、基于原硅酸四乙酯(TEOS)的二氧化硅和基于氟化TEOS(FTEOS)的二氧化硅中的至少一种。在一个实施例中，形成第二电介质层142可以包括仅沉积基于硅烷的二氧化硅。在其他实施例中，第二电介质层142可以包括沉积任何合适的低K材料。

图7和图8示出了在缺口146(图5至图6)中形成离散电介质构件150的截面图。图7示出了基于图5的实施例，其中第二电介质层142不封闭第一开口130。也就是说，在形成第二电介质层142之后，第一开口130的端部144保持敞开。在这种情况下，离散电介质构件150位于第一开口130的端部144上方(封闭第一开口130的端部144)以形成第一气隙140。图8示出了基于图6的实施例，其中第二电介质层142位于第一开口130上方(封闭第一开口130)，从而产生第一气隙140。在任何情况下，离散电介质构件150都位于第二电介质层142中。离散电介质构件150可以通过沉积另一电介质层152(虚线)和平面化，从而在缺口146中留下(一个或多个)离散电介质构件150来形成。离散电介质构件150可以包括任何现在已知的或以后开发的具有比其周围的电介质材料(例如，第二电介质层142和/或第三电介质层160)低的蚀刻速率的电介质材料，例如蚀刻停止材料，该蚀刻停止材料包括但不限于：氮化硅或氮化硅碳。沉积可以包括使用适用于所沉积材料的任何技术，例如ALD，在第一电介质层104上方和缺口146中沉积电介质层152。平面化可以包括任何合适的平面化技术，例如但不限于化学机械抛光，可能包括回蚀刻。在可选的实施例中，可以在电介质层152上方形成金属层(未示出)，以限制电介质层152的平面化。如果使用，则金属层在平面化期间被去除。

如图7和图8所示，离散电介质构件150具有尖头(下)端部154和与尖头端部154相对的平面表面156。离散电介质构件150可以具有三角形横截面(图7)，或者离散电介质构件150的下表面可以以弯曲的方式朝着平面156扩大(图8)，类似于高尔夫球钉的顶部或酒杯柄和碗的汇合区域。离散电介质构件150也可以具有一长度，例如，进入和离开页面。与蚀刻停止层形成对比，离散电介质构件150是离散电介质元件，设置在第二电介质层142和/或第三电介质层160内，并且具有尖头端部154，在该尖头端部处其填充缺口146(图7至图8)。为了说明清楚，在随后的附图中，离散电介质构件150被示出为三角形；然而，它也可以具有图8所示的形状。

图9和图10示出了在第二电介质层142和离散电介质构件150上方形成第三电介质层160的截面图。图9示出了基于图7的实施例，其中离散电介质构件150位于第一开口130上方(封闭第一开口130)，并且图10示出了根据图8的实施例，其中第二电介质层142位于第一开口130上方(封闭第一开口130)。在图9至图10中，第三电介质层160可以用作任何互连层，例如中段制程(MOL)或后段制程(BEOL)。电介质层160可以包括接触层或金属层。在图9至图10中的非限制性示例中，电介质层160提供金属层。在任何情况下，第三电介质层160可以包括ILD。ILD可以包括但不限于：氮化硅(Si

图9和图10还示出了根据本公开的实施例的结构164。结构164可以包括位于第一电介质层104中的第一气隙140和位于第一气隙142上方的第二电介质层142。离散电介质构件150定位在第二电介质层142中并且在第一气隙140上方对准。结构164可以位于其中使用气隙140的任何MOL或BEOL层中。

在其他实施例中，该方法可以继续在第三电介质层160中形成另一第二气隙190(图13)。图11示出了在第一气隙140的至少一部分上方的第三电介质层160中形成第二开口174的截面图。为了描述的目的，该方法将仅关于其中第二电介质层142位于第一开口130上方(封闭第一开口130)(图3至图4)的实施例来说明。图11示出了形成暴露出第三电介质层160的一部分(例如覆盖层162)的气隙掩模172(以下称为“掩模172”)。掩模172可以使用任何现在已知的或以后开发的掩蔽材料来形成。掩模172以传统方式被图案化和蚀刻，以在其中形成在(一个或多个)离散电介质构件150上方对准的(一个或多个)开口。虽然已经示出了掩模172中的开口的特定宽度，但是开口可以更大以产生横向上更大的第二开口174和气隙190(图13)，请参见例如图15。图11还示出了使用掩模172蚀刻通过第三电介质层160(包括覆盖层162)的第二开口174的截面图。第二开口174暴露出第三电介质层160的侧壁176。在图11中，蚀刻可以包括例如RIE。第二开口174可以延伸到离散电介质构件150。也就是说，当开口174暴露出离散电介质构件150时，蚀刻第二开口174可以停止，从而防止对第二气隙190(图13)的蚀刻：刺入第一气隙140，导致晶片不同区域中的中心到边缘尺寸不均匀，和/或加深第一气隙140。以这种方式，离散电介质构件150用作离散蚀刻停止构件。在其他实施例中，第二开口174可以不暴露离散电介质构件150，从而在第二开口174(以及第二气隙190(图13))和离散电介质构件150之间留下部分第三电介质层160。

图12示出了去除掩模172(图11)之后的结构的截面图。掩模172可以使用适用于掩模材料的任何已知的去除工艺来去除，例如，用于硬氮化物掩模的湿法蚀刻或用于基于软抗蚀剂的掩模的灰化工艺(氧气干法剥离工艺)。在此阶段，在某些实施例中，第二开口174可以被封闭以形成第二气隙190(图13)。替代地，如关于图4所描述的以及如图12所示，可以在形成第二开口170之后执行第二开口174中的第三电介质层160的暴露侧壁176的可选凹陷，以扩展第二开口174的横向界限。该过程基本上类似于关于图4所描述的过程，并且将导致在形成第二开口174之后扩展第二开口174的横向界限。这里，第二开口174现在在覆盖层162的边缘下方延伸。

图13示出了在第二开口174(图12)上方形成第四电介质层180以封闭第二开口174(图12)的端部178并形成第二气隙190的截面图。在某些实施例中，形成第四电介质层180可以包括沉积基于硅烷的二氧化硅、基于原硅酸四乙酯(TEOS)的二氧化硅和基于氟化TEOS(FTEOS)的二氧化硅中的至少一种。在一个实施例中，形成第四电介质层180可以包括仅沉积基于硅烷的二氧化硅。在其他实施例中，形成第四电介质层180可以包括沉积任何合适的低K材料。

图13中的虚线所示的后续处理可以包括以任何现在已知的或以后开发的方式在第四电介质层180上方形成另一互连层192(接触或金属层)。在图13的非限制性示例中，在第二和第三气隙190、200上方形成布线层192。布线层192可以使用任何现在已知的或以后开发的工艺来形成。例如，布线层192可以通过在第四电介质层180上方形成另一电介质层194或继续形成第四电介质层180，并在其中图案化布线开口，沉积衬里和导体，以及执行平面化以形成布线196来形成。电介质层194可以包括本文中列出的任何ILD材料。在形成布线层192之前或与形成布线层192一起，可以穿过下部电介质层形成任何期望的接触，例如，通过形成用于接触的开口、沉积衬里和导体以及执行平面化以形成接触。导线和接触也可以被单独图案化，但同时被金属化和平面化。随后可以形成任何数量的附加互连层。

图13还示出了根据本公开的实施例的结构198。除了结构164的元素之外，结构198还可以包括位于第二电介质层142上方(以及可能位于第二电介质层142中，请参见例如图15)和位于第一气隙140的至少一部分上方的至少第三电介质层160中的第二气隙190。离散电介质构件150位于第一气隙140和第二气隙190之间的第二电介质层142中。在图13中，第一气隙140包括限定在第一电介质层104中的第一开口130，其中第二电介质层142封闭第一开口130的端部144。第二气隙190包括限定在第二电介质层142上方的至少第三电介质层160中(以及可能在第二电介质层142中)的第二开口174，以及位于第二开口172上方并且封闭第二开口174的端部178的的第四电介质层180。在某些实施例中，第一、第二、第三和第四电介质层可以包括但不限于：氮化硅(Si

同时参考图11至图13，该方法可以可选地包括形成限定在与第二气隙190相邻的至少第三电介质层160中的第三气隙200。第三气隙200形成于在第一电介质层104(即，紧接在其下方的任何电介质)中没有位于其下方的第一气隙140的位置。该工艺可以包括，如图11所示，在第三电介质层160中形成第三开口202。这里，掩模172还可以暴露出第三电介质层160的另一部分，例如覆盖层162，第三气隙200(图13)将被定位在该另一部分中。图11还示出了使用掩模172，即，在蚀刻第二开口174的同时，将第三开口202蚀刻到第三电介质层160(包括覆盖层162)中以及可能还蚀刻到部分第二电介质层142中。第三开口202可以比第二开口174更深，因为当第二开口174暴露出离散电介质构件150时，第二开口的蚀刻停止，而第三开口202的蚀刻加深了第三开口202。第三开口202暴露出第三电介质层160的侧壁204，并且可能暴露出第二电介质层142。在图11中，蚀刻可以包括例如RIE。

在图12中，可以按照前面描述的方式去除掩模172。如图所示，在形成第三开口204之后，可以执行第三开口202中的第三电介质层160(以及可能第二电介质层142)的暴露侧壁204的可选凹陷，以扩展第三开口202的横向界限。该凹陷过程基本上类似于本文先前描述的凹陷过程。第三开口202可以在覆盖层162的边缘下方延伸。

如先前关于第二开口174(图12)所述，图13还示出了在第三开口202(图12)上方形成第四电介质层180，以封闭第三开口202(图12)的端部206并形成第三气隙200。如图13所示，第三气隙200包括比第二气隙190的最下界限更深地延伸到至少第三电介质层160(也可以是第二电介质层142)中的最下界限。还如图13所示，因为第三气隙200未形成有离散电介质构件150，所以第三气隙200包括平面下端部208，即，其中没有离散电介质构件150。

图13还示出了可选地包括第三气隙200的结构198，第三气隙200限定在与第二气隙190相邻的至少第三电介质层160(以及可能第二电介质层142)中。第三气隙200在第一电介质层104(即，任何紧接在下方的电介质层)中没有位于第三气隙200下方的气隙。在图13中，由于存在在穿透到第一气隙140之前停止对第二开口174的蚀刻的离散电介质构件150，因此，第三气隙200包括比第二气隙190的最下界限更深地延伸到第二或第三电介质层142、160之一中的最下界限。在用于第三气隙200的第三开口202下方没有离散电介质构件150的情况下，第三气隙200具有平面下端部208。

图14示出了根据可选实施例的结构的截面图，其中，作为形成第二气隙190的一部分，离散电介质构件150被去除。离散电介质构件150可以在图11或图12所示的处理之后被去除。也就是说，它可以在形成第二开口174(图11)之后被去除，或者在形成并扩大第二开口174(图12)之后被去除。去除工艺可以包括适合于选择性去除离散电介质构件150的电介质材料的任何蚀刻化学作用，例如但不限于在离散电介质构件150包括氮化硅的情况下的磷酸湿法蚀刻。在这种情况下，如图14所示，当离散电介质构件150已经被去除时，在形成第二开口174之前，可以可选地在第三电介质层160上方设置附加的覆盖层210(作为覆盖层162的附加层)。附加的覆盖层210可以包括本文所列的任何覆盖材料，例如氧化硅，并且在需要对第三电介质层160进行额外保护以防止蚀刻化学作用去除离散电介质构件150的情况下设置。如图14所示，在离散电介质构件150被去除的情况下，第二气隙190具有尖头下端部212，即，在从第二电介质层142去除离散电介质构件150的尖端部的位置处。与此形成对比，第一气隙140具有平面下端部214。尽管示出了离散电介质构件150是三角形的，但是在离散电介质构件150具有图8所示的形状的情况下，第二电介质层142的表面可以是弯曲的。

图15示出了另一替代实施例，其中在掩模172(图11)中用于形成第二开口174的开口大于离散电介质构件150的宽度。这里，第二开口174在离散电介质构件150上方形成至第三电介质层160中的第一深度。此外，在第二开口174不在离散电介质构件150上方的位置处，第二开口174在至少第三电介质层160中以及可能在部分第二电介质层142中形成至第二更大的深度。第二更大深度可以类似于在第三气隙200下方不存在气隙140时的第三气隙200的深度。

图16示出了基于图7的实施例的结构198的另一替代实施例的截面图，其中离散电介质构件150密封用于第一气隙140的第一开口130的端部144。在该实施例中，第一气隙140包括限定在第一电介质层104中的第一开口130，并且离散电介质构件150位于第一开口130的端部144上方(封闭第一开口130的端部144)。在图16中，第二气隙190包括限定在第二电介质层142上方的至少第三电介质层160中的第二开口174、以及位于第二开口174上方并且封闭第二开口174的端部178的第三电介质层。虽然示出为具有扩大的开口174、202，但是可以省略图12的扩大过程，在这种情况下，气隙190、200将比示出的窄，即，它们将不在覆盖层162的边缘下方延伸。

如本领域中理解的，用于气隙140、190、200的开口130、174、202可以采取各种横向形式。例如，开口130、174、202可以是横向伸长的开口(进入和离开页面)。也就是说，开口130、174、202可以具有如图所示的进入或离开页面的长度，而不是简单的竖直开口。或者，开口130、174、202的一部分可以被蚀刻成横向布置的T形，即，被蚀刻成水平地进入页平面中布局的T形。替代地或附加地，开口130、174、202也可以形成为具有不同的宽度(并请参见例如图15)。例如，开口130、174、202可以被设计为使得它们在某些导体120附近较窄，以减小导体与最终形成的气隙结构相交的可能性；或者开口130、174、202可以被蚀刻为许多的、不一定伸长的、断开连接的开口。气隙140、190、200可以具有与针对开口130、174、202所述的形状相似的形状。类似地，第二气隙190中的离散电介质构件150可以具有与气隙190类似的横向形状。

虽然离散电介质构件150用于在形成第二气隙190期间保护第一气隙140，但应认识到，本公开的教导可重复用于对准的气隙，例如，用于在(一个或多个)电介质层180、194中的第二气隙190上方形成另一气隙。

本公开的实施例提供了各种技术和商业优势，本文讨论了这些优势的示例。将认识到，结构164、198可以在任何MOL或BEOL层中使用以减小电容。此外，结构164、198可以在各种器件中的晶体管上使用，这些器件例如但不限于：射频开关、低振幅放大器、功率放大器等。离散电介质构件防止形成用于第二气隙的开口穿透第一下方气隙，并防止整个晶片上第一气隙的中心到边缘尺寸不均匀和/或深度不均匀。与多层上的单个气隙相比，根据本公开的各个实施例的气隙140、190、200的使用可以减小更多的电容。与单层气隙相比，在两个或更多个金属层或接触层上方延伸的多层气隙140、190的使用也减小了更多的寄生电容。与形成多层、单个气隙相比，本文所述的工艺显著减小了整个晶片上中心到边缘尺寸和深度的变化。即使对于未来的技术节点，例如超出14纳米，使用离散电介质构件150的多层气隙也可以确保足够的工艺余量。在需要额外减小关断电容的情况下，第一和第二气隙140、190二者的底部可以被横向扩大，和/或第二气隙190的深度可以被增加。

上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸管芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其他更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式安装。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理装置集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。

本文中使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们构成的组的存在或者添加。“可选的”或“可选地”表示随后描述的事件或情况可能发生或可能不发生，并且该描述包括事件发生的情况和事件不发生的情况。

在整个说明书和权利要求书中使用的近似语言可以被用于修饰任何定量表示，该定量表示可以允许在不导致其相关的基本功能变化的情况下改变。因此，由诸如“约”、“近似”和“基本上”之类的一个或多个术语修饰的值不限于指定的精确值。在至少一些情况下，近似语言可以对应于用于测量值的仪器的精度。在本文以及整个说明书和权利要求书中，范围限制可以被组合和/或互换，这样的范围被识别并且包括含在其中的所有子范围，除非上下文或语言另有说明。应用于范围的特定值的“近似”适用于两个值，并且除非另外取决于测量值的仪器的精度，否则可指示所述值的+/-10％。

以下权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同物旨在包括结合具体要求保护的其它要求保护的要素执行功能的任何结构、材料或动作。已经出于说明和描述的目的给出了对本公开的描述，但是该描述并不旨在是穷举的或将本公开限制于所公开的形式。在不脱离本公开的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择和描述实施例是为了最好地解释本公开的原理和实际应用，并且使本领域的其他普通技术人员能够理解本公开的具有适合于预期的特定用途的各种修改的各种实施例。