复合式电路保护装置

技术领域

本发明涉及一种复合式电路保护装置，特别是涉及一种包含正温度系数(positive temperature coefficient,PTC)元件其额定电压介于40％至200％压敏电阻器(voltage-dependent resistor,VDR，或varistor)在1mA下量测的压敏电压的复合式电路保护装置。

背景技术

美国专利US 8,508,328B1记载一种插入式的聚合物正温度系数(polymerpositive temperature coefficient,PPTC)过电流(over-current)保护装置，参阅图1，该PPTC过电流保护装置包含两个电极30、焊料(solder material)、分别与所述电极30连接的导电引线50,60，及层压在所述电极30间的PTC聚合物基材20。该PTC聚合物基材20上形成孔洞40，该孔洞40具有能容纳该PTC聚合物基材20在温度升高时的热膨胀的有效体积。

电气特性[例如工作电流(operating current)和高压突波耐受性(high-voltagesurge endurability)]是影响在PPTC过电流保护装置中发生电力突波(power surge)的重要因素。当通过增加该PTC聚合物基材20的厚度或面积来增加该PPTC过电流保护装置的工作电流时，其更容易受到电力突波的损害。另一方面，当通过减少该PTC聚合物基材20的厚度或面积来增加该PPTC过电流保护装置的高压耐受性时，该PPTC过电流保护装置也未必较不易受到电力突波的损害。

虽然压敏电阻器(voltage-dependent resistor,VDR)可与该PPTC过电流保护装置结合以对于组合得到的复合式电路保护装置赋予过电流及过电压(over-voltage)保护，但是VDR仍只能短暂承受电力突波(例如0.001秒)。也就是说，若突波时间超过截止时间区间，VDR即会因为过电流或过电压而烧毁或损坏，造成复合式电路保护装置永久丧失功能。

发明内容

本发明的目的在于提供一种复合式电路保护装置，可以克服上述背景技术的至少一个缺点。

本发明的复合式电路保护装置包含正温度系数(PTC)元件、压敏电阻器、第一导电引线及第二导电引线。该PTC元件包括PTC层、第一电极层及第二电极层，该PTC层具有两个相反表面，该第一电极层及该第二电极层分别设置在该PTC层的两个相反表面。该压敏电阻器连接于该第二电极层。该第一导电引线连结于该第一电极层。该第二导电引线连结于该压敏电阻器。该PTC元件具有额定电压(ratedvoltage)，该额定电压介于40％至200％该压敏电阻器在1mA下量测的压敏电压(varistor voltage)。

本发明的复合式电路保护装置，该PTC元件具有的额定电压介于45％至100％该压敏电阻器在1mA下量测的压敏电压。

本发明的复合式电路保护装置，该PTC元件具有的额定电压介于45％至70％该压敏电阻器在1mA下量测的压敏电压。

本发明的复合式电路保护装置，该PTC元件处于过电流及大于该压敏电阻器的压敏电压的电压下而在该压敏电阻器烧毁之前跳脱。

本发明的复合式电路保护装置，该PTC元件处于大于0.1A的过电流及大于该压敏电阻器的压敏电压的电压下而在1μs至100s之内跳脱。

本发明的复合式电路保护装置，该PTC元件处于大于0.5A的过电流及大于该压敏电阻器的压敏电压的电压下而在1ms至10s之内跳脱。

本发明的复合式电路保护装置，该PTC元件处于大于10A的过电流及大于该压敏电阻器的压敏电压的电压下而在1ms至1s之内跳脱。

本发明的复合式电路保护装置，该PTC元件在该PTC层中形成有第一孔洞。

本发明的复合式电路保护装置，该PTC元件的PTC层具有周缘，该周缘定义该PTC层的边界并与该PTC层的两个相反表面互连，该第一孔洞与该PTC层的周缘相间隔。

本发明的复合式电路保护装置，该第一孔洞贯穿该PTC层的两个相反表面中的至少其中一者。

本发明的复合式电路保护装置，该第一孔洞还贯穿该第一电极层及该第二电极层中的至少其中一者。

本发明的复合式电路保护装置，该压敏电阻器形成有第二孔洞。

本发明的复合式电路保护装置，该压敏电阻器包括：压敏电阻器层、第三电极层及第四电极层。该压敏电阻器层，具有两个相反表面。该第三电极层，设置在该压敏电阻器层的两个相反表面的其中一者，并连接该PTC元件的第二电极层。该第四电极层，设置在该压敏电阻器层的两个相反表面的另一者。该第二导电引线连结于该压敏电阻器的第三电极层及第四电极层的其中一者。

本发明的复合式电路保护装置，还包含第三导电引线，该第二导电引线连结于该第四电极层，该第三导电引线连结并设置于该第二电极层与该第三电极层之间。

本发明的复合式电路保护装置，该压敏电阻器在该压敏电阻器层中形成有第二孔洞。

本发明的复合式电路保护装置，该压敏电阻器的压敏电阻器层具有周缘，该周缘定义该压敏电阻器层的边界并与该压敏电阻器层的两个相反表面互连，该第二孔洞与该压敏电阻器层的周缘相间隔。

本发明的复合式电路保护装置，该第二孔洞贯穿该压敏电阻器层的两个相反表面中的至少其中一者。

本发明的复合式电路保护装置，该第二孔洞还贯穿该第三电极层及该第四电极层中的至少其中一者。

本发明的复合式电路保护装置，该PTC元件是聚合物PTC元件，该PTC层是PTC聚合物层。

本发明的复合式电路保护装置，还包含封装材，该封装材包装该PTC元件、该压敏电阻器、一部分该第一导电引线及一部分该第二导电引线。

本发明的有益效果在于：本发明复合式电路保护装置具有优异的耐受性及可靠性，在过电流及过电压存在下，该PTC元件可保护该压敏电阻器免于烧毁。

附图说明

本发明的其他的特征及功效，将于参照附图的实施方式中清楚地呈现，其中：

图1是现有插入式的PPTC过电流保护装置的示意图；

图2是本发明复合式电路保护装置的第一具体实施例的示意图；

图3是该第一具体实施例的剖视示意图；

图4是本发明复合式电路保护装置的第二具体实施例的示意图；

图5是该第二具体实施例的剖视示意图；

图6是本发明复合式电路保护装置的第三具体实施例的示意图；

图7是该第三具体实施例的剖视示意图。

具体实施方式

在本发明被详细描述前，应当注意在以下的说明内容中，类似的元件是以相同的编号来表示。

参阅图2及图3，本发明的复合式电路保护装置的第一实施例包含正温度系数(PTC)元件2、压敏电阻器3、第一导电引线4及第二导电引线5。

该PTC元件2包括PTC层21、第一电极层22及第二电极层23，该PTC层21具有两个相反表面211，该第一电极层22及该第二电极层23分别设置在该PTC层21的两个相反表面211。

该压敏电阻器3通过焊料连接于该第二电极层23。

该第一导电引线4连结于该第一电极层22。该第二导电引线5连结于该压敏电阻器3。

该PTC元件2具有额定电压，该额定电压介于40％至200％该压敏电阻器3在1mA下量测的压敏电压(varistor voltage)。在本发明的某些具体实施例中，该PTC元件2具有的额定电压介于45％至100％该压敏电阻器3在1mA下量测的压敏电压。在本发明的某些具体实施例中，该PTC元件2具有的额定电压介于45％至70％该压敏电阻器3在1mA下量测的压敏电压。

根据本发明，该PTC元件2处于过电流及大于该压敏电阻器3的压敏电压的电压下而在该压敏电阻器3烧毁之前跳脱。换句话说，在该过电流及该大于该压敏电阻器3的压敏电压的电压存在下，该PTC元件2快速地跳脱至高电阻状态，以使该过电流被限制不流经该压敏电阻器3，因此保护该压敏电阻器3免于烧毁，该复合式电路保护装置因而得以重复使用。

在本文中，术语“烧毁”、“冒火花”及“着火”可相互替换使用，且是指该压敏电阻器失去功能，通常发生在180℃以上。

在本发明的某些具体实施例中，该PTC元件2处于大于0.1A的过电流及大于该压敏电阻器3的压敏电压的电压下而在1μs至100s之内跳脱。在本发明的某些具体实施例中，该PTC元件2处于大于0.1A的过电流及大于该压敏电阻器3的压敏电压的电压下而在10μs至10s之内跳脱。在本发明的某些具体实施例中，该PTC元件2处于大于0.1A的过电流及大于该压敏电阻器3的压敏电压的电压下而在0.1ms至1s之内跳脱。

在本发明的某些具体实施例中，该PTC元件2处于大于0.5A的过电流及大于该压敏电阻器3的压敏电压的电压下而在1ms至10s之内跳脱。在本发明的某些具体实施例中，该PTC元件2处于大于0.5A的过电流及大于该压敏电阻器3的压敏电压的电压下而在1ms至1s之内跳脱。

在本发明的某些具体实施例中，该PTC元件2处于大于10A的过电流及大于该压敏电阻器3的压敏电压的电压下而在1ms至1s之内跳脱。在本发明的某些具体实施例中，该PTC元件2处于大于10A的过电流及大于该压敏电阻器3的压敏电压的电压下而在1ms至0.1s之内跳脱。

该PTC元件2可形成有第一孔洞210。在本实施例中，该第一孔洞210形成在该PTC层21中。该PTC元件2的PTC层21具有周缘212，该周缘212定义该PTC层21的边界并与该PTC层21的两个相反表面211互连。该第一孔洞210与该PTC层21的周缘212相间隔，且具有能容纳该PTC层21在温度升高时的热膨胀的有效体积，以避免该PTC层21发生不欲的结构变形。

在本发明的某些具体实施例中，该第一孔洞210贯穿该PTC层21的两个相反表面211中的至少其中一者。在本发明的某些具体实施例中，该第一孔洞210还贯穿该第一电极层22及该第二电极层23中的至少其中一者。在本实施例中，该第一孔洞210贯穿该PTC层21的两个相反表面211及该第一电极层22、该第二电极层23，以形成穿孔。在本发明的某些具体实施例中，该第一孔洞210沿着穿过该PTC层21的几何中心且横过该两个相反表面211的线延伸。该第一孔洞210是由孔洞定义壁所定义，该孔洞定义壁具有平行于该PTC层21的表面211的横截面。该孔洞定义壁的横截面可为圆形、方形、椭圆形、三角形、十字形等。

根据本发明，该PTC元件2可为聚合物PTC(PPTC)元件，且该PTC层21可为PTC聚合物层。该PTC聚合物层包括聚合物基材及分散在该聚合物基材中的导电填料。该聚合物基材可由含有非接枝的烯烃系聚合物(non-grafted olefin-based polymer)的聚合物组合物所制得。在本发明的某些具体实施例中，该非接枝的烯烃系聚合物为高密度聚乙烯(HDPE)。在本发明的某些具体实施例中，该聚合物组合物还包括经接枝的烯烃系聚合物(graftedolefin-based polymer)。在本发明的某些具体实施例中，该经接枝的烯烃系聚合物为经羧酸酐接枝的烯烃系聚合物。本发明适用的导电填料是选自于碳黑(carbon black)粉末、金属粉末、导电陶瓷粉末或前述的组合，但不限于此。

根据本发明，该压敏电阻器3可包括压敏电阻器层31、第三电极层32及第四电极层33。该压敏电阻器层31具有两个相反表面311。该第二导电引线5连结于该压敏电阻器3的第三电极层32及第四电极层33的其中一者。在本发明的某些具体实施例中，该压敏电阻器层31是由金属氧化物材料所制得。

在本实施例中，该第三电极层32设置在该压敏电阻器层31的两个相反表面311的其中一者，并连接该PTC元件2的第二电极层23；该第四电极层33设置在该压敏电阻器层31的两个相反表面311的另一者。该第二导电引线5连结并设置于该第二电极层23与该第三电极层32之间。

该压敏电阻器3可在该压敏电阻器层31中形成有第二孔洞310。在本实施例中，该压敏电阻器3的压敏电阻器层31具有周缘312，该周缘312定义该压敏电阻器层31的边界并与该压敏电阻器层31的两个相反表面311互连。该第二孔洞310与该压敏电阻器层31的周缘312相间隔。

在本发明的某些具体实施例中，该第二孔洞310贯穿该压敏电阻器层31的两个相反表面311中的至少其中一者。在本发明的某些具体实施例中，该第二孔洞310还贯穿该第三电极层32及该第四电极层33中的至少其中一者。在本实施例中，该第二孔洞310贯穿该压敏电阻器层31的两个相反表面311及该第三电极层32、该第四电极层33，以形成穿孔。

根据本发明，该第一导电引线4具有连接部41及自由部42，而该第二导电引线5具有连接部51及自由部52。该第一导电引线4的连接部41通过焊料连结于该第一电极层22的外表面，且该第一导电引线4的自由部42自该连接部41延伸出该第一电极层22以供插入电路板或电路装置的接脚孔(图未示)。在本实施例中，该第二导电引线5的连接部51通过焊料连结并设置于该第二电极层23与该第三电极层32之间，且该第二导电引线5的自由部52自该连接部51延伸出该第二电极层23及该第三电极层32以供插入电路板或电路装置的接脚孔(图未示)。

参阅图4及图5，本发明的复合式电路保护装置的第二实施例与第一实施例相似，差异处在于在第二实施例中，该第二导电引线5的连接部51通过焊料连结于该第四电极层33的外表面，且该第二导电引线5的自由部52自该连接部51延伸出该第四电极层33以供插入电路板或电路装置的接脚孔(图未示)。此外，第二实施例还包含封装材7，该封装材7包装该PTC元件2、该压敏电阻器3、一部分该第一导电引线4及一部分该第二导电引线5。该第一导电引线4的自由部42及该第二导电引线5的自由部52暴露在该封装材7外。在本发明的某些具体实施例中，该封装材7是由环氧树脂所制得。

参阅图6及图7，本发明的复合式电路保护装置的第三实施例与第二实施例相似，差异处在于第三实施例还包含第三导电引线6，该第三导电引线6连结并设置于该第二电极层23与该第三电极层32之间。该第三导电引线6具有连接部61及自由部62。该第三导电引线6的连接部61连接于该第二电极层23及该第三电极层32，该第三导电引线6的自由部62自该连接部61延伸出该第二电极层23及该第三电极层32以供插入电路板或电路装置的接脚孔(图未示)。

在本实施例中，该封装材7包装该PTC元件2、该压敏电阻器3、一部分该第一导电引线4、一部分该第二导电引线5及一部分该第三导电引线6。该第一导电引线4的自由部42、该第二导电引线5的自由部52及一部分该第三导电引线6的自由部62暴露在该封装材7外。

本发明将就以下实施例来作进一步说明，但应了解的是，所述实施例仅为例示说明用，而不应被解释为本发明实施的限制。

实施例

＜实施例1(E1)＞

21g HDPE(购自台湾塑胶工业股份有限公司，产品型号：HDPE9002)作为非接枝的烯烃系聚合物，21g经马来酸酐接枝的HDPE(购自杜邦公司，产品型号：MB100D)作为经羧酸酐接枝的烯烃系聚合物，58g碳黑粉末(购自Columbian Chemicals公司，产品型号：Raven430UB)作为导电填料。

将上述三种配料在混炼机(厂牌：Brabender)中混合，以温度为200℃、搅拌转速为30rpm的条件混合配料10min。

将上述得到配料混合物置于模具中，以热压温度为200℃及热压压力为80kg/cm

根据Underwriter Laboratories公司对于热敏电阻类型的装置(thermistor-type device)的安全标准UL 1434测量PPTC小片的保持电流(hold current，即正常操作时的最大电流值)、跳脱电流(trip current，即PPTC元件达到高电阻状态所需的最小电流值)、额定电压(即PPTC元件工作时适用的电压)及耐受电压(withstand voltage，即不会造成PPTC元件故障或损坏的最大电压)。此外，根据Underwriter Laboratories公司对于瞬间电压突波抑制器(transient voltage surge suppressor)的安全标准UL 1449测量MOV元件的压敏电压(即MOV触发工作的电压)及箝制电压(clamping voltage，即MOV可提供限制的最大电压)。PPTC-1及MOV-1的性质测量结果分别如表1所示。

表1

a：在1mA下量测。

b：在脉波波形(t

＜实施例2至4(E2-E4)＞

E2-E4的复合式电路保护装置的工艺条件与E1相似，差异处在于PPTC小片形成有第一穿孔及/或MOV形成有第二穿孔(如表3所示)，每一第一穿孔及每一第二穿孔是由具有圆形截面(直径为1.5mm，圆面积为1.77mm

在E2中，于γ射线照射之后，在PPTC小片的中央部分凿出第一穿孔。在E3中，于焊接上铜箔之前，在MOV的中央部分凿出第二穿孔。在E4中，在PPTC小片的中央部分凿出第一穿孔并在MOV的中央部分凿出第二穿孔(如图3所示)。

＜比较例1至4(CE1-CE4)＞

CE1-CE4的复合式电路保护装置的工艺条件分别与E1-E4相似，差异处在于CE1和CE2中不含PPTC小片，CE3和CE4中不含MOV。

＜实施例5至8(E5-E8)＞

E5-E8的复合式电路保护装置的工艺条件分别与E1-E4相似，差异处在于形成E5-E8的PTC聚合物层薄片的配料为10g HDPE、10g经马来酸酐接枝的HDPE、15g碳黑粉末及15g氢氧化镁(购自MagChem公司，产品型号：MH 10)，且E5-E8的PPTC小片(下称PPTC-2)是被裁切成厚度为2.2mm的圆形(直径为3.1mm)。此外，E5-E8的MOV是购自Ceramate Technical公司，产品型号：20D361K(下称MOV-2)。PPTC-2及MOV-2的性质测量结果分别如表2所示。

表2

a：在1mA下量测。

b：在脉波波形(t

＜比较例5至8(CE5-CE8)＞

CE5-CE8的复合式电路保护装置的工艺条件分别与E5-E8相似，差异处在于CE5和CE6中不含PPTC小片，CE7和CE8中不含MOV。

＜实施例9至12(E9-E12)＞

E9-E12的复合式电路保护装置的工艺条件分别与E5-E8相似，差异处在于形成E9-E12的MOV是购自Ceramate Technical公司，产品型号：20D511K(下称MOV-3)。MOV-3的压敏电压为510V(在1mA下量测)，其箝制电压为845V[在脉波波形(t

＜比较例9至12(CE9-CE12)＞

CE9-CE12的复合式电路保护装置的工艺条件分别与E9-E12相似，差异处在于CE9和CE10中不含PPTC小片，CE11和CE12中不含MOV。

表3

“--”表示无此元件。

性能测试

[突波免疫测试(Surge immunity test)]

对于E1-E12与CE1-CE12的复合式电路保护装置各取10个作为测试样品，进行突波免疫测试。

对于E1-E4及CE1-CE4的复合式电路保护装置，每个测试样品的突波免疫测试是在大于MOV-1的压敏电压的电压(包括38V及44V)下和0.5A、PPTC-1的过电流(即10A)的电流下以先接通60秒后再关闭的方式进行测试。如果PPTC小片和MOV都没有烧毁或损坏，该测试样品即为通过突波免疫测试，并记录PPTC小片发生跳脱的时间的平均值(若有跳脱)。如果PPTC小片和MOV中的其中一者烧毁，该测试样品即为烧毁，并记录其发生烧毁的时间的平均值。结果分别如表4所示。

表4

表4结果显示，CE1及CE2只含有MOV-1的测试样品处于0.5A的电流和至少1.4倍MOV-1的压敏电压的电压下在5s之内烧毁(一般MOV可耐受1.2倍其压敏电压的电压)，或处于10A的过电流和过电压下在2.5s之内烧毁，且该损坏无法修复。而CE3及CE4只含有PPTC-1的测试样品在10A的过电流下烧毁。相反地，E1-E4含有PPTC-1及MOV-1的组合的所有测试样品(其中PPTC-1的额定电压约为MOV-1的压敏电压的59％)皆通过突波免疫测试而没有烧毁。此外，相较于E1，E2-E4的PPTC-1及/或MOV-1形成有穿孔的测试样品提升了热量传递，可进一步缩短PPTC-1发生跳脱的时间，并防止过电流流经MOV-1，因此保护其MOV-1免于烧毁。换句话说，在E1-E4的测试样品中，PPTC-1处于过电流及大于MOV-1的压敏电压的电压下而在MOV-1烧毁之前跳脱。

对于E5-E8及CE5-CE8的复合式电路保护装置，每个测试样品的突波免疫测试与上述相似，差异处在于施加的电压是大于MOV-2的压敏电压(包括400V及500V)且施加的电流是PPTC-2的过电流(即0.5A或10A)。结果分别如表5所示。

表5

表5结果显示，CE5及CE6只含有MOV-2的测试样品处于0.5A的过电流和大于MOV-2的压敏电压的过电压下在20s之内烧毁，或处于10A的过电流和过电压下在1.5s之内烧毁，且该损坏无法修复。而CE7及CE8只含有PPTC-2的测试样品在0.5A及10A的过电流下烧毁。相反地，E5-E8含有PPTC-2及MOV-2的组合的所有测试样品(其中PPTC-2的额定电压约为MOV-2的压敏电压的69％)皆通过突波免疫测试而没有烧毁。此外，相较于E5，E6-E8的PPTC-2及/或MOV-2形成有穿孔的测试样品提升了热量传递，可进一步缩短PPTC-2发生跳脱的时间，并防止过电流流经MOV-2，因此保护其MOV-2免于烧毁。换句话说，在E5-E8的测试样品中，PPTC-2处于过电流及大于MOV-2的压敏电压的电压下而在MOV-2烧毁之前跳脱。

对于E9-E12及CE9-CE12的复合式电路保护装置，每个测试样品的突波免疫测试与上述相似，差异处在于施加的电压是大于MOV-3的压敏电压(包括600V及700V)。结果分别如表6所示。

表6

表6结果显示，CE9及CE10只含有MOV-3的测试样品处于0.5A的过电流和大于MOV-3的压敏电压的过电压下在18s之内烧毁，或处于10A的过电流和过电压下在1s之内烧毁，且该损坏无法修复。而CE11及CE12只含有PPTC-2的测试样品在0.5A及10A的过电流下烧毁。相反地，E9-E12含有PPTC-2及MOV-3的组合的所有测试样品(其中PPTC-2的额定电压约为MOV-3的压敏电压的49％)皆通过突波免疫测试而没有烧毁。此外，相较于E9，E10-E12的PPTC-2及/或MOV-3形成有穿孔的测试样品提升了热量传递，可进一步缩短PPTC-2发生跳脱的时间，并防止过电流流经MOV-3，因此保护其MOV-3免于烧毁。换句话说，在E9-E12的测试样品中，PPTC-2处于过电流及大于MOV-3的压敏电压的电压下而在MOV-3烧毁之前跳脱。

综上所述，通过包含具有所欲额定电压(例如40％至200％该压敏电阻器在1mA下量测的压敏电压)的PTC元件，在该过电流及该过电压存在下，该PTC元件快速地跳脱至高电阻状态，以保护该压敏电阻器免于因过电流而烧毁，本发明复合式电路保护装置因而得以重复使用，而显现其优异的耐受性及可靠性，所以确实能达成本发明的目的。

以上所述，仅为本发明的实施例而已，当不能以此限定本发明实施的范围，即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰，皆仍属本发明的范围。