操作存储器件的方法与存储器件

技术领域

本申请涉及存储器领域，具体而言，涉及一种操作存储器件的方法与存储器件。

背景技术

可以对存储器执行各种操作，例如，读取、编程(写入)和擦除，以将每个存储器单元的阈值电压改变为期望电平。具体地，可以在块级执行擦除操作，可以在页级执行编程操作，并且可以在单元级执行读取操作。

相关技术中，对存储器进行擦除操作时，容易对存储器产生损伤。

发明内容

根据一个实施例，提供了一种操作存储器件的方法，所述存储器件包括顶部选择单元、顶部虚设单元和存储单元串，所述顶部选择单元具有耦合到位线的第一端子、耦合到顶部选择线的控制端子，所述顶部虚设单元具有耦合到所述顶部选择单元的第二端子的第一端子、耦合到顶部虚设字线的控制端子，所述存储单元串具有耦合到所述顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子，所述方法包括：在擦除操作之前，在向所述字线施加第一脉冲电压的同时，向所述顶部虚设字线和所述顶部选择线施加第二脉冲电压，向所述位线施加低电压。

根据另一个实施例，提供了一种存储器件，所述存储器件包括位线；顶部选择线；顶部虚设字线；字线；顶部选择单元，包括：第一端子，耦合到所述位线；控制端子，耦合到所述顶部选择线；以及第二端子；顶部虚设单元，包括：第一端子，耦合到所述顶部选择单元的所述第二端子；控制端子，耦合到所述顶部虚设字线；以及第二端子；存储单元串，包括：第一端子，耦合到所述顶部虚设单元的所述第二端子；控制端子，耦合到相应字线；以及第二端子；以及外围电路，耦合到所述位线、所述顶部选择线、所述顶部虚设字线和所述字线，并且在擦除操作之前，被配置为在向所述字线施加第一脉冲电压的同时，向所述顶部虚设字线和所述顶部选择线施加第二脉冲电压，向所述位线施加低电压。

应用本申请的技术方案，通过在进行擦除操作之前，向所述字线施加第一脉冲电压的同时，向所述顶部虚设字线和所述顶部选择线施加第二脉冲电压，向所述位线施加低电压，实现了在擦除之前对存储器进行预写入操作，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的存储器件的框图；

图2示出了原始存储器擦除波形图；

图3示出了根据本申请的实施例的施加在存储器件上的波形。

其中，上述附图包括以下附图标记：

10、存储器件；11、外围电路；12、存储电路；121、单元阵列。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

将理解，序数“第一”、“第二”、“第三”在本文中用于区分各种元件、组件、区域、层和/或部分，并且这些元件、组件、区域、层和/或部分不应受序数限制。位置相对术语(诸如“顶部”和“底部”等)在本文中可用于区分各种元件、组件、区域、层和/或部分，而不应用于限制元件、组件、区域、层和/或部分的位置。

本文所使用的术语仅出于描述特定实施例的目的，并且不旨在限制本发明构思。如本文所使用的，单数形式的“一”、“一个”和“该”也意图包括复数形式，除非上下文另外明确指出。将进一步理解，术语“包含”当在本说明书中使用时，指定存在阐述的特征、整数、步骤、操作、元件和/或组件，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其组。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目中的任何项和所有组合。同样，术语“示例性”旨在表示示例或说明。

将理解的是，当元件或层被称为在另一元件或层“上”、“连接到”、“耦合到”或“邻近”另一元件或层时，其可以直接在该另一元件或层上、连接到、耦合到或邻近另一元件或层，或者可以存在插入元件或层。相比而言，当元件被称为“直接在(另一个元件或层)上”、“直接连接到”、“直接耦合到”或“紧邻”另一个元件或层时，不存在中间元件或层。

为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：

存储器：实际上是时序逻辑电路的一种。按存储器的使用类型分为只读存储器和随机存取存储器，两者的功能由较大的差别，因此在描述上也会有所不同。存储器是许多存储单元的集合，按单元号顺序排列。每个单元有若干个二进制位构成，以表示存储单元中存放的数值，故在VHDL语言中，通常有数组描述存储器。

方波：是一种非正弦曲线的波形，通常会与电子和讯号处理时出现。理想方波只有“高”和“低”这两个值。电流和电压的波形为矩形的信号即为矩形波形信号，高电平在一个波形周期内占有的时间比值称为占空比，也可以理解为电路释放能量的有效释放时间与总释放时间的比值。占空比为50％的矩形波为方波，方波有低电平为零与为负之分。必要时，可加以说明“低电平为零”、“低电平为负”。

正弦波：是频率成分量最为单一的一种信号，因这种信号的波形是数学上的正弦曲线而得名。任何复杂的信号，例如光谱信号，都可以看成由许许多多频率不同、大小不等的正弦波复合而成。

闪存：是一种电可擦除可编程只读存储器，具有非易失、读写速度快、抗震、低功耗、体积小等特性，目前已广泛应用于嵌入式系统、航空航天、消费电子等领域。闪存存储器主要分为NOR和NAND型两类，NOR型闪存有独立的地址线和数据线，它支持按位进行访问，具有高可靠性且随机读取较快，但NOR闪存的擦除和写操作速度较慢、容量小、价格昂贵，主要用于存储程序代码并在闪存中直接运行。NOR闪存在手机上得到了广泛的应用。NAND闪存相对于NOR闪存拥有更大的容量，适合进行数据存储。一个NAND型闪存芯片通常由若干个块组成，每个块又由若干个页组成。闪存芯片的块檫除次数是有限制的，通常SLC闪存支持10万次擦除操作，MLC闪存数据存储密度高，可擦除次数在1万次左右，然后把修改后的数据写入一个新的页。

尽管将参考NAND闪存器件来描述本发明构思的实施例，但是将理解，本发明构思的实施例不限于此配置。例如，本发明构思可以应用于非易失性存储器件，诸如电可擦除和可编程ROM(EEPROM)、NOR闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻性RAM(RRAM)、铁电RAM(FRAM)等，而不背离本发明构思的范围。

通过对存储器进行不同次数的single-pulse PE cycling(单脉冲擦写循环)，single-pulse erase only cycling(单脉冲仅擦除循环)和single-pulse program onlycycling(单脉冲仅写入循环)，得出仅擦除损伤引起的存储单元的阈值电压偏移、保持电荷丢失/得到更为明显，且仅写入损伤几乎不会导致存储单元的阈值电压偏移、保持电荷丢失/得到，即仅擦除容易对存储器造成损伤。

本申请的一种典型的实施例，提供了一种操作存储器件的方法，上述存储器件包括顶部选择单元、顶部虚设单元和存储单元串，上述顶部选择单元具有耦合到位线的第一端子、耦合到顶部选择线的控制端子，上述顶部虚设单元具有耦合到上述顶部选择单元的第二端子的第一端子、耦合到顶部虚设字线的控制端子，上述存储单元串具有耦合到上述顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子，上述方法包括：

在擦除操作之前，在向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压。

上述操作存储器件的方法，通过在进行擦除操作之前，向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压，实现了在擦除之前对存储器进行预写入操作，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

在一些实施例中，上述存储器件还包括P型阱，上述方法还包括：在上述擦除操作之前，在向上述字线施加第一脉冲电压的同时，向上述P型阱施加低电压。

在一些实施例中，上述存储器件还包括底部虚设字线、被配置为接收地电压的源极线、底部虚设单元和底部选择单元，上述底部虚设单元具有耦合到上述存储单元串的第二端子的第一端子、耦合到上述底部虚设字线的控制端子、以及第二端子，并且上述底部选择单元具有耦合到上述底部虚设单元的上述第二端子的第一端子、耦合到上述底部选择线的控制端子、以及耦合到上述源极线的第二端子，并且上述方法还包括：在上述擦除操作之前，在向上述字线施加第一脉冲电压的同时，向上述底部虚设字线施加第二脉冲电压，向上述底部选择线施加上述低电压。

在一些实施例中，上述存储器件还包括阵列共同的源极，上述方法还包括：在上述擦除操作之前，在向上述字线施加第一脉冲电压的同时，不向上述阵列共同的源极施加电压。

在一些实施例中，上述第一脉冲电压的幅值大于上述第二脉冲电压的幅值。

在一些实施例中，上述第一脉冲电压的幅值为15～20V，上述第二脉冲电压的幅值为6～10V。当然，本领域技术人员根据实际需求设置合适的第一脉冲电压的幅值和第二脉冲电压的幅值。

在一些实施例中，上述低电压是地电压。

在一些实施例中，上述存储器件是3维NAND闪存器件。

本申请的另一种典型的实施例，提供了一种存储器件，包括：位线；顶部选择线；顶部虚设字线；字线；顶部选择单元，包括：第一端子，耦合到上述位线；控制端子，耦合到上述顶部选择线；以及第二端子；顶部虚设单元，包括：第一端子，耦合到上述顶部选择单元的上述第二端子；控制端子，耦合到上述顶部虚设字线；以及第二端子；存储单元串，包括：第一端子，耦合到上述顶部虚设单元的上述第二端子；控制端子，耦合到相应字线；以及第二端子；以及外围电路，耦合到上述位线、上述顶部选择线、上述顶部虚设字线和上述字线，并且在擦除操作之前，被配置为在向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压。

上述方案中，通过在进行擦除操作之前，向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压，实现了在擦除之前对存储器进行预写入操作，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

在一些实施例中，存储器件还包括：底部虚设字线；底部选择线；源极线；底部虚设单元，包括：第一端子，耦合到上述存储单元串的上述第二端子；控制端子，耦合到上述底部虚设字线；以及第二端子；以及底部选择单元，包括：第一端子，耦合到上述底部虚设单元的上述第二端子；控制端子，耦合到上述顶部选择线；以及第二端子，耦合到上述源极线；其中，上述外围电路还耦合到上述底部虚设字线、上述顶部选择线和上述源极线，在上述擦除操作之前，上述外围电路被配置为在向上述字线施加第一脉冲电压的同时，向上述底部虚设字线施加第二脉冲电压，向上述底部选择线施加上述低电压。

在一些实施例中，源极线被配置为接收地电压。

图1是根据本发明的实施例的存储器件10的框图。存储器件10可以是3维(3D)NAND闪存器件，并且包括外围电路11和存储电路12。存储电路12可以包含多个单元阵列121，这些单元阵列121以层堆叠并用于数据存储，m是从1到M的正整数，并且M是正整数。为了简单起见，图1仅示出了一个单元阵列121。另外，外围电路11可以耦合到存储电路12，以控制存储电路12的读取、编程和/或擦除操作，并且外围电路11可以与外部主机通信以接收数据以存储在存储电路12中并发送从存储电路12获取的数据。此外，外围电路11可以在对单元阵列121进行擦除操作之前进行预写入，以减少擦除带来的损伤。

单元阵列121可以包括顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)、及底部选择单元Cbs(1)至Cbs(P)、以顶部选择线TSL、顶部虚设字线TDWL、字线WL(1)至WL(N)、底部虚设字线BDWL、底部选择线BSL、源极线SL、位线BL(1)至BL(P)，其中，N、P为正整数，例如N＝64且P＝8192。顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)以及底部选择单元Cbs(1)至Cbs(P)可以布置成单元串S(1)至S(P)。在一些实施例中，单元阵列121可以包括两行或更多行的顶部选择单元、顶部虚设单元、底部虚设单元或底部选择单元。此外，在一些实施例中，单元阵列121可以省略底部虚设单元Cbd(1)至Cbd(P)。

顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)中的每一个可以是浮栅晶体管或包括控制端子、第一端子和第二端子的电荷捕获晶体管，并且可以是单级单元(SLC)类型、多级单元(MLC)类型、三级单元(TLC)类型、四级单元(QLC)类型或更高级类型。顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、底部虚设单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)可以被编程为较高的编程状态，导致其阈值电压超过处于擦除状态的存储单元Cm(1,1)至Cm(P,N)的阈值电压。顶部选择线TSL可以耦合到顶部选择单元Cts(1)到Cts(P)的控制端子，并且位线BL(1)到BL(P)可以分别耦合到顶部选择单元Cts(1)到Cts(P)的第一端子。顶部虚设字线TDWL可以耦合到顶部虚设单元Ctd(1)至Ctd(P)的控制端子，并且顶部虚设单元Ctd(1)至Ctd(P)的第一端子可以分别耦合到顶部选择单元Cts(1)至Cts(P)的第二端子。字线WL(1)到WL(N)可以分别耦合到第一行的存储单元Cm(1,1)至Cm(P,1)到第N行的存储单元Cm(1,N)至Cm(P,N)，并且存储单元Cm(1,1)至Cm(P,1)的第一端子可分别耦合到顶部虚设单元Ctd(1)至Ctd(2)的第二端子。底部虚设字线BDWL可以耦合到底部虚设单元Cbd(1)至Cbd(P)的控制端子，并且底部虚设单元Cbd(1)至Cbd(P)的第一端子可以分别耦合到存储单元Cm(1,N)至Cm(P,N)的第二端子。底部选择线BSL可以耦合到底部选择单元Cbs(1)至Cbs(P)的控制端子，底部选择单元Cbs(1)至Cbs(P)的第一端子可以分别耦合到底部虚设单元Cbd(1)至Cbd(P)的第二端子，并且源极线SL可以耦合到底部选择单元Cbs(1)至Cbs(P)的第二端子。每个串S(p)可以包括串联耦合的存储单元Cm(P,1)至Cm(P,N)，p是整数，并且1≤p≤P。

原始擦除波形如图2所示，存储器件包括PW(P-doped Well，P型阱)，TSL(TopSelect Gate，顶部选择线)，DUM WL(Dummy Word Line，虚设字线，包括图1中的顶部虚设字线TDWL和底部虚设字线BDWL)，ALL WL(All Word Line，字线，相当于图1中的WL(1)～WL(N))，BSL(Bottom Select Gate，底部选择线)，ACS(Array common source，阵列共同的源极)，BL(Bit Line，位线))，当在PW上施加的电压增加到Vers时，All WL为0V，其他位置均处于浮置状态(floating即不施加电压)，这样实现PW协助擦除。采用如图2所示的波形对存储器进行擦除操作，容易引起存储器件的退化，减少存储器件的寿命。

如图2所示，外围电路11可以耦合到顶部选择线TSL、顶部虚设字线TDWL、字线WL(1)至WL(N)、底部虚设字线BDWL、底部选择线BSL、源极线SL和位线BL(1)至BL(P)以控制顶部选择单元Cts(1)至Cts(P)、顶部虚设单元Ctd(1)至Ctd(P)、存储单元Cm(1,1)至Cm(P,N)、底部虚设单元Cbd(1)至Cbd(P)和底部选择单元Cbs(1)至Cbs(P)的操作。在编程操作中，可以从源极线侧到位线侧(例如，从第N行到第一行)，或者从位线侧到源极线侧(例如，从第一行到第N行)将数据编程到存储单元Cm(1,1)至Cm(P,N)中。当对选择的行进行擦除操作时，外围电路11可以将第一脉冲电压施加到字线，第二脉冲电压施加到顶部虚设字线和上述顶部选择线，向上述P型阱施加地电压，向上述底部虚设字线施加第二脉冲电压，向上述底部选择线施加上述地电压。

本方案的擦除波形如图3所示，包括写入波段(即图3中的Pre-pulse)和擦除波段(即图3中的PW Ramp Up、Erase和PW Recovery)，写入波段在上述擦除波段之前，再对存储器件进行擦除之前先进行预写入，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

如图3所示，向上述字线施加的第一脉冲电压的幅值为Vpgm，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压的幅值为Vpass，Vpgm为15～20V，Vpass为6～10V。其中，Vpass＞Vcc，Vpgm＞Vpass。以保证在擦除之前对存储器的顶部选择线TSL、虚设字线DUMWL和字线All WL进行预写入。

具体地，施加在顶部选择线上的写入波段为第一写入波段，施加在顶部虚设字线上的写入波段为第二写入波段，施加在字线上的写入波段为第三写入波段，第一写入波段、第二写入波段、第三写入波段可以是方波、正弦波等，且可以根据实际需求设置方波的幅值和周期数、正弦波的幅值和周期数。

如图3所示，在擦除阶段，施加在上述P型阱上的上述擦除波段的电压Vers大于10V，施加在字线(ALL WL)上的电压为0V，不在顶部选择线TSL、虚设字线DUM WL、底部选择线BSL、阵列共同的源极ACS和位线BL上施加电压。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的操作存储器件的方法，通过在进行擦除操作之前，向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压，实现了在擦除之前对存储器进行预写入操作，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

2)、本申请的存储器件，包括底部虚设字线、顶部选择线、源极线、底部虚设单元、底部选择单元和外围电路，通过在进行擦除操作之前，向上述字线施加第一脉冲电压的同时，向上述顶部虚设字线和上述顶部选择线施加第二脉冲电压，向上述位线施加低电压，实现了在擦除之前对存储器进行预写入操作，进而减少了仅擦除带来的损伤，进一步地防止存储单元的阈值电压偏移、保持电荷丢失/得到等现象的发生。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。