用于Micro-LED的外延片及其制备方法、Micro-LED

技术领域

本发明涉及半导体光电器件领域，尤其涉及一种用于Micro-LED的外延片及其制备方法、Micro-LED。

背景技术

目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引越来越多的人关注。Micro-LED有望促使显示屏向轻薄化、小型化、低功耗、高亮度方向发展，被誉为“下一代微显示器技术”。在相同的外延结构和相同的芯片结构的条件下，Micro-LED因尺寸和表面积减小，会带来抗静电能力和单芯亮度的下降，这就对发光效率提出了更高的要求。此外，Micro-LED无法使用传统的LED芯片挑拣与分选技术，因此，Micro-LED外延片需要更高的波长均匀性和亮度均匀性。

现阶段采用V型坑技术提高外延片的发光效率，现有V型坑层为低温生长的InGaN/GaN重复层叠的超晶格结构，V型坑侧壁面呈V型贯穿于整个有源区，因其特殊的几何结构，空穴很容易通过V型侧壁注入至更深的发光量子阱中，可以降低工作电压和改善电子与空穴空间上的不均匀分布，增加发光效率。但目前V型坑层还存在以下问题：V型坑是沿着底层的线位错产生的，其本身就是一种天然的漏电通道，会影响发光二极管的抗静电能力；V型坑生长过程中，容易引入很多缺陷，成为非辐射复合中心捕获载流子，影响内量子效率，降低发光效率；V型坑生长过快，开口大小不一致，分布不均匀，导致发光波长和发光亮度分布不均匀。尤其是对于尺寸更小的Micro-LED，波长均匀性和亮度均匀性需要进一步提升。

发明内容

本发明所要解决的技术问题在于，提供一种用于Micro-LED的外延片及其制备方法，其可提升发光二极管的发光效率，提高抗静电能力，提高发光波长和发光亮度均匀性。

本发明还要解决的技术问题在于，提供一种Micro-LED，其发光效率高、发光亮度均匀性好，抗静电能力强。

为了解决上述问题，本发明公开了一种用于Micro-LED的外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO

所述SiO

所述SiO

所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。

作为上述技术方案的改进，所述SiO

作为上述技术方案的改进，所述SiO

作为上述技术方案的改进，所述SiO

作为上述技术方案的改进，所述V型坑开口延伸层的周期数为3-10，其中，所述InGaN层中In组分的占比为0.05-0.3，单个所述InGaN层的厚度为1nm-3nm，所述第一AlGaN层中Al组分的占比为0.1-0.4，单个所述第一AlGaN层的厚度为5nm-10nm。

作为上述技术方案的改进，所述SiO

相应的，本发明还公开了一种用于Micro-LED的外延片的制备方法，用于制备上述的用于Micro-LED的外延片，其包括：

提供衬底，在所述衬底上依次生长形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO

所述SiO

所述SiO

所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。

作为上述技术方案的改进，在PECVD反应腔中沉积SiO

再通过对所述SiO

所述SiO

所述V型坑开口延伸层的生长温度为850℃-950℃，生长压力为100torr-500torr。

作为上述技术方案的改进，所述SiO

相应的，本发明还公开了一种Micro-LED，其包括上述的用于Micro-LED的外延片。

实施本发明，具有如下有益效果：

1.本发明的用于Micro-LED的外延片中，V型坑开口层包括依次层叠的SiO

首先，本发明的SiO

其次，本发明使用AlN层作为SiO

再次，本发明使用InGaN层和第一AlGaN层重复层叠生长的周期性结构作为V型坑开口延伸层，既可以增大V型坑开口，又增加了V型坑开口层与多量子阱层的晶格匹配，减少多量子阱层的极化效应，提高发光效率；并且，与传统的InGaN/GaN重复层叠的周期性结构相比，第一AlGaN层晶格质量更高，在V型坑延伸过程中产生的缺陷很少。

2.本发明的用于Micro-LED的外延片中，SiO

附图说明

图1是本发明一实施例中用于Micro-LED的外延片的结构示意图；

图2是本发明一实施例中V型坑开口层的结构示意图；

图3是本发明一实施例中V型坑开口延伸层的结构示意图；

图4是本发明一实施例中SiO

图5是本发明一实施例中用于Micro-LED的外延片的制备方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。

参考图1-图3，本发明公开了一种用于Micro-LED的外延片，包括衬底1和依次设于所述衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8；V型坑开口层5包括依次层叠的SiO

本发明的SiO

其中，SiO

具体的，通过刻蚀在N-GaN层4上形成了多个阵列分布的SiO

具体的，SiO

其中，SiO

具体的，SiO

优选的，在本发明的一个实施例中，参考图4，SiO

具体的，SiO

具体的，单个AlN层521的厚度为5nm-10nm。若厚度＞10nm，容易产生裂纹；若厚度＜5nm，难以实现良好的平整度。示例性的，单个AlN层521的厚度为6nm、7nm、8nm或9nm，但不限于此。

具体的，第二AlGaN层522中Al组分的占比为0.1-0.3。若Al组分的占比＞0.3，会影响载流子的迁移率；若Al组分的占比＜0.1，难以起到有效的缓冲作用。示例性的，Al组分的占比为0.12、0.14、0.16、0.18、0.2、0.22、0.24、0.26或0.28，但不限于此。

单个第二AlGaN层522的厚度为2nm-3nm。若厚度＞3nm，会影响载流子的迁移率，降低发光效率；若厚度＜2nm，难以起到有效的缓冲作用。示例性的，单个第二AlGaN层522的厚度为2.2nm、2.4nm、2.6nm或2.8nm，但不限于此。

其中，V型坑开口延伸层53为InGaN层531和第一AlGaN层532交替生长形成的周期性结构。这种结构既可以增大V型坑开口，又增加了V型坑开口层5与多量子阱层6的晶格匹配，减少多量子阱层6的极化效应，提高发光效率；并且，与传统的InGaN/GaN重复层叠的周期性结构相比，第一AlGaN层532晶格质量更高，在V型坑延伸过程中产生的缺陷很少。

具体的，V型坑开口延伸层53的周期数为3-12，优选的为3-10。

具体的，InGaN层531中In组分的占比为0.05-0.35。若In组分的占比＞0.35，会引起晶格质量急剧下降；若In组分的占比＜0.05，不利于V型坑开口放大。优选的，InGaN层531中In组分的占比为0.05-0.3，示例性的为0.1、0.15、0.18、0.2、0.22、0.24、0.26或0.28，但不限于此。

单个InGaN层531的厚度为0.8nm-3.5nm。若厚度＞3.5nm，会带来过多的缺陷；若厚度＜0.8nm，起不到V型坑开口作用。优选的，单个InGaN层531的厚度为1nm-3nm，示例性的为1.2nm、1.4nm、1.6nm、1.8nm、2nm、2.2nm、2.4nm、2.6nm或2.8nm，但不限于此。

第一AlGaN层532中Al组分的占比为0.08-0.45。若Al组分的占比＞0.45，会造成Al原子分布不均匀而影响V型坑大小的一致性；若Al组分的占比＜0.08，起不到修复InGaN层531缺陷的作用。优选的，第一AlGaN层532中Al组分的占比为0.1-0.4，示例性的为0.13、0.16、0.19、0.22、0.25、0.28、0.31、0.34或0.37，但不限于此。

单个第一AlGaN层532的厚度为4nm-12nm。若厚度＞12nm，会影响载流子的迁移率；若厚度＜4nm，起不到修复InGaN层531缺陷的作用。优选的，单个第一AlGaN层532的厚度为5nm-10nm，示例性的为6nm、7nm、8nm或9nm，但不限于此。

其中，衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。

其中，形核层2可为AlN层和/或AlGaN层，但不限于此。形核层2的厚度为20nm-100nm，示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。

其中，本征GaN层3的厚度300nm-800nm，示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm，但不限于此。

其中，N-GaN层4的掺杂元素为Si，但不限于此。N-GaN层4的掺杂浓度为5×10

其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数3-15。单个InGaN量子阱层的厚度为3nm-7nm，单个GaN量子垒层的厚度为6nm-15nm。

其中，电子阻挡层7为Al

其中，P-GaN层8中的掺杂元素为Mg，但不限于此。P-GaN层8中Mg的掺杂浓度为5×10

相应的，参考图5，本发明还公开了一种用于Micro-LED的外延片的制备方法，其用于制备上述的用于Micro-LED的外延片，其包括以下步骤：

S100：提供衬底；

具体的，该衬底为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。优选的为蓝宝石衬底。

优选的，在本发明的一个实施例之中，将衬底加载至MOCVD中，在1000℃-1200℃、200torr-600torr、氢气气氛下退火5min-8min，以去除衬底表面的颗粒、氧化物等杂质。

S200：在衬底上生长形核层；

具体的，可采用MOCVD生长AlGaN层作为形核层，或采用PVD生长AlN层作为形核层，但不限于此。优选的，采用MOCVD生长AlGaN层，其生长温度为500℃-700℃，生长压力为200torr-400torr。生长时，在MOCVD反应室中通入NH

S300：在形核层上生长本征GaN层；

具体地，在MOCVD中生长本征GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH

S400：在本征GaN层上生长N-GaN层；

具体的，在MOCVD中生长N-GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH

S500：在N-GaN层上生长V型坑开口层；

具体的，在本发明的一个实施例中，S500包括：

S510：在N-GaN层上生长SiO

具体的，在PECVD反应腔中沉积SiO

对SiO

S520：在SiO

具体的，在本发明的一个实施例中，在MOCVD中周期性生长AlN层和第二AlGaN层，以形成SiO

S530：在SiO

具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为850℃-950℃，生长压力为100torr-500torr。其中，生长InGaN层时，在MOCVD反应室中通入NH

S600：在V型坑开口层上生长多量子阱层；

具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH

S700：在多量子阱层上生长电子阻挡层；

具体的，在MOCVD中周期性生长Al

S800：在电子阻挡层上生长P-GaN层；

具体的，在MOCVD中生长P-GaN层，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时，在MOCVD反应室中通入NH

下面以具体实施例对本发明进行进一步说明：

实施例1

本实施例提供一种用于Micro-LED的外延片，参考图1-图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8。

其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×10

其中，V型坑开口层5包括依次层叠的SiO

其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。其中，电子阻挡层7为Al

本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：

(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。

(2)在衬底上生长形核层；

具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH

(3)在形核层上生长本征GaN层；

具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH

(4)在本征GaN层上生长N-GaN层；

具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH

(5)在N-GaN层上生长V型坑开口层；

具体的，V型坑开口层的制备方法包括以下步骤：

(Ⅰ)在N-GaN层上生长SiO

具体的，在PECVD反应腔中沉积SiO

对SiO

(Ⅱ)在SiO

具体的，在MOCVD中生长AlN层，作为SiO

(Ⅲ)在SiO

具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为900℃，生长压力为300torr。其中，生长InGaN层时，在MOCVD反应室中通入NH

(6)在V型坑开口层上生长多量子阱层；

具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH

(7)在多量子阱层上生长电子阻挡层；

具体的，在MOCVD中周期性生长Al

(8)在电子阻挡层上生长P-GaN层；

具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH

实施例2

本实施例提供一种用于Micro-LED的外延片，参考图1-图4，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8。

其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×10

其中，V型坑开口层5包括依次层叠的SiO

其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。其中，电子阻挡层7为Al

本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：

(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。

(2)在衬底上生长形核层；

具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH

(3)在形核层上生长本征GaN层；

具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH

(4)在本征GaN层上生长N-GaN层；

具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH

(5)在N-GaN层上生长V型坑开口层；

具体的，V型坑开口层的制备方法包括以下步骤：

(Ⅰ)在N-GaN层上生长SiO

具体的，在PECVD反应腔中沉积SiO

对SiO

(Ⅱ)在SiO

具体的，在MOCVD中周期性生长AlN层和第二AlGaN层，以形成SiO

(Ⅲ)在SiO

具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为900℃，生长压力为300torr。其中，生长InGaN层时，在MOCVD反应室中通入NH

(6)在V型坑开口层上生长多量子阱层；

具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH

(7)在多量子阱层上生长电子阻挡层；

具体的，在MOCVD中周期性生长Al

(8)在电子阻挡层上生长P-GaN层；

具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH

对比例1

本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5为InGaN层和GaN层周期性层叠结构。相应的，在制备方法中，InGaN层的生长温度为750℃，生长压力为300torr，GaN层的生长温度为850℃，生长压力为300torr，其余均与实施例1相同。

对比例2

本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置SiO

对比例3

本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置SiO

对比例4

本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置V型坑开口延伸层53，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。

将实施例1-2，对比例1-4所得的用于Micro-LED的外延片进行亮度、发光波长和抗静电能力测试，具体测试方法如下：

(1)将外延片制备成10mil×24mil的垂直结构的芯片，测试其发光亮度；每个实施例、对比例均测试20个，取测试值的标准差，作为亮度分布均匀性；

(2)发光波长均匀性：取各实施例、对比例所制备得到的20个外延片，分别测定其发光波长，并计算其相对标准差，即为发光波长均匀性；

(3)抗静电性能测试：在HBM(人体放电模型)模型下运用静电仪对芯片的抗静电性能进行测试，测试芯片能承受反向6000V静电的通过比例。

具体结果如下：

由表中可以看出，将传统的V型坑层(对比例1)变成本发明中的V型坑开口层后，亮度由193.1mW提升至195.2mW，亮度均匀性由5.32改善至3.97，发光波长均匀性由1.44改善至1.28，抗静电能力由40.6％提升至80.2％，表明本发明中的V型坑开口层可有效提升亮度、提高亮度分布均匀性、提高发光波长均匀性并提高抗静电能力。此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的V型坑开口层结构时，难以有效起到提升亮度、提高亮度分布均匀性、提高发光波长均匀性并提高抗静电能力的效果。

以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。