栅极驱动电路及显示面板

技术领域

本发明涉及显示技术领域，具体涉及一种栅极驱动电路及显示面板。

背景技术

栅极驱动电路(也被称为移位寄存器单元)常包括两组反相器，以通过两组反相器的交替工作维持栅极驱动电路工作的稳定性。但两组反相器的输出节点之间存在寄生电容，因而，在电容耦合效应的作用下，两组反相器的输出节点的电位会出现相互影响，导致两组反相器的输出节点的电位偏离预期，影响栅极驱动电路的稳定性，而应用该栅极驱动电路的显示面板的寿命及显示性能也会受到影响。

发明内容

本发明实施例提供一种栅极驱动电路及显示面板，可以改善栅极驱动电路中两组反相器的输出节点之间受电容耦合效应而出现相互影响，导致栅极驱动电路稳定性受影响，以及应用栅极驱动电路的显示面板的寿命和显示性能受影响的问题。

本发明实施例提供一种栅极驱动电路，包括第一下拉维持模块、第二下拉维持模块以及电位互锁模块。

所述第一下拉维持模块包括第一反相单元和第一下拉维持单元，所述第一反相单元与第一节点电性连接，所述第一反相单元通过第二节点和所述第一下拉维持单元电性连接。所述第二下拉维持模块包括第二反相单元和第二下拉维持单元，所述第二反相单元与所述第一节点电性连接，所述第二反相单元通过第三节点和所述第二下拉维持单元电性连接。所述电位互锁模块与所述第二节点、所述第三节点及第一电源线电性连接，被配置为在所述第二节点的电压的绝对值大于或等于第一预设电压时，将所述第一电源线传输的第一电压传输至所述第三节点，或在所述第三节点的电压的绝对值大于或等于第二预设电压时，将所述第一电压传输至所述第二节点。

可选地，在本发明的一些实施例中，所述电位互锁模块包括第一锁定单元以及第二锁定单元。所述第一锁定单元与所述第三节点和所述第一电源线电性连接，被配置为在所述第二节点的电压的绝对值大于或等于所述第一预设电压时，将所述第一电压传输至所述第三节点。所述第二锁定单元与所述第二节点和所述第一电源线电性连接，被配置为在所述第三节点的电压的绝对值大于或等于所述第二预设电压时，将所述第一电压传输至所述第二节点。

可选地，在本发明的一些实施例中，所述第一锁定单元包括第一锁定晶体管，所述第一锁定晶体管的控制端与所述第二节点电性连接，所述第一锁定晶体管的输入端和输出端电性连接于所述第一电源线和所述第三节点之间。所述第二锁定单元包括第二锁定晶体管，所述第二锁定晶体管的控制端与所述第三节点电性连接，所述第二锁定晶体管的输入端和输出端电性连接于所述第一电源线和所述第二节点之间。

可选地，在本发明的一些实施例中，所述第一下拉维持单元包括第一下拉维持晶体管，所述第一下拉维持晶体管的控制端与所述第二节点电性连接。所述第二下拉维持单元包括第二下拉维持晶体管，所述第二下拉维持晶体管的控制端与所述第三节点电性连接。其中，所述第一下拉维持晶体管的多数载流子与所述第一锁定晶体管的多数载流子相同，所述第二下拉维持晶体管的多数载流子与所述第二锁定晶体管的多数载流子相同。

可选地，在本发明的一些实施例中，所述第一预设电压等于所述第一下拉维持晶体管的阈值电压的绝对值，所述第二预设电压等于所述第二下拉维持晶体管的阈值电压的绝对值。

可选地，在本发明的一些实施例中，所述第一下拉维持晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管的输入端和输出端电性连接于所述第一节点和所述第一电源线之间，所述第二子晶体管的输入端和输出端电性连接于所述栅极驱动电路的输出端与所述第一电源线之间。所述第二下拉维持晶体管包括第三子晶体管和第四子晶体管，所述第三子晶体管的输入端和输出端电性连接于所述第一节点和所述第一电源线之间，所述第四子晶体管的输入端和输出端电性连接于所述栅极驱动电路的输出端与所述第一电源线之间。其中，所述第一预设电压等于所述第一子晶体管的阈值电压的绝对值和所述第二子晶体管的阈值电压的绝对值中的最小值，所述第二预设电压等于所述第三子晶体管的阈值电压的绝对值和所述第四子晶体管的阈值电压的绝对值中的最小值。

可选地，在本发明的一些实施例中，所述第一反相单元包括第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管的控制端、所述第一晶体管的输入端及所述第二晶体管的输入端与第一低频控制线电性连接，所述第二晶体管的控制端及所述第三晶体管的输出端与所述第一晶体管的输出端电性连接，所述第三晶体管的控制端和所述第四晶体管的控制端与所述第一节点电性连接，所述第三晶体管的输入端和所述第四晶体管的输入端与所述第一电源线电性连接，所述第四晶体管的输出端和所述第二晶体管的输出端与所述第二节点电性连接。所述第二反相单元包括第五晶体管、第六晶体管、第七晶体管及第八晶体管，所述第五晶体管的控制端、所述第五晶体管的输入端及所述第六晶体管的输入端与第二低频控制线电性连接，所述第六晶体管的控制端及所述第七晶体管的输出端与所述第五晶体管的输出端电性连接，所述第七晶体管的控制端和所述第八晶体管的控制端与所述第一节点电性连接，所述第七晶体管的输入端和所述第八晶体管的输入端与所述第一电源线电性连接，所述第八晶体管的输出端和所述第六晶体管的输出端与所述第三节点电性连接。其中，所述第一低频控制线传输的第一低频控制信号和所述第二低频控制线传输的第二低频控制信号反相。

可选地，在本发明的一些实施例中，所述栅极驱动电路还包括上拉控制模块、上拉模块以及下拉模块。所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的控制端被配置为接收上拉控制信号，所述上拉控制晶体管的输入端被配置为上拉信号，所述上拉控制晶体管的输出端与所述第一节点电性连接。所述上拉模块包括上拉晶体管、级传晶体管及电容，所述上拉晶体管和所述级传晶体管的控制端与所述第一节点电性连接，所述上拉晶体管和所述级传晶体管的输入端与时钟信号线电性连接，所述上拉晶体管的输出端与所述栅极驱动电路的输出端电性连接，所述级传晶体管的输出端与所述栅极驱动电路的级传端电性连接，所述电容串联于所述第一节点和所述栅极驱动电路的输出端之间。所述下拉模块包括下拉晶体管，所述下拉晶体管的控制端被配置为接收下拉控制信号，所述下拉晶体管的输入端和输出端电性连接于所述第一电源线和所述第一节点之间。

可选地，在本发明的一些实施例中，所述栅极驱动电路还包括复位模块，所述复位模块包括复位晶体管，所述复位晶体管的控制端被配置为接收复位控制信号，所述复位晶体管的输入端和输出端电性连接于所述第一电源线和所述第一节点之间。

本发明还提供一种显示面板，包括任一上述的栅极驱动电路。

本发明实施例提供一种栅极驱动电路及显示面板，栅极驱动电路包括第一下拉维持模块、第二下拉维持模块以及电位互锁模块。第一下拉维持模块包括第一反相单元和第一下拉维持单元，第二下拉维持模块包括第二反相单元和第二下拉维持单元。第一反相单元和第二反相单元均与第一节点电性连接，第一反相单元通过第二节点和第一下拉维持单元电性连接，第二反相单元通过第三节点和第二下拉维持单元电性连接。电位互锁模块与第二节点、第三节点及第一电源线电性连接，电位互锁模块被配置为在第二节点的电压的绝对值大于或等于第一预设电压时，将第一电源线传输的第一电压传输至第三节点，以使第三节点的电压变为第一电压，以改善因电容耦合效应而导致第二节点的电位对第三节点的电位所造成的影响；或电位互锁模块被配置为在第三节点的电压的绝对值大于或等于第二预设电压时，将第一电压传输至第二节点，以使第二节点的电压变为第一电压，以改善因电容耦合效应而导致第三节点的电位对第二节点的电位所造成的影响，从而改善栅极驱动电路中两组反相单元的输出节点之间受电容耦合效应而出现相互影响，继而导致栅极驱动电路稳定性受影响的问题，可改善应用栅极驱动电路的显示面板的寿命和显示性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的栅极驱动电路的示意图；

图2是本发明实施例提供的栅极驱动电路的示意图；

图3是现有技术中的栅极驱动电路的输出信号与本申请的栅极驱动电路的输出信号时序对比图；

图4是本发明实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

具体地，图1是现有技术中的栅极驱动电路的示意图。栅极驱动电路中包括两组反相器(即101和102)交替工作(即一组反相器工作时，另一组反相器就停止工作)，以维持所述栅极驱动电路的稳定性，并有利于提高栅极驱动电路的寿命。但由于两组反相器的输出节点(即K点和P点)之间存在寄生电容，因此输出节点(即K点和P点)之间会由于电容耦合效应而导致电位相互影响，继而导致输出节点(即K点和P点)的电位异常的现象，影响栅极驱动电路的稳定性，继而对包括栅极驱动电路的显示面板的寿命及性能产生影响。

为此，本申请提供一种栅极驱动电路及显示面板，通过对栅极驱动电路的电路结构进行优化，以改善栅极驱动电路中两组反相器的输出节点之间受电容耦合而出现相互影响，导致栅极驱动电路稳定性受影响，以及应用栅极驱动电路的显示面板的寿命和显示性能受影响的问题，以使栅极驱动电路可维持稳定工作，提升栅极驱动电路的稳定性及显示面板的寿命和性能。

如图2是本发明实施例提供的栅极驱动电路的示意图，本发明实施例提供一种栅极驱动电路，包括第一下拉维持模块、第二下拉维持模块以及电位互锁模块。

所述第一下拉维持模块包括第一反相单元201和第一下拉维持单元202，所述第一反相单元201与第一节点Q电性连接，所述第一反相单元201通过第二节点K和所述第一下拉维持单元202电性连接。

所述第二下拉维持模块包括第二反相单元301和第二下拉维持单元302，所述第二反相单元301与所述第一节点Q电性连接，所述第二反相单元301通过第三节点P和所述第二下拉维持单元302电性连接。

所述电位互锁模块与所述第二节点K、所述第三节点P及第一电源线VSS电性连接，被配置为在所述第二节点K的电压的绝对值大于或等于第一预设电压时，将所述第一电源线VSS传输的第一电压传输至所述第三节点P；或在所述第三节点P的电压的绝对值大于或等于第二预设电压时，将所述第一电压传输至所述第二节点K。

通过设置所述电位互锁模块，在所述第二节点K的电压的绝对值大于或等于所述第一预设电压时，将所述第一电源线VSS传输的所述第一电压传输至所述第三节点P，可使所述第三节点P的电压变为所述第一电压，从而改善因电容耦合效应而导致所述第二节点K的电位对所述第三节点P的电位所造成的影响；通过设置所述电位互锁模块，在所述第三节点P的电压的绝对值大于或等于所述第二预设电压时，将所述第一电压传输至所述第二节点K，可使所述第二节点K的电压变为所述第一电压，以改善因电容耦合效应而导致所述第三节点P的电位对所述第二节点K的电位所造成的影响，继而改善栅极驱动电路中所述第二节点K和所述第三节点P之间受电容耦合效应而出现相互影响，导致栅极驱动电路稳定性受影响的问题，可使栅极驱动电路维持稳定工作，提升栅极驱动电路的稳定性及应用所述栅极驱动电路的显示面板的寿命和显示性能。

可选地，请继续参阅图2，所述电位互锁模块包括第一锁定单元401以及第二锁定单元402，以控制所述第一电压于不同的时段被分别传输至所述第二节点K和所述第三节点P，从而降低所述第二节点K和所述第三节点P受电容耦合而出现相互影响的程度。

所述第一锁定单元401与所述第三节点P和所述第一电源线VSS电性连接，所述第一锁定单元401被配置为在所述第二节点K的电压的绝对值大于或等于所述第一预设电压时，将所述第一电压传输至所述第三节点P，以使所述第三节点P的电压变为所述第一电压，从而改善因电容耦合效应而导致所述第二节点K的电位对所述第三节点P的电位所造成的影响。

所述第二锁定单元402与所述第二节点K和所述第一电源线VSS电性连接，所述第二锁定单元402被配置为在所述第三节点P的电压的绝对值大于或等于所述第二预设电压时，将所述第一电压传输至所述第二节点K，以使所述第二节点K的电压变为所述第一电压，从而改善因电容耦合效应而导致所述第三节点P的电位对所述第二节点K的电位所造成的影响。

可选地，所述第一锁定单元401包括第一锁定晶体管Ti1，所述第一锁定晶体管Ti1的控制端与所述第二节点K电性连接，所述第一锁定晶体管Ti1的输入端和输出端电性连接于所述第一电源线VSS和所述第三节点P之间。

可选地，所述第二锁定单元402包括第二锁定晶体管Ti2，所述第二锁定晶体管Ti2的控制端与所述第三节点P电性连接，所述第二锁定晶体管Ti2的输入端和输出端电性连接于所述第一电源线VSS和所述第二节点K之间。

可选地，所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2包括薄膜晶体管、场效应晶体管等。

可选地，所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2包括P型晶体管、N型晶体管。

可选地，为避免所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2同时导通，导致所述第一电压同时被传输至所述第二节点K和所述第三节点P，而影响所述栅极驱动电路的正常工作，所述第一锁定晶体管Ti1的多数载流子和所述第二锁定晶体管Ti2的多数载流子相同。即所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2同为P型晶体管；或所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2同为N型晶体管。

由于现有制程工艺中，制备N型晶体管的制备工艺及制备得到的N型晶体管性能均较制备P型晶体管的制备工艺及制备得到的P型晶体管性能优越，因而，所述第一锁定晶体管Ti1和所述第二锁定晶体管Ti2可同为N型晶体管，以获得较好的电学性能。

可选地，所述第一锁定晶体管Ti1包括P型晶体管，所述第一锁定晶体管Ti1在所述第二节点K的电压小于或等于所述第一预设电压时导通，以将所述第一电压传输至所述第三节点P，以使所述第三节点P的电压变为所述第一电压。

可选地，所述第二锁定晶体管Ti2包括P型晶体管，所述第二锁定晶体管Ti2在所述第三节点P的电压小于或等于所述第二预设电压时导通，以将所述第一电压传输至所述第二节点K，以使所述第二节点K的电压变为所述第一电压。

可选地，为避免所述第一锁定晶体管Ti1在所述第二节点K的电压小于或等于所述第一预设电压而导通时，所述第二锁定晶体管Ti2也导通而影响所述栅极驱动电路的正常工作；或者为避免所述第二锁定晶体管Ti2在所述第三节点P的电压小于或等于所述第二预设电压而导通时，所述第一锁定晶体管Ti1也导通而影响所述栅极驱动电路的正常工作，所述第一预设电压小于所述第一电压，所述第二预设电压小于所述第一电压。即使得所述第二节点K的电压小于或等于所述第一预设电压时，所述第一锁定晶体管Ti1根据低电位导通，而所述第二锁定晶体管Ti2根据高电位截止；使得所述第三节点P的电压小于或等于所述第二预设电压时，所述第二锁定晶体管Ti2根据低电位导通，而所述第一锁定晶体管Ti1根据高电位截止。

可选地，所述第一锁定晶体管Ti1包括N型晶体管，所述第一锁定单元401被配置为在所述第二节点K的电压大于或等于所述第一预设电压时，将所述第一电压传输至所述第三节点P，以使所述第三节点P的电压变为所述第一电压。

可选地，所述第二锁定晶体管Ti2包括N型晶体管，所述第二锁定晶体管Ti2在所述第三节点P的电压大于或等于所述第二预设电压时导通，以将所述第一电压传输至所述第二节点K，以使所述第二节点K的电压变为所述第一电压。

可选地，为避免所述第一锁定晶体管Ti1在所述第二节点K的电压大于或等于所述第一预设电压而导通时，所述第二锁定晶体管Ti2也导通而影响所述栅极驱动电路的正常工作；或者为避免所述第二锁定晶体管Ti2在所述第三节点P的电压大于或等于所述第二预设电压而导通时，所述第一锁定晶体管Ti1也导通而影响所述栅极驱动电路的正常工作，所述第一预设电压大于所述第一电压，所述第二预设电压大于所述第一电压。即使得所述第二节点K的电压大于或等于所述第一预设电压时，所述第一锁定晶体管Ti1根据高电位导通，而所述第二锁定晶体管Ti2根据低电位截止；使得所述第三节点P的电压大于或等于所述第二预设电压时，所述第二锁定晶体管Ti2根据高电位导通，而所述第一锁定晶体管Ti1根据低电位截止。

可选地，所述第一反相单元201和所述第二反相单元301通过第四节点与所述第一电源线VSS电性连接，所述第四节点相对于参考节点的电压为0V(即所述第四节点与所述参考节点可为同一节点，第一电压即为0V)。相应地，预设电压大于第一电压即可理解为预设电压大于0V，预设电压小于第一电压即可理解为预设电压小于0V。

可选地，所述第一预设电压可等于所述第一锁定晶体管Ti1的阈值电压，所述第二预设电压可等于所述第二锁定晶体管Ti2的阈值电压。

可选地，所述第一预设电压和所述第二预设电压也可设置成固定数值。可选地，所述第一预设电压所述第二预设电压还可根据所述栅极驱动电路中与所述第二节点K和所述第三节点P相关联的器件的参数而确定。

可选地，请继续参阅图2，所述第一下拉维持单元202包括第一下拉维持晶体管，所述第一下拉维持晶体管的控制端与所述第二节点K电性连接。所述第二下拉维持单元302包括第二下拉维持晶体管，所述第二下拉维持晶体管的控制端与所述第三节点P电性连接。其中，所述第一下拉维持晶体管的多数载流子与所述第一锁定晶体管Ti1的多数载流子相同(即所述第一下拉维持晶体管和所述第一锁定晶体管Ti1同为P型晶体管或同为N型晶体管)，所述第二下拉维持晶体管的多数载流子与所述第二锁定晶体管Ti2的多数载流子相同(即所述第二下拉维持晶体管和所述第二锁定晶体管Ti2同为P型晶体管或同为N型晶体管)，以在所述第一下拉维持晶体管根据所述第二节点K的电位而导通时，使所述第一电压被传输至所述第三节点P；以及在所述第二下拉维持晶体管根据所述第三节点P的电位而导通时，使所述第一电压被传输至所述第二节点K，从而在所述第一下拉维持单元202或所述第二下拉维持单元302工作阶段，降低所述第二节点K的电位和所述第三节点P的电位因电容耦合效应而出现的相互影响。

可选地，所述第一预设电压等于所述第一下拉维持晶体管的阈值电压的绝对值，以在所述第一下拉维持晶体管导通时，所述第一锁定晶体管Ti1也可以导通，以使所述第一电压被传输至所述第三节点P，降低所述第二节点K的电位对第三节点P的电位所造成的影响。

可选地，所述第一下拉维持晶体管和所述第一锁定晶体管Ti1同为P型晶体管时，所述电位互锁模块在所述第二节点K的电压小于或等于第一下拉维持晶体管的阈值电压时，将所述第一电压传输至所述第三节点P，以在所述第一下拉维持单元202确认进行工作状态后或确认进行工作状态时，使所述第三节点P才开始接收所述第一电压。

可选地，所述第一下拉维持晶体管和所述第一锁定晶体管Ti1同为N型晶体管时，所述电位互锁模块在所述第二节点K的电压大于或等于第一下拉维持晶体管的阈值电压时，将所述第一电压传输至所述第三节点P，以在所述第一下拉维持单元202确认进行工作状态后或确认进行工作状态时，使所述第三节点P才开始接收所述第一电压。

可选地，所述第二预设电压等于所述第二下拉维持晶体管的阈值电压的绝对值，以在所述第二下拉维持晶体管导通时，所述第二锁定晶体管Ti2也可以导通，以使所述第一电压被传输至所述第二节点K，从而在所述第二下拉维持单元302工作阶段，降低所述第三节点P的电位对第二节点K的电位所造成的影响。

可选地，所述第二下拉维持晶体管和所述第二锁定晶体管Ti2同为P型晶体管时，所述电位互锁模块在所述第三节点P的电压小于或等于第二下拉维持晶体管的阈值电压时，将所述第一电压传输至所述第二节点K，以在所述第二下拉维持单元302确认进行工作状态后或确认进行工作状态时，使所述第二节点K才开始接收所述第一电压。

可选地，所述第二下拉维持晶体管和所述第二锁定晶体管Ti2同为N型晶体管时，所述电位互锁模块在所述第三节点P的电压大于或等于第二下拉维持晶体管的阈值电压时，将所述第一电压传输至所述第二节点K，以在所述第二下拉维持单元302确认进行工作状态后或确认进行工作状态时，使所述第二节点K才开始接收所述第一电压。

可选地，请继续参阅图2，所述第一下拉维持晶体管包括第一子晶体管T11和第二子晶体管T12，所述第一子晶体管T11的输入端和输出端电性连接于所述第一节点Q和所述第一电源线VSS之间，所述第二子晶体管T12的输入端和输出端电性连接于所述栅极驱动电路的输出端G(N)与所述第一电源线VSS之间。所述第二下拉维持晶体管包括第三子晶体管T21和第四子晶体管T22，所述第三子晶体管T21的输入端和输出端电性连接于所述第一节点Q和所述第一电源线VSS之间，所述第四子晶体管T22的输入端和输出端电性连接于所述栅极驱动电路的输出端G(N)与所述第一电源线VSS之间。

可选地，所述第一预设电压等于所述第一子晶体管T11的阈值电压的绝对值或所述第二子晶体管T12的阈值电压的绝对值，所述第二预设电压等于所述第三子晶体管T21的阈值电压的绝对值或所述第四子晶体管T22的阈值电压的绝对值。

由于制备工艺差异，所述第一子晶体管T11的阈值电压和所述第二子晶体管T12的阈值电压可能存在差异，致使所述第一子晶体管T11和所述第二子晶体管T12的导通时刻不同。而无论所述第一子晶体管T11和所述第二子晶体管T12的哪一个先导通，均可表明所述第一下拉维持单元202已进入工作状态，因而为更快的降低所述第二节点K的电位对所述第三节点P的电位的影响，可使所述第一预设电压等于所述第一子晶体管T11的阈值电压的绝对值和所述第二子晶体管T12的阈值电压的绝对值中的最小值。如所述第一子晶体管T11和所述第二子晶体管T12均为N型晶体管，所述第一子晶体管T11的阈值电压小于所述第二子晶体管T12的阈值电压，那么所述第一预设电压可等于所述第一子晶体管T11的阈值电压。如所述第一子晶体管T11和所述第二子晶体管T12均为P型晶体管，所述第一子晶体管T11的阈值电压小于所述第二子晶体管T12的阈值电压，那么所述第一预设电压可等于所述第二子晶体管T12的阈值电压。

与之相似的，还可使所述第二预设电压等于所述第三子晶体管T21的阈值电压的绝对值和所述第四子晶体管T22的阈值电压的绝对值中的最小值，以尽快的降低所述第三节点P的电位对所述第二节点K的电位的影响。

可选地，所述第一下拉维持晶体管还包括第五子晶体管，所述第一子晶体管的输入端和输出端电性连接于所述栅极驱动电路的级传端ST(N)和所述第一电源线VSS之间。所述第二下拉维持晶体管还包括第六子晶体管，所述第六子晶体管的输入端和输出端电性连接于所述栅极驱动电路的级传端ST(N)与所述第一电源线VSS之间。可选地，所述第一预设电压还可等于所述第五子晶体管的阈值电压的绝对值，所述第二预设电压还可等于所述第六子晶体管的阈值电压的绝对值。

与之相似的，还可使所述第一预设电压等于所述第一子晶体管T11的阈值电压的绝对值、所述第二子晶体管T12的阈值电压的绝对值和所述第五子晶体管的阈值电压的绝对值中的最小值。所述第二预设电压等于所述第三子晶体管T21的阈值电压的绝对值、所述第四子晶体管T22的阈值电压的绝对值和所述第六子晶体管的阈值电压的绝对值中的最小值，以尽快的降低所述第三节点P电位和所述第二节点K电位之间的影响。

可选地，请继续参阅图2，所述第一反相单元201包括第一晶体管T31、第二晶体管T32、第三晶体管T33及第四晶体管T34，所述第一晶体管T31的控制端、所述第一晶体管T31的输入端及所述第二晶体管T32的输入端与第一低频控制线LC1电性连接，所述第二晶体管T32的控制端及所述第三晶体管T33的输出端与所述第一晶体管T31的输出端电性连接，所述第三晶体管T33的控制端和所述第四晶体管T34的控制端与所述第一节点Q电性连接，所述第三晶体管T33的输入端和所述第四晶体管T34的输入端与所述第一电源线VSS电性连接，所述第四晶体管T34的输出端和所述第二晶体管T32的输出端与所述第二节点K电性连接。所述第二反相单元301包括第五晶体管T41、第六晶体管T42、第七晶体管T43及第八晶体管T44，所述第五晶体管T41的控制端、所述第五晶体管T41的输入端及所述第六晶体管T42的输入端与第二低频控制线LC2电性连接，所述第六晶体管T42的控制端及所述第七晶体管T43的输出端与所述第五晶体管T41的输出端电性连接，所述第七晶体管T43的控制端和所述第八晶体管T44的控制端与所述第一节点Q电性连接，所述第七晶体管T43的输入端和所述第八晶体管T44的输入端与所述第一电源线VSS电性连接，所述第八晶体管T44的输出端和所述第六晶体管T42的输出端与所述第三节点P电性连接。其中，所述第一低频控制线LC1传输的第一低频控制信号和所述第二低频控制线LC2传输的第二低频控制信号反相，以实现所述第一下拉维持模块和所述第二下拉维持模块的交替工作。

可选地，请继续参阅图2，所述栅极驱动电路还包括上拉控制模块、上拉模块以及下拉模块。

所述上拉控制模块包括上拉控制晶体管T5，所述上拉控制晶体管T5的控制端被配置为接收上拉控制信号ST(N-m1)，所述上拉控制晶体管T5的输入端被配置为上拉信号G(N-m2)，所述上拉控制晶体管T5的输出端与所述第一节点Q电性连接。其中，m1大于等于1，m2大于等于1。

所述上拉模块包括上拉晶体管T6、级传晶体管T7及电容Cbt，所述上拉晶体管T6和所述级传晶体管T7的控制端与所述第一节点Q电性连接，所述上拉晶体管T6和所述级传晶体管T7的输入端与时钟信号线CKL电性连接，所述上拉晶体管T6的输出端与所述栅极驱动电路的输出端G(N)电性连接，所述级传晶体管T7的输出端与所述栅极驱动电路的级传端ST(N)电性连接，所述电容Cbt串联于所述第一节点Q和所述栅极驱动电路的输出端G(N)之间。

所述下拉模块包括下拉晶体管T8，所述下拉晶体管T8的控制端被配置为接收下拉控制信号G(N+m3)，所述下拉晶体管T8的输入端和输出端电性连接于所述第一电源线VSS和所述第一节点Q之间。其中，m3大于等于1。

可选地，下拉模块还包括输出下拉晶体管，所述输出下拉晶体管的控制端被配置为接收下拉控制信号G(N+m3)，所述输出下拉晶体管的输入端和输出端电性连接于所述第一电源线VSS和所述栅极驱动电路的输出端G(N)之间。

可选地，请继续参阅图2，所述栅极驱动电路还包括复位模块，所述复位模块包括复位晶体管T9，所述复位晶体管T9的控制端被配置为接收复位控制信号Reset，所述复位晶体管T9的输入端和输出端电性连接于所述第一电源线VSS和所述第一节点Q之间。

可以理解的，栅极驱动电路中所包括的所述第一反相单元201和所述第二反相单元301不限于本申请图2所示的结构。对于本领域技术人员来说，任何包括两个反相单元的栅极驱动电路都可采用本申请，以实现改善栅极驱动电路中两反相单元的输出节点之间存在相互影响的技术问题，以实现维持栅极驱动电路两下拉维持模块的工作稳定性，提升栅极驱动电路工作稳定性的目的。

图3是现有技术中的栅极驱动电路的输出信号与本申请的栅极驱动电路的输出信号时序对比图。在传统栅极驱动电路中，两反相器的输出节点K点与P点之间会出现电位相互影响的问题，导致K点与P点会出现电位难以维持且波动较大的现象。而本申请的栅极驱动电路，通过设置电位互锁模块，可于第一下拉维持单元202或第二下拉维持单元302工作阶段始终使第二节点K电位和第三节点P电位维持在相反电位，并使第二节点K电位和第三节点P电位可保持在稳定的工作电位，因此，本申请的栅极驱动电路具有更为稳定的工作状态，应用本申请的栅极驱动电路的显示面板的工作寿命可得到有利提升。

图4是本发明实施例提供的显示面板的结构示意图。本发明还提供一种显示面板，包括任一上述的栅极驱动电路。

可选地，所述显示面板包括被动式发光显示面板(如液晶显示面板等)、自发光显示面板(如包括有机发光二极管显示面板、次毫米发光二极管或微型发光二极管的显示面板)等。

可选地，所述显示面板包括多个像素驱动电路，多个所述像素驱动电路与多个所述栅极驱动电路电性连接，多个所述栅极驱动电路被配置为向多个所述像素驱动电路提供控制信号，以便多个所述像素驱动电路驱动显示面板内的多个像素实现显示功能。

可选地，所述像素驱动电路的结构包括XTYC(即X个晶体管、Y个电容)的形式。其中，X大于或等于1，Y大于或等于1。

可选地，所述栅极驱动电路可位于所述显示面板的非显示区。

本发明还提供一种显示装置，包括任一上述的栅极驱动电路或任一上述的显示面板。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。