一种提高触发阈值的MOS栅控晶闸管器件及制备方法

技术领域

本发明涉及半导体领域，特别涉及一种提高触发阈值的MOS栅控晶闸管器件及制备方法。

背景技术

在脉冲功率开关器件中，MOS栅控晶闸管(MOS-Control Thyristor，MCT)器件具有高压、大电流、长寿命、低延时抖动以及驱动方式简单等优点。但目前MCT阈值电压较低，通常为1V左右，在复杂电磁环境中使用容易受到干扰。MCT中阈值电压大小主要取决于器件N-MOS结构中P型阱区的掺杂浓度，为了提高阈值电压，通常是增加P型阱区的掺杂浓度，但P型阱区掺杂浓度过高一方面会导致器件的电子注入效率下降，另一方面会补偿抵消N型阱区的掺杂浓度导致器件导通电阻增大，降低器件的瞬态通流能力。

发明内容

有鉴于此，本发明的目的在于提供一种提高触发阈值的MOS栅控晶闸管器件及制备方法，解决了现有技术中MOS控制晶闸管阈值电压和瞬态通流能力无法调和的问题。

为解决上述技术问题，本发明提供了一种提高触发阈值的MOS栅控晶闸管器件，包括N型衬底；

所述N型衬底的元胞区中的部分上表面经掺杂形成有P型阱区；所述P型阱区的上表面经掺杂形成有N型阱区；

在所述N型衬底的上表面中，相邻的所述N型阱区之间的边缘外侧均设置有P型沟道层；所述P型沟道层的至少部分侧面与所述P型阱区的侧面连接；所述N型阱区靠向外侧设置有所述P型沟道层的区域，在所述N型衬底的上表面覆盖所述P型阱区；

所述N型阱区的部分上表面掺杂形成N型源区和P型源区，且所述P型源区设置在靠向所述N型阱区的边缘外侧有P型沟道层的区域；所述N型衬底的上表面制备有阴极金属和栅氧化层，所述栅氧化层上侧制备有多晶硅层；所述多晶硅层同时覆盖所述P型沟道层、所述N型阱区和部分所述P型源区；

所述N型衬底的下表面层叠设置有P型阳极区和阳极金属。

可选的，所述P型沟道层的上表面掺杂浓度大于所述P型阱区的上表面掺杂浓度。

本发明还提供了一种提高触发阈值的MOS栅控晶闸管制备方法，包括：

提供N型衬底，在所述N型衬底的上表面元胞区注入P型杂质，制备形成P型沟道层；

在形成所述P型沟道层的N型衬底的部分上表面制备栅氧化层，且在所述栅氧化层的上侧制备多晶硅层；所述多晶硅层覆盖所述P型沟道层；

利用自对准工艺在所述N型衬底的上表面中，所述P型沟道层的旁侧注入P型杂质，并将所述P型杂质扩散至侧面与所述P型沟道层的至少部分侧面连接，制备形成所述P型阱区；

利用自对准工艺在所述P型阱区中制备N型阱区，且在所述N型阱区中制备N型源区和P型源区；所述N型阱区靠向外侧设置有所述P型沟道层的区域，在所述N型衬底的上表面覆盖所述P型阱区；

在所述N型衬底的部分上表面制备金属，形成阴极金属；

在所述N型衬底的下表面依次制备P型阳极区和阳极金属，完成所述MOS栅控晶闸管的制备。

可选的，在形成所述P型沟道层的N型衬底的部分上表面制备栅氧化层，且在所述栅氧化层的上侧制备多晶硅层之前，还包括：

在所述N型衬底的上表面终端区注入P型杂质，制备形成终端P环。

可选的，所述提供N型衬底，在所述N型衬底的上表面元胞区注入P型杂质，制备形成P型沟道层；在所述N型衬底的上表面终端区注入P型杂质，制备形成终端P环，包括：

提供N型衬底，在所述N型衬底的上表面终端区注入P型杂质，制备形成所述终端P环；

在形成所述终端P环的所述N型衬底的上表面元胞区注入P型杂质，制备形成所述P型沟道层。

可选的，所述提供N型衬底，在所述N型衬底的上表面元胞区注入P型杂质，制备形成P型沟道层；在所述N型衬底的上表面终端区注入P型杂质，制备形成终端P环，包括：

提供N型衬底，在所述N型衬底的上表面元胞区，和所述N型衬底的上表面终端区均注入P型杂质，同时制备形成所述P型沟道层和所述终端P环。

可选的，在所述N型衬底的下表面依次制备P型阳极区和阳极金属，完成所述MOS栅控晶闸管的制备，包括：

在所述N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型阳极区；

在所述P型阳极区的下表面淀积阳极金属，完成所述MOS栅控晶闸管的制备。

可选的，在所述N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型阳极区之前，还包括：

对所述N型衬底的下表面进行减薄抛光处理。

可见，本发明提供的提高触发阈值的MOS栅控晶闸管器件，包括N型衬底，N型衬底的元胞区中的部分上表面经掺杂形成有P型阱区，P型阱区的上表面经掺杂形成有N型阱区；在N型衬底的上表面中，相邻的N型阱区之间的边缘外侧均设置有P型沟道层，P型沟道层的至少部分侧面与P型阱区的侧面连接，N型阱区靠向外侧设置有P型沟道层的区域，在N型衬底的上表面覆盖P型阱区；N型阱区的部分上表面掺杂形成N型源区和P型源区，且P型源区设置在靠向N型阱区的边缘外侧有P型沟道层的区域，N型衬底的上表面制备有阴极金属和栅氧化层，栅氧化层上侧制备有多晶硅层，多晶硅层同时覆盖P型沟道层、N型阱区和部分P型源区，N型衬底的下表面层叠设置有P型阳极区和阳极金属。本发明在P型阱区的旁侧设置P型沟道层，，P型阱区的侧面与P型沟道层的至少部分侧面连接，利用P型沟道层和P型阱区分区掺杂实现对阈值电压和正向通流性能的独立调控设计，能够在保证器件强瞬态通流能力的同时，通过调节P型沟道层的掺杂浓度，最大程度的提高器件的阈值电压，以实现制备高阈值电压和强瞬态通流能力的器件。

此外，本发明还提供了一种提高触发阈值的MOS栅控晶闸管制备方法，同样具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管器件的局部结构示意图；

图2为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法的流程图；

图3至图10为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法的流程示例图；

图11至图14为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法中制备P型阱区和P型沟道层的流程示例图；

图1，以及图3至图14中，附图标记说明如下：

1-元胞区，2-终端区。

10-N型衬底，11-P型阱区，111-待推结P型阱区，12-N型阱区，13-P型沟道层，131-待推结P型沟道层，14-N型源区，15-P型源区，16-终端P环；

21-栅氧化层，22-多晶硅层；

30-阴极金属；

41-P型阳极区，42-阳极金属。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图1为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管器件的局部结构示意图。该器件可以包括N型衬底10；

N型衬底10的元胞区1中的部分上表面经掺杂形成有P型阱区11；P型阱区11的上表面经掺杂形成有N型阱区12；

在N型衬底10的上表面中，相邻的N型阱区12之间的边缘外侧均设置有P型沟道层13；P型沟道层13的至少部分侧面与P型阱区11的侧面连接；N型阱区12靠向外侧设置有P型沟道层13的区域，在N型衬底10的上表面覆盖P型阱区11；

N型阱区12的部分上表面掺杂形成N型源区14和P型源区15，且P型源区15设置在靠向N型阱区12的边缘外侧有P型沟道层13的区域；N型衬底10的上表面制备有阴极金属30和栅氧化层21，栅氧化层21上侧制备有多晶硅层22；多晶硅层22同时覆盖P型沟道层13、N型阱区12和部分P型源区15；

N型衬底10的下表面层叠设置有P型阳极区41和阳极金属42。

本实施例中P型沟道层的上表面掺杂浓度，大于现有制备P型阱区的方式中，位于栅氧化层下侧的P型阱区的上表面掺杂浓度，以保证制备的P型沟道层提高器件的阈值电压。本实施例通过将P型阱区11设置在P型沟道层13的旁侧，在P型阱区11中制备N型阱区12，且在N型阱区12靠向设置有P型沟道层13的一侧，在N型衬底10的上表面中，该N型阱区12覆盖P型阱区11，即N型阱区12在设置过程中，掺杂的N型杂质在靠向设置有P型沟道层13的一侧，完全扩散至覆盖P型阱区11的上表面，以在后续制备栅氧化层21和多晶硅层22时，阻隔该处P型阱区11的上表面直接与位于多晶硅层22下侧的栅氧化层21接触，且通过设置P型沟道层13的至少部分侧面与P型阱区11的侧面连接，使得P型阱区11阻隔N型阱区12与N型衬底10接触。本实施例中将P型阱区11与P型沟道层分离设置，能够通过调控P型沟道层13的掺杂浓度，进而控制器件的阈值电压，且调控P型沟道层13的掺杂浓度，即调节器件中位于栅下沟道处的掺杂浓度，直接影响器件的阈值电压，而非栅下沟道处的P型阱区11的掺杂浓度不需要提高，相比于常规制备MOS控制晶闸管的工艺中，相同的栅下沟道处掺杂浓度的器件，本实施例中位于非栅下沟道处的P型阱区11的掺杂浓度，远小于现有技术中位于非栅下沟道处的P型阱区11的掺杂浓度，进而保证了器件的瞬态通流能力，得到强瞬态通流能力和高阈值电压的MOS控制晶闸管器件，其中栅下沟道处为对应处于多晶硅层22下侧的掺杂区。本实施例在不过多改变P型阱区11的整体掺杂浓度的情况下，实现制备高阈值电压和强瞬态通流能力的器件。

需要说明的是，本实施例与现有技术相适配的是，在N型衬底10的上表面中，P型源区15靠向P型沟道层13的一侧的边缘外侧，保留有部分N型阱区12，多晶硅层22设置在栅氧化层21的上侧，且多晶硅层22与阴极金属30形成隔离，阴极金属30覆盖N型源区14和部分P型源区15。本实施例中在N型衬底10中形成P型阱区11，在P型阱区11中形成N型阱区12，且在N型阱区12中形成P型源区15和N型源区14。本实施例并不限定P型沟道层13设置的具体结构，只要是能够实现至少部分侧面与P型阱区11的侧面连接，且P型沟道层13的上表面设置在多晶硅层22的下侧即可。本实施例中多晶硅层具体覆盖区域可以参考现有技术，即覆盖P型沟道层上侧暴露出的区域、N型阱区上侧暴露出的区域，以及部分P型源区上侧暴露出的区域。本实施例中N型阱区靠向外侧设置有P型沟道层的区域，即沿N型衬底上表面延伸方向中，N型阱区的外侧，需要进一步说明的是，位于元胞区内的N型阱区在N型衬底的上表面可以完全覆盖P型阱区，以避免P型阱区暴露出N型衬底的上表面。

进一步地，为了保证器件的高阈值电压，上述P型沟道层13的上表面掺杂浓度可以大于P型阱区11的上表面掺杂浓度。

本实施例中P型沟道层13设置为上表面掺杂浓度大于P型阱区11制备时上表面的掺杂浓度，尤其大于P型阱区11制备时位于多晶层下侧的上表面掺杂浓度，以保证P型沟道层13提高器件阈值电压的效果。需要说明的是，为了使器件性能做大化，本实施例可以最大限度提高P型沟道层13的上表面掺杂浓度，并尽可能减小P型阱区11的掺杂浓度，以制备得到高阈值电压和强瞬态通流能力的MOS控制晶闸管器件。

应用本发明提供的提高触发阈值的MOS栅控晶闸管器件，包括N型衬底10，N型衬底10的元胞区1中的部分上表面经掺杂形成有P型阱区11，P型阱区11的上表面经掺杂形成有N型阱区12；在N型衬底10的上表面中，相邻的N型阱区12之间的边缘外侧均设置有P型沟道层13，P型沟道层13的至少部分侧面与P型阱区11的侧面连接，N型阱区12靠向外侧设置有P型沟道层13的区域，在N型衬底10的上表面覆盖P型阱区11；N型阱区12的部分上表面掺杂形成N型源区14和P型源区15，且P型源区15设置在靠向N型阱区12的边缘外侧有P型沟道层13的区域，N型衬底10的上表面制备有阴极金属30和栅氧化层21，栅氧化层21上侧制备有多晶硅层22，多晶硅层22同时覆盖P型沟道层13、N型阱区12和部分P型源区15，N型衬底10的下表面层叠设置有P型阳极区41和阳极金属42。本发明在P型阱区11的旁侧设置P型沟道层13，P型阱区的侧面与P型沟道层的至少部分侧面连接，利用P型沟道层和P型阱区分区掺杂实现对阈值电压和正向通流性能的独立调控设计能够在保证器件强瞬态通流能力的同时，通过调节P型沟道层13的掺杂浓度，最大程度的提高器件的阈值电压，以实现制备高阈值电压和强瞬态通流能力的器件。此外，本发明实施例通过将P型沟道层13的上表面掺杂浓度设置为大于P型阱区11的上表面掺杂浓度，以保证P型沟道层13最大程度提高器件阈值电压的效果。

下面对本发明实施例提供的提高触发阈值的MOS栅控晶闸管制备方法进行介绍，下文描述的提高触发阈值的MOS栅控晶闸管制备方法与上文描述的提高触发阈值的MOS栅控晶闸管器件可相互对应参照。

具体请参考图2，图2为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法的流程图，该方法可以包括：

S101：提供N型衬底，在N型衬底的上表面元胞区1注入P型杂质，制备形成P型沟道层。

本实施例中提高触发阈值的MOS栅控晶闸管制备方法可以参考图3至图10，图3至图10为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法的流程示例图。其中步骤S101可以参考图3。

本实施例中在N型衬底10的上表面元胞区1注入P型杂质，并制备以形成P型沟道层13，其中可以在注入P型杂质后，对注入的杂质进行推结处理，以使P型杂质扩散，形成P型沟道层13的结构。本实施例中可以利用离子注入的方式注入P型杂质。

S102：在形成P型沟道层13的N型衬底10的部分上表面制备栅氧化层21，且在栅氧化层21的上侧制备多晶硅层22；多晶硅层22覆盖P型沟道层13。

本步骤可以参考图4。本实施例中以在制备P型沟道层13之后，先制备栅氧化层21和多晶硅层22的叠层结构为例进行说明，此时制备的多晶硅层22覆盖P型沟道层13，且向外延伸超过P型沟道层13。

S103：利用自对准工艺在N型衬底10的上表面中，P型沟道层13的旁侧注入P型杂质，并将P型杂质扩散至侧面与P型沟道层13的至少部分侧面连接，制备形成P型阱区11。

本步骤可以参考图5。本实施例在N型衬底10的上表面中，P型沟道层13的旁侧通过自对准工艺注入P型杂质，以制备P型阱区11，使得制备的P型阱区11的侧面与至少部分P型沟道层13的侧面连接。

S104：利用自对准工艺在P型阱区11中制备N型阱区12，且在N型阱区12中制备N型源区14和P型源区15；N型阱区12靠向外侧设置有P型沟道层13的区域，在N型衬底10的上表面覆盖P型阱区11。

本步骤可以参考图6至图7。本实施例中利用自对准工艺，可以在P型阱区11的上表面通过离子注入的方式注入N型杂质，并进行推结处理，以在P型阱区11中形成N型阱区12，且将N型阱区12靠向设置有P型沟道层13的一侧，在N型衬底10的上表面完全覆盖P型阱区11，且P型阱区11的侧面与P型沟道层13的至少部分侧面连接，以避免N型阱区12与N型衬底10接触，且实现多晶硅层22下侧的P型沟道层13的独立调控，在不过多改变整体掺杂浓度的同时，提高位于多晶硅层22下侧的P型沟道层13的掺杂浓度，进而在不过多改变整体的瞬态通流能力的同时，最大程度的提高器件的阈值电压。需要进一步说明的是，本实施例中通过控制P型沟道层13的掺杂浓度，即调节器件中位于栅下沟道处的掺杂浓度，能够直接影响器件的阈值电压，而非栅下沟道处的掺杂浓度不需要提高，相比于常规制备MOS控制晶闸管的工艺，制备相同的栅下沟道处掺杂浓度的器件，本实施例中位于非栅下沟道处的P型阱区11的掺杂浓度，远小于现有技术中位于非栅下沟道处的P型阱区11的掺杂浓度，进而保证了器件的瞬态通流能力，得到强瞬态通流能力和高阈值电压的MOS控制晶闸管器件。此外，本实施例中可以利用离子注入的方式在N型阱区12中对应区域分别注入N型杂质和P型杂质，并进行推结处理，形成N型源区14和P型源区15。本实施例中N型衬底的上表面为N型衬底与栅氧化层接触的表面。

S105：在N型衬底10的部分上表面制备金属，形成阴极金属30。

本步骤可以参考图8。本实施例中阴极金属30覆盖N型源区14和部分P型源区15。本实施例并不限定制备阴极金属30的方式，为了保证制备的便捷性，本实施例中可以在N型衬底10的上侧淀积一层绝缘介质层，并通过图形化刻蚀该绝缘介质层，使绝缘介质层暴露出N型源区14和部分P型源区15，并在绝缘介质层暴露出的区域淀积金属层，作为阴极金属30，需要说明的是，图形化刻蚀绝缘介质层时，每个N型源区14相邻位置暴露出多个部分P型源区15。

S106：在N型衬底10的下表面依次制备P型阳极区41和阳极金属42，完成MOS栅控晶闸管的制备。

本步骤可以参考图9至图10。本实施例中按照常规制备方法在N型衬底10的下表面制备P型阳极和阳极金属42即可，本实施例中以最后在N型衬底10下表面制备P型阳极区41和阳极金属42为例进行说明，具体执行步骤可以根据制备工艺进行适用性调整。

进一步地，为了保证制备过程顺利完成，在形成P型沟道层13的N型衬底10的部分上表面制备栅氧化层21，且在栅氧化层21的上侧制备多晶硅层22之前，还可以包括：

在N型衬底10的上表面终端区2注入P型杂质，制备形成终端P环16。

需要进行说明的是，本实施例中在N型衬底10的上表面终端区2注入P型杂质，为现有技术中在边缘区域的常规制备手段，且本实施例中同样可以利用离子注入的方式在N型衬底10的上表面终端区2注入P型杂质，并通过推结处理形成终端P环16。本实施例并不限定制备终端P环16和制备P型沟道层13的制备顺序。

进一步地，为了保证制备P型沟道层13顺利完成，与现有制备工艺相适配，上述提供N型衬底10，在N型衬底10的上表面元胞区1注入P型杂质，制备形成P型沟道层13；在N型衬底10的上表面终端区2注入P型杂质，制备形成终端P环16，可以包括以下步骤：

步骤S11：提供N型衬底10，在N型衬底10的上表面终端区2注入P型杂质，制备形成终端P环16；

步骤S12：在形成终端P环16的N型衬底10的上表面元胞区1注入P型杂质，制备形成P型沟道层13。

本实施例中通过在制备终端P环16之后，另行制备P型沟道层13，只需在现有制备工艺中增加制备P型沟道层13的步骤即可，能够减少调整制备工艺，保证了制备P型沟道层13的适配性。

进一步地，为了节省制备时间，提高制备效率，上述提供N型衬底10，在N型衬底10的上表面元胞区1注入P型杂质，制备形成P型沟道层13；在N型衬底10的上表面终端区2注入P型杂质，制备形成终端P环16，可以包括：

提供N型衬底10，在N型衬底10的上表面元胞区1，和N型衬底10的上表面终端区2均注入P型杂质，同时制备形成P型沟道层13和终端P环16。

需要进行说明的是，本实施例中通过同时制备P型沟道层13和终端P环16，节省了制备的时间，进而提高制备效率。

进一步地，为了保证P型阳极区41和阳极金属42制备完成，上述在N型衬底10的下表面依次制备P型阳极区41和阳极金属42，完成MOS栅控晶闸管的制备，可以包括以下步骤：

步骤S21：在N型衬底10的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型阳极区41；

步骤S22：在P型阳极区41的下表面淀积阳极金属42，完成MOS栅控晶闸管的制备。

本实施例中通过离子注入的方式在N型衬底10的下表面注入P型杂质，并进行离子激活，形成P型阳极区41，并淀积阳极金属42，完成器件的制备。需要说明的是，关于器件后续组合制备可以与常规制备工艺相同，同时可以根据常规工艺进行适应性改变，本实施例不再进行介绍。

进一步地，为了提高制备的MOS栅控晶闸管的优良率，在上述N型衬底10的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型阳极区41之前，还可以包括：

对N型衬底10的下表面进行减薄抛光处理。

本实施例中通过先对N型衬底10的下表面进行减薄抛光处理，后制备P型阳极区41和阳极金属42，能够提高制备MOS栅控晶闸管的优良率。

应用本发明实施例提供的提高触发阈值的MOS栅控晶闸管制备方法，包括提供N型衬底10，在N型衬底10的上表面元胞区1注入P型杂质，制备形成P型沟道层13，在形成P型沟道层13的N型衬底10的部分上表面制备栅氧化层21，且在栅氧化层21的上侧制备多晶硅层22，多晶硅层22覆盖P型沟道层13；利用自对准工艺在N型衬底10的上表面中，P型沟道层13的旁侧注入P型杂质，并将P型杂质扩散至侧面与P型沟道层13的至少部分侧面连接，制备形成P型阱区11，利用自对准工艺在P型阱区11中制备N型阱区12，且在N型阱区12中制备N型源区14和P型源区15，N型阱区12靠向外侧设置有P型沟道层13的区域，在N型衬底10的上表面覆盖P型阱区11；在N型衬底10的部分上表面制备金属，形成阴极金属30，在N型衬底10的下表面依次制备P型阳极区41和阳极金属42，完成MOS栅控晶闸管的制备。本发明在P型阱区11的旁侧设置P型沟道层13，并将所述P型杂质扩散至侧面与所述P型沟道层的至少部分侧面连接，利用P型沟道层和P型阱区分区掺杂实现对阈值电压和正向通流性能的独立调控设计，能够在保证器件强瞬态通流能力的同时，通过调节P型沟道层13的掺杂浓度，最大程度的提高器件的阈值电压，以实现制备高阈值电压和强瞬态通流能力的器件。此外，本发明实施例通过制备终端P环16，通过先制备终端P环16，后增加制备P型沟道层13的方式，保证制备P型沟道层13与现有制备工艺相适配，通过同时制备终端P环16和P型沟道层13，提高了制备效率；通过离子注入的方式在N型衬底10的下表面注入P型杂质，并进行离子激活，形成P型阳极区41，后淀积阳极金属42，完成器件的制备，保证了器件顺利制备；通过先对N型衬底10的下表面进行减薄抛光处理，后制备P型阳极区41和阳极金属42，能够提高制备MOS栅控晶闸管的优良率。

为了使本发明提供的提高触发阈值的MOS栅控晶闸管制备方法顺利完成，本发明中制备P型阱区和P型沟道层可以参考图11至图14，图11至图14为本发明实施例提供的一种提高触发阈值的MOS栅控晶闸管制备方法中制备P型阱区和P型沟道层的流程示例图。

步骤S31：在N型衬底10的上表面元胞区，利用离子注入的方式注入较高浓度的P型杂质，形成待推结P型沟道层131，步骤S31可以参考图11。

步骤S32：在待推结P型沟道层131旁侧，利用离子注入的方式注入较低浓度的P型杂质，形成待推结P型阱区111，步骤S32可以参考图12。

步骤S33：对待推结P型沟道层131和待推结P型阱区111进行推结处理，分别形成P型沟道层13和P型阱区11，步骤S33可以参考图13。

步骤S34：在N型衬底10的上侧依次制备栅氧化层21和多晶硅层22，制备的栅氧化层21和多晶硅层22暴露出部分P型阱区，步骤S34可以参考图14。

需要说明的是，图11至图14均为提高触发阈值的MOS栅控晶闸管的局部器件结构示例图。

为使本发明更便于理解，上述提高触发阈值的MOS栅控晶闸管制备方法，具体可以包括：

步骤S1：提供N型衬底，在N型衬底的上表面元胞区，和N型衬底的上表面终端区，均通过离子注入的方式注入P型杂质，并进行推结处理，同时制备形成P型沟道层和终端P环。

步骤S2：在形成P型沟道层和终端P环的N型衬底的部分上表面，通过热氧化形成栅氧化层，且在栅氧化层的上侧制备多晶硅层；多晶硅层覆盖P型沟道层。

步骤S3：利用自对准工艺，在N型衬底的上表面中，P型沟道层的旁侧通过离子注入的方式注入P型杂质，并通过推结将P型杂质扩散至侧面与P型沟道层的至少部分侧面连接，形成P型阱区。

步骤S4：利用自对准工艺在P型阱区中制备N型阱区，且在N型阱区中制备N型源区和P型源区；N型阱区靠向外侧设置有P型沟道层的区域，在N型衬底的上表面覆盖P型阱区。

步骤S5：在N型衬底的部分上表面制备金属，形成阴极金属。

步骤S6：对N型衬底的下表面进行减薄抛光处理。

步骤S7：在N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型阳极区。

步骤S8：在P型阳极区的下表面淀积阳极金属，完成MOS栅控晶闸管的制备。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应该认为超出本发明的范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系属于仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

以上对本发明所提供的一种提高触发阈值的MOS栅控晶闸管器件及制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。