一种存储测试装置及其测试方法

技术领域

本发明涉及存储测试技术领域，特别涉及一种存储测试装置及其测试方法。

背景技术

通过循环冗余校验（Cyclic Redundancy Check，CRC），能够检测数字电信网络和硬盘驱动器等存储设备中常用原始计算机数据的意外更改。当计算机读取损坏或不完整的文件时，触发循环冗余错误，能够确定传输数据是否出错。

在存储设备中，只要涉及到数据传输，就可能触发循环冗余校验。对于存储设备，要求存储设备在处理正常读写操作的同时，也能在系统发送指令或数据出错时恢复到正常状态。因此，循环冗余校验的承受强度直接关系到存储设备的效率。

发明内容

本发明的目的在于提供一种存储测试装置及其测试方法，以全面且高强度地测试出存储设备的校验能力。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供了一种存储测试装置，所述存储测试装置用于测试存储器，所述存储测试装置包括中央处理器，且所述中央处理器与所述存储器电性连接，其中所述中央处理器包括：

存储单元，所述存储单元中存储多个参数组，其中所述参数组至少包括初始预设信息和所述初始预设信息的初始循环校验码；

校验码修改单元，在所述存储器接收到所述初始预设信息后，根据部分数据翻转后的所述初始预设信息，所述校验码获取待测预设信息；

校验码获取单元，在所述待测预设信息被写入所述存储器后，所述校验码获取单元从所述存储器中获取所述待测预设信息的待测循环校验码；以及

校验码比较单元，用于获取所述待测循环校验码和所述初始循环校验码的比较结果数据，且根据所述比较结果数据，所述存储测试装置遍历测试多个所述参数组或停止测试。

在本发明一实施例中，所述参数组还包括所述存储器的供电电压、所述存储器的接口传输速度、所述存储器的所述存储器的时钟频率和所述存储器的写入模式。

在本发明一实施例中，所述初始预设信息为用户数据或主机指令。

在本发明一实施例中，所述初始预设信息和所述待测预设信息分别包括首位数据、末位数据和多个中间位数据，其中所述初始预设信息和所述待测预设信息的首位数据和末位数据相同，且所述初始预设信息和所述待测预设信息的部分中间位数据相反。

在本发明一实施例中，所述存储测试装置包括插座，所述插座与所述存储器电性连接，且所述插座与所述存储器以可插拔方式连接。

在本发明一实施例中，当所述初始循环校验码和所述待测循环校验码相同，所述存储测试装置停止测试。

在本发明一实施例中，当所述初始循环校验码和所述待测循环校验码不同，所述存储测试装置测试另一参数组，直到遍历所述存储单元中的所述参数组。

本发明提供了一种存储测试装置的测试方法，基于如上所述的一种存储测试装置，包括以下步骤：

设置多个参数组，其中所述参数组至少包括初始预设信息和所述初始预设信息的初始循环校验码；

将所述初始预设信息发送给存储器，并翻转所述初始预设信息的部分数据，获得待测预设信息；

将所述待测预设信息写入所述存储器，并校验所述待测预设信息，获得待测循环校验码；以及

对比所述初始循环校验码和所述待测循环校验码，获取比较结果数据，且根据所述比较结果数据，遍历测试多个参数组或停止测试。

在本发明一实施例中，当所述初始循环校验码和所述待测循环校验码不同，获取并测试下一所述参数组，直到遍历存储单元中的所述参数组。

在本发明一实施例中，当所述初始循环校验码和所述待测循环校验码相同，停止测试，并调整所述存储器的校验固件。

如上所述，本发明提供了一种存储测试装置及其测试方法，能够模拟循环冗余校验的各种进程环境，从而全面地测试存储设备进行循环冗余校验的可承受强度，从而提升存储设备的出厂效能。并且，根据本发明提供的存储测试装置及其测试方法，能够根据不同应用环境的产品灵活地调整循环校验测试的偏重，从而在兼顾测试准确率的同时提升测试效率。并且，根据本发明提供的存储测试装置及其测试方法，能够确保存储设备的存储可靠性，提升了存储设备的兼容性，从而有利于生产出高品级存储设备。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中存储测试装置的结构示意图。

图2为本发明一实施例中存储器的结构示意图。

图3为本发明一实施例中控制模块的结构示意图。

图4为本发明一实施例中测试固件的结构示意图。

图5为本发明一实施例中步骤S10至步骤S50的示意图。

图6为本发明一实施例中更改初始预设信息的示意图。

图7为本发明一实施例中步骤S60的流程图。

图中：100、存储测试装置；101、中央处理器；102、内存；103、插座；104、电源；105、存储卡；106、接口；200、存储器；201、微处理器；202、缓存芯片；203、闪存芯片；204、校验模块；300、控制模块；301、测试固件；302、配置单元；303、电压调节单元；304、传输速度调节单元；305、带宽调节单元；306、时钟单元；307、存储单元；308、写方法选择单元；309、应用错误收集单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

循环冗余校验适用于硬盘驱动器的校验检测。在本实施例中，存储设备可以是包括闪存在内的任意存储设备，且存储设备可以被应用于形成计算机和摄像机等多种数码设备中。其中闪存可以是NAND闪存。在循环冗余校验中，对于要传输的信息，固定数量的校验位被附加到需要传输的消息中。其中要传输的信息包括主机指令和主机数据。数据接收器接收数据后，获取循环冗余校验的检查值，并确认检查值是否有任何错误。其中可以通过多种数学方法检查校验位是否有错误，例如通过多项式除法处理需传输的信息，接着获取多项式除法的余数，并将获得的余数作为校验码。其中获得校验码的步骤中，除数是自定义的，因此获得的校验码与预设的数据不符合，则会发送否定确认，再重新弄传输数据。

请参阅图1所示，本发明提供了存储测试装置100，存储测试装置100包括中央处理器101、内存102、插座103、电源104、存储卡105和接口106。其中，中央处理器101为计算机的运算核心。内存102为动态随机存取内存（Dynamic Random Access Memory，DRAM）。插座103以可插拔方式与存储器200电性连接。电源104电性连接于中央处理器101、内存102和插座103，从而为中央处理器101、内存102和插座103中的存储器200供电。存储卡105可以是多媒体卡（Multi Media Card，MMC）、SD卡和记忆棒等非易失性存储器。中央处理器101分别与内存102和存储卡105电性连接，且发生数据交换。其中，内存102为掉电易失的存储设备，并可以与中央处理器101快速发生数据交换。中央处理器101通过插座103与存储器200电性连接，并与存储器200发生数据交换。其中，接口106用于连接外部设备，以实现固件烧录，信息传输等功能。且接口106可以是SATA硬盘、高速串行计算机扩展总线接口（PeripheralComponent Interconnect express，PCIe）和SAS接口等等。

请参阅图1和图2所示，在本发明一实施例中，存储器200包括微处理器201、缓存芯片202和闪存芯片203，以及校验模块204。其中微处理器201为精简指令系统计算机（Reduced Instruction System Computer，RISC），且具体为ARM处理器。缓存芯片202为静态随机存取存储器（Static Random-Access Memory，SRAM）。闪存芯片203为NAND闪存。校验模块204可以用于进行循环冗余校验。其中微处理器201与校验模块204电性连接，并发生数据交换。校验模块204电性连接于缓存芯片202和闪存芯片203。其中闪存芯片203电性连接于缓存芯片202。当进行数据传输时，微处理器201发出的数据或指令首先经过校验模块204，再写入缓存芯片202中或闪存芯片203中。如果发现校验码错误，则校验模块204对信息进行纠正后，再将正确的数据写入缓存芯片202中或闪存芯片203中。其中，微处理器201可以直接对闪存芯片203写入数据。微处理器201也可以先对缓存芯片202写入数据，再对闪存芯片203写入数据。在本实施例中，存储器200为嵌入式多媒体存储卡（Embedded MultiMedia Card，eMMC）。

请参阅图1至图3所示，在本发明一实施例中，中央处理器101包括控制模块300，用于控制存储器200的测试进程。其中，控制模块300包括测试固件301、配置单元302、电压调节单元303、传输速度调节单元304、带宽调节单元305、时钟单元306、存储单元307和写方法选择单元308，以及应用错误收集单元309。配置单元302电性连接于测试固件301，以及电压调节单元303、传输速度调节单元304、带宽调节单元305和时钟单元306，以在执行测试固件301的对应操作时，调节工作电压、接口传输速度和总线宽度，以及时钟频率等等。而电压调节单元303用于调节工作调压。传输速度调节单元304用于调节存储器200和中央处理器101之间的接口传输速度。带宽调节单元305用于调节数据传输的总线宽度。时钟单元306电性连接于存储单元307和写方法选择单元308，以及应用错误收集单元309，以控制数据和指令传输的传输频率。且时钟单元306电性连接于测试固件301和配置单元302，从而调整测试固件301和配置单元302的启动节点。其中，存储单元307中存储了预备写入缓存芯片202和闪存芯片203的用户数据，以及预备发送给微处理器201的主机指令。其中写方法选择单元308用于调整数据的写入模式，本发明对此不做限定。其中，应用错误收集单元309用于收集存储器200的测试数据。在本实施例中，测试固件301与外部主机电性连接，从而实现固件的烧录。其中外部主机可以是烧录机。

请参阅图1至图4所示，在本发明一实施例中，测试固件301包括参数组设置单元3011、校验码修改单元3012、校验码获取单元3013和校验码比较单元3014。其中参数组设置单元3011中用于设置多个参数组，并将参数组存储至存储单元307中，其中参数组至少包括初始预设信息和初始循环校验码。在初始预设信息发送至微处理器201中后，校验码修改单元3012用于修改初始预设信息，并将初始预设信息修改为待测预设信息。在将待测预设信息写入闪存芯片203后，校验模块204根据写入的待测预设信息产生待测循环校验码。校验码获取单元3013获取待测循环校验码，并将待测循环校验码发送至校验码比较单元3014。校验码比较单元3014获取并比较初始循环校验码和待测循环校验码，获得比较结果数据。当初始循环校验码和待测循环校验码相同，则校验模块204校验出现问题，停止测试，并对校验模块204的校验固件进行测试。当初始循环校验码和待测循环校验码不同，则继续进行下一参数组条件下的测试。具体的，根据参数组的电压、接口传输速度等参数设置存储器200，并将初始预设信息发送给存储器200，继续上述测试，直到全部参数组都被测试完毕。其中，在获取比较结果数据的步骤中，获得比较结果数据后，对存储器200发送校验信息，并测试是否能正确地完成校验信息的读写，从而排除存储器200读写出现错误导致的测试误差。

请参阅图1至图5所示，本发明提供了存储测试装置100的测试方法，用于对存储器200进行承压测试。其中存储测试装置100的测试方法包括步骤S10至步骤S50。

步骤S10、设置多个参数组，其中参数模组至少包括供电电压、接口传输速度、时钟频率和写入模式，以及初始预设信息和对应的初始循环校验码。

步骤S20、挑选一参数组，将初始预设信息发送至微处理器，并保持初始循环校验码不变，而更改初始预设信息，获得待测预设信息。

步骤S30、将待测预设信息写入闪存芯片，并获取待测预设信息的待测循环校验码，并对比待测循环校验码和初始循环校验码。

步骤S40、当初始循环校验码和待测循环校验码相同，更新校验模块的校验固件，并重新测试更新后的校验固件。

步骤S50、当初始循环校验码和待测循环校验码不同，更换参数组并重新测试，直到遍历参数组。

请参阅图1至图5所示，在本发明一实施例中，在步骤S10前，将测试固件录入301储测试装置100中，并对存储测试装置100进行初始化。其中测试固件301可以实现如本发明提供的步骤S20至步骤S50的测试方法。在本实施例中，通过接口106完成测试固件301的录入后，将存储器200安装在插座103中。接着通过电源104对存储器200、中央处理器101、内存102和存储卡105上电。具体的，外部主机通过接口106与中央处理器101电性连接。其中接口106为USB接口。接着通过外部主机打开中央处理器101的控制模块300，并将测试固件301烧录进控制模块300中。接着通过电源104对存储器200、中央处理器101、内存102和存储卡105上电。

请参阅图1至图5所示，在本发明一实施例中，在步骤S10中，设置多个参数组。其中参数组至少包括供电电压、接口传输速度、时钟频率和写入模式，以及初始预设信息和对应的初始循环校验码。其中供电电压为存储器200的供电电压，在本实施例中供电电压为例如1.1V~3.6V。接口传输速度为存储器200和中央处理器101之间的数据传输速度。且在本实施例中，接口传输速度可以是同步动态随机存取内存(Synchronous Dynamic Random-AccessMemory，SDRAM)的数据传输速度。具体的，接口传输速度为例如66MT/s、例如100MT/s或例如133MT/s。在本实施例中，接口传输速度可以是DDR内存的数据传输速度。具体的，接口传输速度为例如266MT/s~400MT/s。在本实施例中，接口传输速度可以是型号为HS200的闪存数据传输速度。具体的，接口传输速度为例如200MB/s。在本实施例中，接口传输速度可以是型号为HS400的闪存数据传输速度。具体的，接口传输速度为例如400MB/s。其中时钟频率为例如0~200MHz。且具体可以是例如100MHz、例如133MHz、例如166MHz和例如200MHz等等。其中，时钟信号可以是单倍传输速率或双倍传输速率。其中单倍传输速率下只在时钟上升沿进行数据传输或控制信号的传输或信号寻址等等。双倍速率传输下可以在时钟的上升沿和下降沿进行数据传输，且在时钟的上升沿进行控制信号的传输或信号寻址。在本实施例中，写入模式可以是支持单存储块写入、支持多存储块写入、队列写入、预定义方式（Pre-define）写入和开放结尾（open-end）写入。其中存储块为闪存芯片203中的物理区块（block）。在本实施例中，可以用命令CMD24对应单存储块写入的写入方式，可以用命令CMD25对应单存储块写入的写入方式，可以用命令CMDQ对应单存储块写入的写入方式。

请参阅图1至图5，以及下表所示，在本发明一实施例中，初始预设信息可以是用户数据，也可以是控制命令（Command，CMD）。在步骤S10中，预先设置已知的用户数据和控制命令。在本实施例中，设置多个初始预设信息，且初始预设信息具有对应的初始循环校验码。

多个初始预设信息和初始循环校验码如下表所示：

。

请参阅图1至图5，以及上表所示，在步骤S10中，预设信息为例如10位，且预设信息包括首位和末位。在本实施例中，预设信息的首位为例如0，末位为例如1，而中间的8位可以随机设置。在本实施例中，将中央处理器101设置的预设信息定义为初始预设信息，将微处理器201修改后的初始预设信息定义为待测预设信息。在步骤S10中，设置多个初始预设信息，且多个初始预设信息遍历了预设信息中间位的排列方式。其中多个初始预设信息和初始循环校验码排列后形成原始信息表，如上表所示。其中原始信息表包括数据编号、首位数据、末位数据和多个中间位数据、初始循环校验码和校验数据。其中数据编号为初始预设信息的排序编号。如上表所示，本发明示出了例如8个数据，且为data0~data7。在上表所示的原始信息表中，首位数据为0，末位数据为1，且预设信息按照横行排列。在本实施例中，校验数据为沿列多个初始预设信息的中间位数据之和。并且在本实施例中，预设信息为二级制数据，校验数据为十六进制数据。例如，第一列中间位数据之和为十六进制下的69，从上到下的二进制数据为01101001。又例如，最后列中间位数据之和为十六进制下的AF，从上到下的二进制数据为10101111。原始信息表中的CRC16（origin）为初始循环校验码。本发明中，初始循环校验码通过循环冗余校验获得。本发明不限定初始循环校验码的具体数值，也不限定获取初始循环校验码的循环冗余校验算法。

请参阅图1至图5所示，在本发明一实施例中，设置参数组后，根据存储器200的类型，可以设置不同类型的参数组，在参数组中设置不同的变量。例如，将参数组中的供电电压设置为变量。在参数组中的预设信息、数据传输速度、总线宽度、时钟频率和写入方式等都设置为最佳参数。其中最佳参数指的是根据实验获得的最适应存储器200的工作参数。例如对于eMMC芯片，供电电压可以是例如1.8V或例如3.3V。时钟频率可以是例如200MB/s或400MB/s。根据参数组中的参数数量，可以设置多个配置条件，分别将不同的参数设置为唯一变量，从而提升测试效率。其中，存储器200的来源厂家或型号，以及存储器200中的芯片分布密度都可以直接采用不同配置条件，而无需遍历参数组。

请参阅图1至图6所示，在本发明一实施例中，在步骤S20中，在参数组中，随机挑选或是按照顺序挑选一参数组，根据参数组设置存储器200的工作参数。接着将初始预设信息从中央处理器101发送至微处理器201。在微处理器201中，更改初始预设信息，获得待测预设信息。并保持初始循环校验码不变，使待测预设信息和初始循环校验码位于同一原始信息表中。需要说明的是，初始预设信息和初始循环校验码是相互对应的，而初始预设信息经过更改后，待测预设信息和初始循环校验码是不对应的，因而模拟出了中央处理器101到微处理器201，或微处理器201到闪存芯片203的传输过程中所发生的数据传输误差。具体的，更改初始循环校验码的步骤中，更改校验数据的数值，并将校验数据的数值转换为二级制数据。根据转换后的二级制数据，更改原始信息表中的中间位数据，获得第一信息表。

例如，第一信息表如下表所示：

。

请参阅图1至图6，以及上表所示，在本发明一实施例中，随机更改校验数据中的一位或多位中间位数据，形成新的校验数据和待测预设信息。在本实施例中，待测预设信息为第一信息表中的横行数据，且待测预设信息为修改后的预设信息。例如将0×69修改为0×29，将0×4C修改为0×5C，将0×AF修改为0×BE等等。第一信息表中和原始信息表中的初始循环校验码相同，且待测预设信息的首位和末位也和预设信息相同。

请参阅图1至图5，以及下表所示，在本发明一实施例中，在步骤S30中，将待测预设信息发送至闪存芯片203中，且待测预设信息的地址映射信息存储在缓存芯片202中。且待测预设信息传输至闪存芯片203的过程中经过校验模块204。校验模块204对待测预设信息进行校验，获得待测循环校验码。其中，若是校验模块204处于正常工作状态，待测循环校验码和待测预设信息是对应关系。其中，校验模块204校验过后，更改第一信息表中的初始循环校验码，获得待测循环校验码，并形成第二信息表。

例如，第二信息表如下表所示：

。

请参阅图1至图5所示，在本发明一实施例中，在步骤S40和步骤S50中，对比待测循环校验码和初始循环校验码后，待测循环校验码和初始循环校验码如果是一致的，则校验模块204并未检测出第一预设信息的错误，执行步骤S40。在步骤S40中，在第一信息表和第二信息表中设置了多个待测预设信息。每个待测预设信息都对应待测循环校验码。其中对比数据编号相同的初始预设信息和待测预设信息的校验码，即对比初始循环校验码和待测循环校验码。其中任一一组校验码相同，那么都认定为当前的工作环境已经超出校验模块204的承受能力。例如，data4的待测循环校验码数值为CRC16（origin），则data4的校验出错。因此执行步骤S40，调整校验算法。本发明对校验算法的调整方法并不限定。若是，任意一组待测循环校验码都跟初始循环校验码不同，则校验模块204尚未达到承压上限。因此执行步骤S50，更改参数组，继续上述步骤S20至步骤S50。需要说明的是，在本实施例中，不断地更改参数组，直到遍历参数组，可以模拟出任意工作环境，从而全面测试出校验模块204的承压能力，确定校验模块204的承压能力。

请参阅图1至图5所示，在本发明一实施例中，存储测试装置100可以放置在常温环境，也可以放置在设定温度的环境中进行测试，以模拟出高温环境中或是低温环境中校验模块204的工作环境。且需要说明的是，第二信息表中的多组预设信息不是同步完成校验的。在将当前预设信息写入缓存芯片202或闪存芯片203的同时，对上一个写入的预设信息进行校验，获得上一个预设信息的待测循环校验码。可以在一组预设信息完成写入后，再进行待测循环校验码和初始循环校验码的比较。也可以在每一个预设信息完成写入后，就进行待测循环校验码和初始循环校验码的比较。且在本实施例中，存储器200的数据写入进程、校验进程、数据读出进程可以同时进行，以模拟出存储器200的正常使用环境。

请参阅图1至图5，以及图7所示，在本发明一实施例中，在步骤S50前，验证存储器200是否正常运作。且验证存储器200是否正常运作的步骤包括步骤S61至步骤S63。

步骤S61、设置验证信息，并将验证信息写入闪存芯片。

步骤S62、从闪存芯片读出验证信息。

步骤S63、当读出的验证信息和写入的验证信息相同，执行步骤S50。

请参阅图1至图5，以及图7所示，在本发明一实施例中，在步骤S61中，验证信息可以是任意数据，也可以是初始预设信息。在验证信息写入闪存芯片203的同时，验证信息的地址映射信息存储在缓存芯片202中。在步骤S62中，根据缓存芯片202中的地址映射信息，从闪存芯片203中读出验证信息。在步骤S63中，对比读出的验证信息和写入的验证信息。当读出的验证信息和写入的验证信息不一致，则存储器200的存储能力存疑，可能出现坏块。停止测试，并检查存储器200或更换存储器200。当读出的验证信息和写入的验证信息一致，存储器200正常，则继续存储测试装置100的测试进程，直到校验模块204的校验固件能够遍历参数组，且通过压力测试。在遍历参数组后，结束测试。微处理器201生成测试数据，并将测试数据发送给中央处理器101。

请参阅图1至图5，以及图7所示，在本发明一实施例中，在步骤S10至步骤S60的执行进程中，如果校验模块204卡住，则停止测试，并分析卡死原因。其中校验模块204卡住体现为微处理器201在阈值时间内未接收到校验模块204返回的数据。其中卡死原因可能是另一进程占用了过多存储资源，可能是某一硬件出现故障，或是固件设计不合理等等。在本实施例中，根据存储器200的多种参数分析校验模块204的卡死原因，并将卡死原因发送给应用错误收集单元309。接着修改校验模块204的校验固件，以优化校验算法。本发明不限定如何优化校验算法。在本发明的测试方法进行的过程中，不仅能够全面排查出校验模块204不适用的使用环境，还能在测试过程中发现存储器200存在的潜在风险。根据本发明得到的存储器200具有极高的兼容性，可以应用于多种环境，或是在特定环境下具有特别高效的校验能力。

本发明提供了一种存储测试装置及其测试方法，且存储测试装置用于测试存储器。其中，存储测试装置包括中央处理器，且中央处理器与存储器电性连接。其中中央处理器包括存储单元、校验码修改单元、校验码修改单元、校验码获取单元和校验码比较单元。其中存储单元中存储多个参数组，且参数组至少包括初始预设信息和初始预设信息的初始循环校验码。在存储器接收到初始预设信息后，根据部分数据翻转后的初始预设信息，校验码获取待测预设信息。在待测预设信息被写入存储器后，校验码获取单元从存储器中获取待测预设信息的待测循环校验码。校验码比较单元用于获取待测循环校验码和初始循环校验码的比较结果数据，且根据比较结果数据，存储测试装置遍历测试多个参数组或停止测试。本发明提供了一种存储测试装置及其测试方法，能够模拟循环冗余校验的各种进程环境，从而全面地测试存储设备进行循环冗余校验的可承受强度，从而提升存储设备的出厂效能。并且，根据本发明提供的存储测试装置及其测试方法，能够根据不同应用环境的产品灵活地调整循环校验测试的偏重，从而在兼顾测试准确率的同时提升测试效率。并且，根据本发明提供的存储测试装置及其测试方法，能够确保存储设备的存储可靠性，提升了存储设备的兼容性，从而有利于生产出高品级存储设备。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。