半导体封装件

相关申请的交叉引用

本申请要求于2021年10月12日在韩国知识产权局提交的韩国专利申请No.10-2021-0135183的优先权的权益，其公开内容通过引用整体并入本文。

技术领域

本发明构思涉及半导体封装件及其制造方法。

背景技术

根据半导体封装件的小型化和高性能的趋势，已经开发了在单个封装件中嵌入执行不同功能的多个半导体芯片的系统级封装(SiP)技术。为了在单个封装件中形成连接半导体芯片的精细布线，已经使用了形成贯通硅通路(TSV)并且通过接合焊盘将半导体芯片彼此接合的技术。

发明内容

本发明构思的一个方面提供了具有改善的可靠性的半导体封装件及其制造方法。

根据本发明构思的一方面，一种半导体封装件包括：第一半导体芯片，所述第一半导体芯片包括第一半导体层、在垂直方向上穿透所述第一半导体层的第一贯通电极、连接到所述第一贯通电极的第一接合焊盘以及位于所述第一接合焊盘的侧表面上的第一绝缘接合层；以及第二半导体芯片，所述第二半导体芯片设置在所述第一半导体芯片上并且包括第二半导体层、位于所述第二半导体层下方并且接合到所述第一接合焊盘的第二接合焊盘以及位于所述第二接合焊盘的侧表面上并且接合到所述第一绝缘接合层的第二绝缘接合层，其中，所述第一绝缘接合层包括第一绝缘材料，所述第二绝缘接合层包括与所述第一绝缘接合层形成接合界面的第一绝缘层和位于所述第一绝缘层上的第二绝缘层，所述第一绝缘层包括与所述第一绝缘材料不同的第二绝缘材料，并且所述第二绝缘层包括与所述第二绝缘材料不同的第三绝缘材料。

根据本发明构思的一方面，一种半导体封装件包括：第一结构和位于所述第一结构上的第二结构，其中，所述第一结构包括：第一半导体层，所述第一半导体层包括第一前表面和相对的第一后表面；第一器件层，所述第一器件层位于所述第一半导体层的所述第一前表面上并且包括第一互连层；第一贯通电极，所述第一贯通电极穿透所述第一半导体层并且连接到所述第一器件层的所述第一互连层；以及第一接合结构，所述第一接合结构包括第一接合焊盘和第一绝缘接合层，所述第一接合焊盘位于所述第一半导体层的所述第一后表面上并且连接到所述第一贯通电极，所述第一绝缘接合层位于所述第一接合焊盘的侧表面上，并且所述第二结构包括：第二半导体层，所述第二半导体层具有第二前表面和相对的第二后表面；第二器件层，所述第二器件层位于所述第二半导体层的所述第二前表面上并且包括第二互连层；以及第二接合结构，所述第二接合结构包括第二接合焊盘和第二绝缘接合层，所述第二接合焊盘位于所述第二器件层下方、接合到所述第一接合焊盘并且与所述第一接合焊盘直接接触，所述第二绝缘接合层与所述第一绝缘接合层直接接触并且接合到所述第一绝缘接合层，其中，彼此接合以形成接合界面的一部分的所述第一接合焊盘和所述第二接合焊盘形成不对称结构，在所述不对称结构中，所述第一接合焊盘与所述第二接合焊盘具有不同的宽度和/或厚度，并且彼此接合以形成所述接合界面的一部分的所述第一绝缘接合层和所述第二绝缘接合层包括不同的材料。

根据本发明构思的一方面，一种半导体封装件包括：第一结构和位于所述第一结构上的第二结构，其中，所述第二结构包括堆叠在所述第一结构上的多个半导体芯片，并且所述第二结构的所述多个半导体芯片中的每一个半导体芯片包括：半导体层；贯通电极，所述贯通电极在垂直方向上穿透所述半导体层；器件层，所述器件层连接到所述贯通电极的第一端；后接合结构，所述后接合结构连接到所述贯通电极的相对的第二端；以及前接合结构，所述前接合结构位于所述器件层下方，其中，在所述第二结构的所述多个半导体芯片当中，下面的半导体芯片的所述后接合结构直接接合到上面的半导体芯片的所述前接合结构并且堆叠在所述上面的半导体芯片的所述前接合结构上，并且所述前接合结构的最外面的绝缘层和所述后接合结构的最外面的绝缘层包括不同的材料。

根据本发明构思的一方面，一种制造半导体封装件的方法包括：形成第一结构，所述第一结构包括第一半导体层、在垂直方向上穿透所述第一半导体层的第一贯通电极、连接到所述第一贯通电极的第一接合焊盘以及位于所述第一接合焊盘的侧表面上的第一绝缘接合层；形成第二结构，所述第二结构包括第二半导体层、位于所述第二半导体层下方的第二接合焊盘以及位于所述第二接合焊盘的侧表面上的第二绝缘接合层；以及将所述第一结构接合到所述第二结构，使得所述第一接合焊盘与所述第二接合焊盘直接接触，并且所述第一绝缘接合层与所述第二绝缘接合层直接接触，其中，彼此接合以形成接合界面的一部分的所述第一绝缘接合层和所述第二绝缘接合层由不同的材料形成。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的以上以及其他方面、特征和优点，在附图中：

图1是示出根据本发明构思的实施例的半导体封装件的截面图；

图2至图8是示出根据本发明构思的实施例的半导体封装件的局部放大图；

图9是示出根据本发明构思的实施例的半导体封装件的截面图；

图10是示出根据本发明构思的实施例的半导体封装件的截面图；

图11是示出根据本发明构思的实施例的半导体封装件的截面图；

图12是示出根据本发明构思的实施例的制造半导体封装件的方法的顺序工艺的流程图；

图13示出第一结构和第二结构的接合工艺，以示出根据本发明构思的实施例的制造半导体封装件的方法；

图14A至图14H是顺序地示出根据本发明构思的示例实施例的制造半导体芯片的顺序工艺的截面图；

图15至图17是示出将参考图14A至图14H制造的半导体芯片接合在晶片上的工艺的截面图。

具体实施方式

在下文中，将参考附图描述本发明构思的示例实施例。

图1是示出根据本发明构思的实施例的半导体封装件的截面图。

图2是示出根据本发明构思的实施例的半导体封装件的局部放大图。图2是图1的区域“A”的放大图。

参考图1和图2，根据示例实施例的半导体封装件1000可以包括第一半导体芯片100以及第二半导体芯片200A、200B、200C和200D。第二半导体芯片200A、200B、200C和200D可以在垂直方向(Z轴方向)上堆叠。根据实施例，第二半导体芯片200A、200B、200C和200D的数目可以大于或小于附图中所示的数目。例如，根据本发明构思的半导体封装件可以包括三个或更少个或者五个或更多个第二半导体芯片。

在垂直方向(Z轴方向)上堆叠的第一半导体芯片100以及第二半导体芯片200A、200B、200C和200D可以通过第一贯通结构130和第二贯通结构230电连接。第一半导体芯片100以及第二半导体芯片200A、200B、200C和200D可以具有其中暴露于每个半导体芯片的上表面和下表面的元件直接接合而没有单独的连接构件(例如，金属柱、焊料凸块等)的结构(例如，混合接合、直接接合等)。可以在第一半导体芯片100与第二半导体芯片200A、200B、200C和200D当中的最下面的第二半导体芯片200A之间的界面处形成电介质与电介质接合和铜与铜接合，并且也可以在第二半导体芯片200A、200B、200C和200D之间的界面处形成电介质与电介质接合和铜与铜接合。

如图2所示，下第二半导体芯片200A的后绝缘接合层221和后接合焊盘225可以分别与上第二半导体芯片200B的前绝缘接合层211和前接合焊盘215接合。根据本发明构思的实施例，待彼此接合的后绝缘接合层221和前绝缘接合层211可以由不同的材料形成，以改善形成接合界面IF的绝缘接合层之间的电介质与电介质接合的接合强度。后绝缘接合层221和前绝缘接合层211可以由氧化硅、氮化硅、碳氮化硅和碳氮氧化硅当中的不同材料形成。根据本发明构思的实施例，在实验上确认出，当通过在低温(例如，大约200℃或更低的温度)下的退火工艺形成接合结构时，在异质绝缘接合层之间的接合的情况下的电介质与电介质接合强度高于在同质绝缘接合层之间的接合(例如，氧化硅之间的接合或者碳氮化硅之间的接合)的情况下的电介质与电介质接合强度。

同时，后绝缘接合层221和前绝缘接合层211可以在不同的工艺条件(例如，不同的沉积温度)下形成。例如，后绝缘接合层221可以在比前绝缘接合层211的形成温度相对较低的温度下形成。后绝缘接合层221可以在相对低温的沉积工艺中(例如，在大约150℃至大约200℃的温度范围内)由氧化硅形成，并且前绝缘接合层211可以在相对高温的沉积工艺中(例如，大约350℃至大约400℃的温度范围内)形成。通过在相对低温的沉积工艺条件下形成绝缘接合层，可以减少集成电路的热历史以改善半导体封装件的可靠性，并且可以使用用于低温工艺的材料，这将拓宽材料的选择。同时，与前绝缘接合层211相比，后绝缘接合层221可以具有在内部具有更多孔的多孔结构，并且在这种情况下，接合之前的后绝缘接合层221的接合表面可以具有表面粗糙度，由此改善绝缘接合层之间的接合强度。

根据本发明构思的实施例，后绝缘接合层221可以包括多个后绝缘层221a、221b和221c，并且前绝缘接合层211可以包括多个前绝缘层211a和211b。在多个后绝缘层221a、221b和221c当中，第一后绝缘层221a可以覆盖或围绕第二半导体层201和第二贯通结构230的侧表面，第二后绝缘层221b可以设置在第一后绝缘层221a上并且可以与第二贯通结构230的侧表面间隔开，并且第三后绝缘层221c可以具有开口，使得后接合焊盘225可以连接到第二贯通电极232。多个前绝缘层211a和211b可以包括第一前绝缘层211a和位于第一前绝缘层211a上的第二前绝缘层211b，并且第二前绝缘层211b可以包括一个或多个绝缘层。如图2的左侧放大图所示，第二前绝缘层211b可以包括由相同材料形成但其边界根据工艺条件而被分离的多个绝缘层。作为多个后绝缘层221a、221b和221c当中的最外面或最上面的绝缘层的第三后绝缘层221c和作为多个前绝缘层211a和211b当中的最外面或最下面的绝缘层的第一前绝缘层211a可以直接接触以形成接合界面IF的至少一部分。

第一前绝缘层211a可以由例如碳氮化硅形成，并且可以在接合到第三后绝缘层221c的同时被氧化成碳氮氧化硅。因此，在接合界面IF下方，可以设置包括氧化硅作为第一绝缘材料的绝缘层，并且在接合界面IF上方，可以设置包括碳氮氧化硅作为第二绝缘材料的第一绝缘层和包括碳氮化硅作为第三绝缘材料的第二绝缘层。

在图2中，放大了上下接合的第二半导体芯片200A、200B、200C和200D之间的接合界面的外围区域，但是本发明构思也可以等同地应用于其中图1的第一半导体芯片100与第二半导体芯片200A、200B、200C和200D当中的最下面的第二半导体芯片200A彼此接合的接合界面的外围区域。例如，第一半导体芯片100的第一后结构120的第一绝缘接合层121可以由与最下面的第二半导体芯片200A的前绝缘接合层211的绝缘材料不同的绝缘材料形成。

在下文中，将详细描述根据示例实施例的半导体封装件1000的组件。

第一半导体芯片100可以包括第一半导体层101、第一器件层110、第一后结构120和第一贯通结构130。第一半导体芯片100可以是在第一器件层110中包括多个逻辑器件和/或存储器器件的缓冲器芯片或控制芯片。第一半导体芯片100可以从堆叠在其上的第二半导体芯片200A、200B、200C和200D向外部传输信号，并且还可以从外部向第二半导体芯片200A、200B、200C和200D传输信号和电力。第一器件层110可以包括设置在第一半导体层101的面向第一器件层110的前表面上的第一集成电路。第一集成电路可以包括用于传输地址命令或控制命令使得第二半导体芯片200A、200B、200C和200D可以存储或输出数据的电路，例如输入/输出(I/O)电路等。例如，集成电路可以通过逻辑元件和存储器元件执行逻辑功能和存储器功能二者。然而，根据实施例，第一集成电路可以仅包括用于仅执行逻辑功能的逻辑元件。

第一半导体层101可以包括例如诸如硅(Si)或锗(Ge)的半导体元素、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。第一半导体层101可以具有绝缘体上硅(SOI)结构。第一半导体层101可以包括有源区，例如掺杂有杂质的阱或掺杂有杂质的结构。第一半导体层101可以包括各种器件隔离结构，诸如浅沟槽隔离(STI)结构。第一半导体层101可以具有有源表面和与其相对定位的无源表面，有源表面具有有源区。

第一器件层110可以设置在第一半导体层101的下表面(例如，有源表面)上，并且可以包括各种类型的各个器件。各个器件可以设置在第一半导体层101的有源区中，并且可以包括各种有源和/或无源器件。第一器件层110可以包括覆盖各个器件的第一层间绝缘层111和将各个器件彼此连接、将各个器件连接到第一半导体层101的有源区或将各个器件连接到连接凸块140的第一互连层112。第一层间绝缘层111可以包括氧化硅、氮化硅、氮氧化硅或原硅酸四乙酯(TEOS)。第一层间绝缘层111可以包括多个层。第一互连层112可以包括例如金属材料，该金属材料包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)或钛(Ti)或者其合金。第一互连层112可以具有包括互连图案和通路的多层结构。将第一互连层112与第一半导体层101电隔离的绝缘保护膜可以设置在第一器件层110和第一半导体层101之间。

连接凸块140可以设置在第一器件层110下方。除了用于与第二半导体芯片200A、200B、200C和200D通信的凸块之外，连接凸块140还可以包括用于与外部器件(例如，图9中的“800”)通信的凸块。连接凸块140可以包括例如低熔点金属或包含锡(Sn)的合金(例如，Sn-Ag-Cu)。连接凸块140可以包括例如焊料球。每个连接凸块140可以具有平台(land)、球或销形状。每个连接凸块140可以形成为多层或单层。

第一后结构120可以设置在第一半导体层101的上表面(例如，无源表面)上。第一后结构120可以包括连接到第一贯通电极132的第一接合焊盘125和位于第一接合焊盘125的侧表面上的第一绝缘接合层121。第一接合焊盘125和第一绝缘接合层121可以直接接合到第二半导体芯片200A、200B、200C和200D当中的最下面的第二半导体芯片200A。第一绝缘接合层121可以由氧化硅、氮化硅、碳氮化硅和碳氮氧化硅中的任何一种形成。第一绝缘接合层121可以包括与第二半导体芯片200的前绝缘接合层211的绝缘材料不同的绝缘材料。

第一贯通结构130可以在垂直方向(Z轴方向)上穿透第一半导体层101，并且提供将第一互连层112和第一接合焊盘125彼此连接的电路径。第一贯通结构130可以包括第一间隔物131和第一贯通电极132。第一贯通电极132可以包括导电插塞和围绕导电插塞的阻挡层，其类似于图2的第二贯通电极232的结构，因此将引用第二贯通电极232的以下描述。

第二半导体芯片200A、200B、200C和200D可以设置在第一半导体芯片100上，并且均包括第二半导体层201、第二器件层209、第二前结构210、第二后结构220和第二贯通结构230。因为第二半导体芯片200A、200B、200C和200D可以具有基本相同或相似的结构，所以在下文中，将主要描述最下面的第二半导体芯片200A，并且为了简洁起见，可以省略相同组件的附图标记和冗余描述。然而，与其他第二半导体芯片200A、200B和200C不同，设置在最上层的第二半导体芯片200D可以不包括第二贯通结构230。另外，第二半导体层201、第二器件层209和第二贯通结构230具有与第一半导体芯片100的第一半导体层101、第一器件层110和第一贯通结构130的特性相同或相似的特性，因此为了简洁起见，可以省略其重复描述。

第二半导体层201可以包括与第一半导体层101的材料相同或相似的材料。第二半导体层201可以具有比第一半导体层101更小的尺寸(例如，宽度)，但是不限于此。

第二器件层209可以包括第二层间绝缘层205、第二互连层206、互连焊盘207、晶体管202和器件隔离层204。互连焊盘207可以连接到第二互连层206的插塞或通路206P，并且可以具有比第二互连层206的互连图案206L的厚度大的厚度。第二互连层206和互连焊盘207可以包括金属材料，该金属材料包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)或者其合金。互连焊盘207可以由与第二互连层206的金属材料不同的金属材料形成。

第二器件层209可以包括第二集成电路，该第二集成电路包括设置在第二半导体层201的面向第二器件层209的前表面(例如，有源表面)上的晶体管202。第二集成电路可以包括基于从第一半导体芯片100接收的地址命令和控制命令来存储或输出数据的存储器件。例如，存储器件可以包括诸如DRAM和SRAM的易失性存储器件，或者诸如PRAM、MRAM、FeRAM或RRAM的非易失性存储器件。在这种情况下，根据本发明构思的实施例的半导体封装件可以用在高带宽存储器(HBM)产品、电数据处理(EDP)产品等中。

每个晶体管202可以包括栅电极202g、栅极电介质层202d和杂质区202a，如图2所示。杂质区202a可以是例如掺杂有杂质的阱或掺杂有杂质的结构。杂质区202a可以用作例如晶体管202的源极区或漏极区。栅极电介质层202d可以设置在栅电极202g与第二半导体层201的有源区之间。有源区可以由第二半导体层201中的器件隔离层204限定。器件隔离层204可以通过浅沟槽隔离(STI)工艺形成。栅极间隔物203设置在栅电极202g的两侧，并且栅极间隔物203可以使栅电极202g与杂质区202a电绝缘。晶体管202可以通过第二互连层206电连接到第二贯通电极232和前接合焊盘215。例如，杂质区202a可以连接到第二互连层206以电连接到第二贯通电极232。第二层间绝缘层205可以至少部分地覆盖或围绕晶体管202和第二互连层206。第二层间绝缘层205可以包括氧化硅、氮化硅、氮氧化硅或原硅酸四乙酯(TEOS)。

第二贯通结构230可以在垂直方向(Z轴方向)上穿透第二半导体层201，并且提供将前接合焊盘215连接到后接合焊盘225的电路径。第二贯通结构230可以包括第二间隔物231和第二贯通电极232。第二间隔物231可以包括氧化硅、氮氧化硅、氮化硅、聚合物或其组合，并且可以是单层或多层。如图2所示，第二贯通电极232可以包括导电插塞232b和围绕导电插塞232b的阻挡层232a。阻挡层232a可以包括金属化合物，诸如氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)。导电插塞232b可以包括例如金属材料，诸如钨(W)、钛(Ti)、铝(Al)或铜(Cu)。

下面的第二半导体芯片200A的第二后结构220可以接合到上面的第二半导体芯片200B的第二前结构210。类似地，下面的第二半导体芯片200B的第二后结构220可以接合到上面的第二半导体芯片200C的第二前结构210。如图2所示，因为在每个接合界面IF处垂直设置的绝缘接合层由不同的绝缘材料形成，所以如上所述，可以改善电介质与电介质接合的接合强度。

前接合焊盘215可以接合到后接合焊盘225以形成接合界面IF的一部分。前接合焊盘215和后接合焊盘225可以具有不对称结构，其中，前接合焊盘215和后接合焊盘225的宽度和厚度中的至少一者彼此不同。例如，后接合焊盘225可以具有第一宽度W1和第一厚度T1，并且前接合焊盘215可以具有小于第一宽度W1的第二宽度W2和大于第一厚度T1的第二厚度T2。因为第一宽度W1大于第二宽度W2，所以可以确保前接合焊盘215和后接合焊盘225之间的对准裕度，并且因为第二厚度T2大于第一厚度T1，所以前接合焊盘215和后接合焊盘225可以稳定地接合，而在它们之间没有由于接合期间金属材料(例如，铜)的膨胀而产生的空隙或空的空间。前接合焊盘215可以包括阻挡层215a和导电层215b，并且后接合焊盘225可以包括阻挡层225a和导电层225b。阻挡层215a和225a可以包括金属化合物，诸如氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)。导电层215b和225b可以包括例如金属材料，诸如钨(W)、钛(Ti)、铝(Al)或铜(Cu)。

同时，根据示例实施例的半导体封装件1000还可以包括在第一半导体芯片100上围绕第二半导体芯片200A、200B、200C和200D的包封剂(encapsulant)500。包封剂500可以设置在第一半导体芯片100上，并且可以包封第二半导体芯片200A、200B、200C和200D中的每一者的至少一部分。如图1所示，包封剂500可以形成为暴露最上面的第二半导体芯片200D的上表面。然而，在一些实施例中，包封剂500可以形成为覆盖最上面的第二半导体芯片200D的上表面。包封剂500可以包括例如环氧模制化合物(EMC)，但是包封剂500的材料没有特别限制。

图3至图8是示出根据本发明构思的实施例的半导体封装件的局部放大图。图3至图8是与图1的区域“A”对应的区域的放大图。

参考图3和图4，在第二前结构210中，前绝缘接合层211可以包括第一前绝缘层211a和多个第二前绝缘层211b，并且多个第二前绝缘层211b的绝缘材料的组分可以不同。例如，后绝缘接合层221可以包括第一绝缘材料，第一前绝缘层211a可以包括与第一绝缘材料不同的第二绝缘材料，一些第二前绝缘层211b可以包括与第二绝缘材料不同的第三绝缘材料，并且其他第二前绝缘层211b可以包括与第三绝缘材料不同的第四绝缘材料。例如，第一绝缘材料可以是氧化硅，第二绝缘材料可以是碳氮氧化硅，第三绝缘材料可以是碳氮化硅，并且第四绝缘材料可以是氧化硅。在图3中，包括第四绝缘材料的绝缘层可以设置在包括第三绝缘材料的绝缘层之间。在图4中，包括第四绝缘材料的绝缘层可以设置在包括第三绝缘材料的绝缘层和第一前绝缘层211a之间。可以在构成第二前绝缘层211b的层之间通过异质绝缘层之间的接合来进一步改善接合强度。

参考图5，在第二前结构210中，前接合焊盘215可以使互连焊盘207的下部凹陷。前接合焊盘215可以容纳在互连焊盘207的下部中的凹陷中。这可以是通过在通过蚀刻前绝缘接合层211形成开口的工艺中通过蚀刻工艺部分地去除互连焊盘207的下部而形成的结构。

参考图6，前接合焊盘215的中心轴从后接合焊盘225的中心轴移位或偏移。因为后接合焊盘225的第二宽度W2大于前接合焊盘215的第一宽度W1，所以即使中心轴彼此移位，前接合焊盘215和后接合焊盘225仍可以稳定地接合。

参考图7，第二后结构220不包括后接合焊盘225，并且下面的第二半导体芯片200A的第二贯通电极232可以与上面的第二半导体芯片200B的前接合焊盘215直接接触。同样在这种情况下，因为后绝缘接合层221和前绝缘接合层211可以包括不同的绝缘材料，所以电介质与电介质的粘附可以是强的。

参考图8，第二后结构220还可以包括位于后接合焊盘225和互连焊盘207之间的后接合通路217。后接合通路217可以包括阻挡层217a和导电层217b。后接合通路217可以具有与后接合焊盘225的阻挡层225a和导电层227b的结构和材料类似的结构和材料，因此，为了简洁起见，省略其描述。

图9是示出根据本发明构思的实施例的半导体封装件的截面图。

参考图9，根据示例实施例的半导体封装件2000可以包括封装基板600、中介体(interposer)基板700和至少一个芯片结构1000。另外，半导体封装件2000还可以包括与芯片结构1000相邻地设置在中介体基板700上的逻辑芯片或处理器芯片800。

封装基板600可以包括设置在主体的下表面上的下焊盘612、设置在主体的上表面上的上焊盘611以及将下焊盘612和上焊盘611彼此电连接的再分布电路613。封装基板600可以是其上安装有中介体基板700、逻辑芯片800和芯片结构1000的支撑基板，并且可以是包括印刷电路板(PCB)、陶瓷基板、玻璃基板、带互连板等的用于半导体封装件的基板。封装基板600的主体可以取决于基板的类型而包括不同的材料。例如，当封装基板600是PCB时，其可以是其中互连层另外地堆叠在主体覆铜层压板或覆铜层压板的一侧或两侧的形式。阻焊层可以分别形成在封装基板600的下表面和上表面上。下焊盘612和上焊盘611以及再分布电路613可以形成连接封装基板600的下表面和上表面的电路径。下焊盘612和上焊盘611以及再分布电路613可以由金属材料形成，该金属材料例如为以下金属材料中的至少一种或至少两种或更多种：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、铅(Pb)、钛(Ti)、铬(Cr)、钯(Pd)、铟(In)、锌(Zn)和碳(C)、或者包括两种或更多种金属的合金。再分布电路613可以包括多个再分布层和连接它们的通路。连接到下焊盘612的外部连接端子620可以设置在封装基板600的下表面上。外部连接端子620可以包括锡(Sn)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、银(Ag)、锌(Zn)、铅(Pb)和/或其合金。

中介体基板700可以包括基板701、下钝化层703、下焊盘705、互连结构710、金属凸块720和贯通通路730。芯片结构1000和处理器芯片800可以经由中介体基板700堆叠在封装基板600上。中介体基板700可以将芯片结构1000和处理器芯片800彼此电连接。

基板701可以由例如硅、有机材料、塑料和玻璃基板中的任何一种形成。当基板701是硅基板时，中介体基板700可以被称为硅中介体。另外，当基板701是有机基板时，中介体基板700可以被称为面板中介体。

下钝化层703可以设置在基板701的下表面上，并且下焊盘705可以设置在下钝化层703上。下焊盘705可以连接到贯通通路730。芯片结构1000和处理器芯片800可以通过设置在下焊盘705上的金属凸块720电连接到封装基板600。

互连结构710可以设置在基板701的上表面上，并且可以包括层间绝缘层711和单层或多层互连件712。当互连结构710具有多层互连结构时，不同层的互连图案可以通过接触通路彼此连接。

贯通通路730可以从基板701的上表面延伸到基板701的下表面以穿透基板701。另外，贯通通路730可以延伸到互连结构710中以电连接到互连结构710的互连件。当基板701是硅基板时，贯通通路730可以被称为TSV。贯通通路730的其他结构和材料与对图1的半导体封装件1000描述的那些结构和材料相同。根据实施例，中介体基板700中可以仅包括互连结构，但是可以不包括贯通通路。

中介体基板700可以用于在封装基板600与芯片结构1000或处理器芯片800之间转换或传送输入电信号的目的。因此，中介体基板700可以不包括诸如有源元件或无源元件的元件。另外，根据实施例，互连结构710可以设置在贯通通路730下方。例如，互连结构710和贯通通路730之间的位置关系可以是相对的。

金属凸块720可以设置在中介体基板700的下表面上，并且可以电连接到互连结构710的互连件。中介体基板700可以通过金属凸块720堆叠在封装基板600上。金属凸块720可以通过互连结构710的互连件和贯通通路730连接到下焊盘705。在一个示例中，用于电力或接地的一些下焊盘705可以一体化并且一起连接到金属凸块720，使得下焊盘705的数目可以大于金属凸块720的数目。

逻辑芯片或处理器芯片800可以是例如中央处理器(CPU)、图形处理器(GPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、加密处理器、微处理器、微控制器、模数转换器(ADC)、专用IC(ASIC)等。取决于逻辑芯片800中包括的器件的类型，半导体封装件2000可以被称为面向服务器的半导体封装件或面向移动的半导体封装件。

芯片结构1000可以具有与参考图1至图8描述的半导体封装件1000的特征类似的特征。例如，芯片结构1000具有第一半导体芯片100与第二半导体芯片200A、200B、200C和200D直接接合的结构，并且第二半导体芯片200A、200B、200C和200D的后接合焊盘225和前接合焊盘215可以直接接合，并且后绝缘接合层221可以由与前绝缘接合层211的绝缘材料不同的绝缘材料形成。

同时，半导体封装件2000还可以包括在中介体基板700上覆盖或围绕芯片结构1000和处理器芯片800的侧表面和上表面的内部密封材料。另外，半导体封装件2000还可以包括在封装基板600上覆盖或围绕中介体基板700和内部密封材料的外部密封材料。外部密封材料和内部密封材料可以一起形成，因此是不可区分的。根据实施例，半导体封装件2000还可以包括在封装基板600上覆盖芯片结构1000和处理器芯片800的散热器(heat sink)。

图10是示出根据本发明构思的实施例的半导体封装件的截面图。

参考图10，半导体封装件3000A可以包括在垂直方向上堆叠的第一半导体芯片100和第二半导体芯片200。第一半导体芯片100和第二半导体芯片200可以在没有单独的连接构件的情况下通过直接接合而耦接。因为第一半导体芯片100具有与图1和图2的第一半导体芯片100的结构相同的结构，所以为了简洁起见，将省略其描述。然而，第一半导体芯片100的第一器件层110可以包括单独的器件，并且单独的器件可以包括：诸如平面FET或FinFET的FET，诸如闪存、DRAM、SRAM和、EEPROM、PRAM、MRAM、FeRAM、RRAM等的存储器件，诸如AND、OR、NOT的逻辑器件，以及诸如系统LSI、CIS、MEMS的各种有源元件和/或无源元件。第二半导体芯片200可以被配置为单个芯片，并且可以不包括第二贯通结构230。然而，第二半导体芯片200可以具有与上面参考图1和图2描述的第二半导体层201和第二前结构210类似的第二半导体层201和第二前结构210，并且第二前结构210可以接合到第一半导体芯片100的第一后结构120。在示例实施例中，第二半导体芯片200可以是构成多芯片模块(MCM)的芯粒(chiplet)，但是不限于此。

图11是示出根据本发明构思的实施例的半导体封装件的截面图。

参考图11，除了半导体封装件3000B还包括其上安装有第一半导体芯片100的封装基板300以及在封装基板300上包封第一半导体芯片100和第二半导体芯片200的包封剂260之外，半导体封装件3000B可以具有与上面参考图10描述的特性相同或相似的特性。

作为示例，第一半导体芯片100可以包括例如中央处理器(CPU)、图形处理器(GPU)、现场可编程门阵列(FPGA)、应用处理器(AP)、数字信号处理器(DSP)、加密处理器、微处理器、微控制器、模数转换器、专用集成电路(ASIC)等。另外，第二半导体芯片200可以包括存储器芯片，诸如DRAM、SRAM、PRAM、MRAM、FeRAM或RRAM。在该实施例中，第二半导体芯片200具有图10所示的形状，但是也可以具有与上面参考图1至图8描述的形状类似的形状。例如，第二半导体芯片200可以包括电源管理IC(PMIC)芯片。

图12是示出根据本发明构思的实施例的制造半导体封装件的方法的顺序过程的流程图。

图13示出接合第一结构和第二结构的工艺，以示出根据本发明构思的实施例的制造半导体封装件的方法。

参考图12和图13，形成包括第一接合结构BS1的第一结构1(S1)，形成包括第二接合结构BS2的第二结构2(S2)，并且可以接合第一结构1和第二结构2，使得第一接合结构BS1和第二接合结构BS2彼此直接接触(S3)。

第一接合结构BS1可以包括第一接合焊盘BP1和围绕第一接合焊盘BP1的侧表面的至少一部分的第一绝缘接合层BI1，并且第二接合结构BS2可以包括第二接合焊盘BP2和围绕第二接合焊盘BP2的侧表面的至少一部分的第二绝缘接合层BI2。第一接合焊盘BP1和第二接合焊盘BP2可以彼此接触，并且可以通过铜与铜接合来接合。第一绝缘接合层BI1和第二绝缘接合层BI2可以彼此接触，并且可以通过电介质与电介质接合来接合。第一接合结构BS1和第二接合结构BS2可以电连接到设置在第一结构1和第二结构2中的每一者中的再分布层或贯通通路。

在示例实施例中，第一结构1和第二结构2的接合可以是裸片(die)与裸片接合、裸片与晶片接合或者晶片与晶片接合。例如，当第一结构1和第二结构2中的每一者是半导体芯片时，第一结构1和第二结构2的接合可以是裸片与裸片接合。例如，当第一结构1是在半导体晶片上由划片道划分的多个半导体结构之一并且第二结构2是设置在多个半导体结构中的每一者上的半导体芯片时，第一结构1和第二结构2的接合可以是裸片与晶片接合。例如，当第一结构1和第二结构2是在第一半导体晶片和第二半导体晶片中的每一者上由划片道划分的多个半导体结构之一时，第一结构1和第二结构2的接合可以是晶片与晶片接合。

在下文中，将描述用于制造第一结构1和第二结构2的方法。

图14A至图14H是示出根据本发明构思的示例实施例的半导体芯片的顺序制造工艺的截面图。图14A至图14H示出从切割晶片到形成包括第二半导体芯片的多个半导体芯片的工艺，并且图14C至图14F是图14B的区域“B”的放大图。

参考图14A，可以使用接合材料层将用于多个第二半导体芯片200的第二半导体晶片200W临时接合以支撑在第一载体10上。第二半导体晶片200W可以被接合，使得其上形成有第二器件层209和第二前结构210的表面面向第一载体10，并且第二半导体晶片200W可以在后续工艺期间由诸如胶水的粘合材料层稳定地支撑。第二半导体晶片200W可以处于第二半导体芯片200的一些组件已形成的状态。例如，第二半导体晶片200W可以包括设置在第二半导体层201的一个表面上的第二器件层209、第二前结构210和第二贯通结构230。第二贯通结构230可以形成为具有不完全穿透第二半导体晶片200W的深度。参考图2，可以已形成包括多个绝缘层的多个前绝缘接合层211，该多个绝缘层包括与第二后结构220的后绝缘接合层221的材料不同的材料(例如，碳氮化硅)。前接合焊盘215可以通过镶嵌方法形成，在镶嵌方法中，前绝缘接合层211被打开，用导电材料填充，并且经受抛光工艺。

第二贯通结构230可以由例如中间通路结构(via-middle structure)形成。然而，第二贯通结构230的结构不限于此，并且可以形成为先通路(via-first)结构或后通路(via-last)结构。先通路结构是指在形成第二器件层209的各个器件之前首先形成第二贯通结构230的结构，中间通路结构是指形成各个器件并且然后在形成第二器件层209之前形成第二贯通结构230的结构，并且后通路结构是指在形成所有第二器件层209之后形成第二贯通结构230的结构。

参考图14B，可以通过对第二半导体晶片200W的上表面US执行抛光工艺来减小第二半导体晶片200W的厚度。因此，第二半导体晶片200W的上表面US可以形成为低于第二贯通结构230的上端T。随着第二半导体晶片200W的一部分被去除，第二贯通结构230的上端T可以从第二半导体晶片200W的上表面US突出。通过抛光工艺，第二半导体晶片200W的厚度可以减小至第二半导体芯片200的期望厚度。作为抛光工艺，可以使用诸如化学机械抛光(CMP)工艺的研磨工艺、回蚀工艺或其组合。例如，可以通过执行研磨工艺来减小第二半导体晶片200W的预定厚度，并且可以通过应用适当条件的回蚀来充分地暴露第二贯通结构230。

图14C至图14F是示出在图14B中第二贯通结构230的上端T被暴露的状态下形成第二后结构220的工艺的放大详细视图。图14C至图14F示出与图14B中的区域“B”对应的区域。

参考图14C，可以形成第一后绝缘层221a，第一后绝缘层221a覆盖第二贯通结构230的上表面和第二贯通结构230的从第二半导体层201暴露的部分并且沿着第二半导体层201的上表面(无源表面)延伸。可以在第一后绝缘层221a上形成包括与第一后绝缘层221a的材料不同的材料的第二后绝缘层221b。可以在第二后绝缘层221b上形成包括与第二后绝缘层221b的材料不同的材料的牺牲绝缘层221'。第一后绝缘层221a可以由氧化硅形成，第二后绝缘层221b可以由氮化硅形成，并且牺牲绝缘层221'可以由氧化硅形成，但是不限于此。因为第二贯通结构230的上端T从第二半导体层201的上表面US突出，所以第一后绝缘层221a、第二后绝缘层221b和牺牲绝缘层221'可以均沿着第二贯通结构230的侧表面和上表面弯曲或呈阶梯状。

参考图14D，可以通过执行抛光工艺来去除第一后绝缘层221a的突出到第二贯通结构230上的部分、第二后绝缘层221b的突出到第二贯通结构230上的部分以及牺牲绝缘层221'。通过抛光工艺，第一后绝缘层221a的上表面、第二后绝缘层221b的上表面和第二贯通结构230的上表面可以基本上共面。

参考图14E，可以在第二后绝缘层221b上形成第三后绝缘层221c，并且可以将第三后绝缘层221c图案化以形成暴露第二贯通结构230的上表面的开口OP。因此，可以形成包括第一后绝缘层221a、第二后绝缘层221b和具有开口OP的第三后绝缘层221c的后绝缘接合层221。

参考图14F，可以在后绝缘接合层221和第二贯通结构230上形成阻挡层225a和导电层225b。阻挡层225a可以基本上共形地覆盖开口OP的内表面和底表面。阻挡层225a可以覆盖开口OP中的后绝缘接合层221，并且沿着后绝缘接合层221的上表面水平地延伸。阻挡层225a可以在用于形成导电层225b的镀覆工艺中用作晶种层和扩散阻挡层。阻挡层225a可以由例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和铜(Cu)中的至少一种形成。导电层225b可以形成在阻挡层225a上。

此后，可以执行抛光工艺，直到第二后结构220的后绝缘接合层221的上表面被暴露。因此，参考图14G，可以形成包括阻挡层225a和导电层225b的后接合焊盘225。

参考图14H，可以沿着划片线SL切割第二半导体晶片200W以将其分成多个第二半导体芯片200。此后，可以去除第一载体10。

图15至图17是示出将参考图14A至图14H制造的半导体芯片接合在晶片上的工艺的截面图。图15至图17示出将参考图14A至图14H制造的第二半导体芯片接合在其上形成有第一半导体芯片的晶片上的工艺。

参考图15，首先，可以使用粘合材料层将用于具有第一贯通结构130的第一半导体芯片100的第一半导体晶片100W附接到第二载体20。第一半导体晶片100W可以处于第一半导体芯片100的组件已实现的状态。

接下来，可以将通过图14A至图14H的制造工艺制造的第二半导体芯片200附接到第一半导体晶片100W。第二半导体芯片200可以附接在第一半导体晶片100W上，使得第二前结构210面向第一半导体晶片100W。

参考图16A和图16B，在将第一半导体芯片100的第一后结构120和第二半导体芯片200的第二前结构210彼此接合之后，可以执行退火工艺(AP)以获得直接接合或混合接合。

在接合第一半导体芯片100和第二半导体芯片200之前，可以执行氧等离子体处理工艺以活化第一后结构120的第一绝缘接合层121和第二前结构210的前绝缘接合层211中的每一者的表面。退火工艺AP可以是例如大约200℃或更低的低温退火工艺。当前绝缘接合层211由碳氮化硅形成时，随着执行退火工艺(AP)，前绝缘接合层211的一部分可以形成为接合到第一绝缘接合层121并且包括碳氮氧化硅的第一前绝缘层211a。如上所述，因为构成第一绝缘接合层121的绝缘材料和构成前绝缘接合层211的绝缘材料彼此不同，所以可以改善不同的绝缘层之间的电介质与电介质接合力。

参考图17，第二半导体芯片200A、200B、200C和200D可以顺序地堆叠。对于第二半导体芯片200A、200B、200C和200D，其他第二半导体芯片200B、200C和200D可以以与上面参考图15至图16B描述的方法类似的方式直接接合或混合接合在最下面的第二半导体芯片200A上。

此后，可以在第一半导体晶片100W上形成包封剂500(例如，图1)，可以执行抛光工艺，并且可以沿着划片线SL切割包封剂500和第一半导体晶片100W以将多个半导体封装件1000分开。

通过使用不同的材料形成用于直接接合下半导体芯片和上半导体芯片的下绝缘接合层和上绝缘接合层，可以改善接合强度，由此提供具有改善的可靠性的半导体封装件及其制造方法。

虽然上面已经示出并描述了示例实施例，但是对于本领域技术人员而言将明显的是，在不脱离如由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。