一种全局快门图像传感器像素单元及工作方法

技术领域

本发明涉及图像传感器领域，具体来说涉及一种小尺寸全局快门图像传感器像素单元及工作方法。

背景技术

CMOS图像传感器(CIS)一直在不断发展，目前已广泛应用于智能手机成像、安全与监控、生物识别、汽车和深度传感和测距等诸多领域。一般而言CMOS图像传感器常采用滚动曝光(Rolling Shutter)和全局曝光(Global Shutter)两种曝光方式，当对高速运动的物体成像时，通常需要全局曝光来避免图像失真。而相对滚动曝光，全局曝光除了需要时序上的调整还需要器件级全局快门结构，通常最简单的全局快门像素是在经典的4T像素结构基础上再增加一个场效应管作为快门结构(5T)，如图11所示，其工作主要包括以下几个过程：首先，在复位管(RST)对像素进行复位后，光生电荷被信号收集二极管(PD)收集；其次电荷信号通过转移管(TX)从信号收集二极管转移至存储节点(FD)；接下来转移管关断保持存储节点信号量不变；然后快门场效应管(SH)导通，防止信号收集二极管所收集信号溢出影响存储节点信号量；最后通过行选通管(Row)将选通像素中存储节点电压信号通过源跟随器(SF)逐行读取出来。

在对图像分辨率要求较高的应用场景中，像素尺寸的缩小成为必然趋势，然而由于CMOS全局快门图像传感器单一像元包括较多晶体管，即使采用像素间晶体管共用的方式，在保证信号收集二极管与存储节点阱深容量充足的情况下，已很难将像素尺寸进一步缩小。目前，随着背照式(BSI)技术的应用，CMOS全局快门图像传感器像元尺寸可缩小至2.2um(Sergey Velichko,“Overview of CMOS Global Shutter Pixels,”IEEETransactions On Electron Devices,2022,69(6):2806-2814)，但距离亚微米还存在的距离。

因此全局快门图像传感器像素尺寸的进一步缩小依赖于更精简像素结构的设计，同时像素还需具备高填充因子以及较大的收集节点与存储节点电容，以保证量子效率和满阱容量的要求，进而在像素尺寸缩小的同时不影响其成像质量。

发明内容

本发明的目的是：针对当前全局快门图像传感器像素尺寸缩小所遇到的问题，提出一种新型的全局快门图像传感器像素单元结构，通过只需要两个晶体管(2T)的精简结构实现图像传感器全局曝光的功能。

为达上述目的，本发明像素单元采用的技术方案如下：

一种全局快门图像传感器像素单元，包括感光收集存储区和信号读取区，所述感光收集存储区包括衬底感光收集区、第一级电容器、信号存储区、第二级电容器和全局快门开关，所述衬底感光收集区与所述第一级电容器的第一端口相连；所述第一级电容器的第二端口与所述第二级电容器的第一端口相连，该相连区域形成所述信号存储区；所述全局快门开关包括快门第一端口、快门第二端口和快门第三端口，其中快门第二端口为使能端口，用于控制所述快门第一端口与所述快门第三端口的导通，所述快门第一端口与所述信号存储区相连；所述感光收集存储区还设有对外电压接口，包括像素栅极、像素衬底、快门驱动和快门电源，其中所述像素栅极与所述第二级电容器的第二端口相连，所述像素衬底与所述衬底感光收集区相连，所述快门驱动与所述快门第二端口相连，所述快门电源与所述快门第三端口相连；并且，所述衬底感光收集区用于感应光信号与收集光生电荷，所述全局快门开关用于控制所述信号存储区信号量与衬底感光收集区所收集光生电荷量的耦合；并且，所述信号读取区包括一个读取场效应管，用于输出所述信号存储区所存储信号；所述读取场效应管的衬底的掺杂类型与其源极和漏极的掺杂类型相反，所述读取场效应管的栅极与所述信号存储区相连。

进一步地，所述信号存储区在存储信号时表现为导体。

进一步地，所述读取场效应管的衬底与所述衬底感光收集区相连，且两者掺杂类型相同。

进一步地，所述快门电源与所述读取场效应管的漏极相连。

进一步地，所述全局快门开关为一个场效应管，其栅极作为所述快门第二端口，其源极和漏极中的一极与所述信号存储区相连作为所述快门第一端口，另一极作为所述快门第三端口；或者所述全局快门开关为一个双极性晶体管，其基区作为所述快门第二端口，其集电区与所述信号存储区相连作为所述快门第一端口，其发射区作为所述快门第三端口。

进一步地，所述衬底感光收集区上依次设有底层绝缘介质层、底层栅、顶层绝缘介质层和顶层栅；所述底层绝缘介质层、底层栅和顶层绝缘介质层各自为一整体结构，所述顶层栅由互不相连的第一顶层栅与第二顶层栅构成；所述底层绝缘介质层构成所述第一级电容器，所述底层绝缘介质层的下侧作为所述第一级电容器的第一端口，其上侧作为所述第一级电容器的第二端口；所述顶层绝缘介质层构成第二级电容器，所述顶层绝缘介质层的下侧作为所述第二级电容器的第一端口，其上侧作为所述第二级电容器的第二端口与所述第一顶层栅相连；所述信号存储区位于底层栅内，全局快门开关为一场效应管，其栅极由所述第二顶层栅构成，其源极、漏极和衬底均位于底层栅内。

进一步地，所述衬底感光收集区上依次设有底层绝缘介质层、底层栅、顶层绝缘介质层和顶层栅；所述底层绝缘介质层、底层栅、顶层绝缘介质层和顶层栅各自为一整体结构；所述底层绝缘介质层构成所述第一级电容器，所述底层绝缘介质层的下侧作为所述第一级电容器的第一端口，其上侧作为所述第一级电容器的第二端口；所述顶层绝缘介质层构成第二级电容器，所述顶层绝缘介质层的下侧作为所述第二级电容器的第一端口，其上侧作为所述第二级电容器的第二端口与所述顶层栅相连；所述信号存储区位于底层栅内，全局快门开关为一双极性晶体管，其基区、发射区和集电区均位于底层栅内。

本发明还提供一种全局快门图像传感器像素单元的工作方法，包括如下步骤：

(1)衬底感光收集区的复位：通过在所述像素栅极与所述像素衬底间施加适当的电压差，排走原先位于所述衬底感光收集区中的电荷；

(2)光生电荷的产生与收集：通过改变所述像素栅极与所述像素衬底间的电压差，使得所述衬底感光收集区与所述第一级电容器相连的区域形成一光生电荷收集阱，在光照作用下，衬底感光收集区激发出光生电荷，光生电荷通过扩散作用进入该收集阱并被收集；

(3)全局快门的开启：在光生电荷收集前或收集过程中，通过所述快门第二端口加压，使得所述全局快门开关导通，所述快门电源将外部电压传递给所述信号存储区，所述衬底感光收集区收集的光生电荷量通过第一级电容器与所述信号存储区所存储信号量耦合，即所述信号存储区所存储信号量与衬底感光收集区所收集光生电荷量一一对应；

(4)全局快门的关闭：通过所述快门第二端口加压，使得所述全局快门开关关断，所述信号存储区成为一浮空节点，所存储的信号量不再发生变化；

(5)光电信号读取：保持所述全局快门开关处于关断状态，先进行步骤(1)衬底感光收集区的复位的操作，此时所述信号存储区的电压大小取决于其内部所存储的信号量的多少，像素阵列逐行读出时，通过设置像素栅极电压，利用所述读取场效应管将当前行像素所述信号存储区电压信号读出。

进一步地，所述步骤(5)光电信号读取的具体实现为源极跟随的方式：所述读取场效应管的漏极为一对外电压接口，所述读取场效应管的源极对外连接一电流源，在所述像素逐行读出时，在对应像素所述像素栅极施加一固定电压，使所述读取场效应管作为源极跟随器，将所述信号存储区信号量转化为其源极电压值并读出。

进一步地，所述步骤(5)光电信号读取的具体实现为扫描电压的方式：所述读取场效应管的源极与所述读取场效应管的漏极均为电压接口，两接口施加一非零固定电压差，在所述像素逐行读出时，扫描对应像素所述像素栅极的电压，通过监测流经所述读取场效应管的电流大小，提取所述读取场效应管的阈值电压作为所述信号存储区信号量的映射读出结果。

本发明提供了一种只需要两个晶体管(2T)的全局快门图像传感器像素结构，极少的晶体管数目使得该像素即使像素尺寸缩小到0.7um依然可以保证超过60％的填充因子，而对于现有技术，当全局快门像素尺寸小于5um时，填充因子通常小于50％。填充因子决定了对光信号的利用率，因此本发明全局快门图像传感器像素结构在像素尺寸缩小的同时依然有效保证其较高成像质量，为全局快门图像传感器像素缩小至亚微米尺寸提供了解决方案。

附图说明

图1为本发明电路原理图；

图2为本发明图像传感器源极跟随方式工作时序图；

图3为本发明图像传感器扫描电压方式工作时序图；

图4为本发明实施例1全局快门开关模块电路原理图；

图5为本发明实施例1图像传感器结构俯视示意图；

图6为本发明实施例1图像传感器结构沿A-A’截面示意图；

图7为本发明实施例2全局快门开关模块电路原理图；

图8为本发明实施例2图像传感器结构俯视示意图；

图9为本发明实施例2图像传感器结构沿A-A’截面示意图；

图10为本发明实施例中0.7um尺寸图像传感器版图；

图11为现有技术5T全局快门图像传感器电路原理图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

如图1所示，本发明提供的小尺寸全局快门图像传感器像素单元包括感光收集存储区100、信号读取区101。其中感光收集存储区100包括衬底感光收集区102、第一级电容器103、信号存储区104、第二级电容器105和全局快门开关106，其对外电压接口包括像素栅极108a、快门电源108b、快门驱动108c、像素衬底108d。连接关系如图所示：衬底感光收集区102与第一级电容器103第一端口相连，第一级电容器103第二端口与信号存储区104相连，信号存储区104分别与全局快门开关106、第二级电容器105的第一端口相连。像素栅极108a与第二级电容器105第二端口相连，像素衬底108d与衬底感光收集区102相连，全局快门开关106包括快门第一端口、快门第二端口和快门第三端口，快门驱动108c与快门第二端口相连，快门第二端口为使能端口，用于控制所述快门第一端口与所述快门第三端口是否导通，快门电源108b与快门第三端口相连，信号存储区104与快门第一端口相连，当快门第一端口与快门第三端口导通时，快门电源的电压信号传入信号存储区104，此时信号存储区104信号量与衬底感光收集区102所收集光生电荷量相耦合，当所述快门第一端口与所述快门第三端口不再导通时，信号存储区104信号量将不再发生变化，衬底感光收集区102用于感应光信号与收集光生电荷，其工作时可等效为一光电二极管。全局快门开关106用于控制所述信号存储区104信号量与衬底感光收集区102所收集光生电荷量的耦合。

其中信号读取区101包括一个读取场效应管107，用于输出信号存储区104所存储信号，其衬底的掺杂类型与其源和漏的掺杂类型相反，其栅极与信号存储区104相连，其读取场效应管源极108e与读取场效应管漏极108f作为信号读取区101的对外接口。

在实施例中，信号存储区104在存储信号时表现为导体，以保证其整体电位一致，具体包括通过高掺杂硅、高掺杂多晶硅或者金属构成信号存储区104材料，也包括通过加压使得信号存储区形成高浓度载流子积累或反型层以维持低阻态；读取场效应管107的衬底与衬底感光收集区102相连，且两者掺杂类型相同，以便衬底感光收集区102中收集的电荷信号在复位的时候从读取场效应管107源漏排出；快门电源108b与读取场效应管漏极108f相连，可减少端口数目以降低布线难度。

快门驱动108c加压可以通过全局快门开关106控制信号存储区104是否与快门电源108b保持等电位；当全局快门开关106关断时，像素栅极108a可以通过第二级电容器105间接调控信号存储区104电位，进而通过第一级电容器103实现对衬底感光收集区102的复位，在进入读取阶段时，像素栅极108a还可以实现对所需读取像素的行选择。

本发明提供的小尺寸全局快门图像传感器像素单元的工作方式包括衬底感光收集区的复位、光生电荷的产生与收集、全局快门的开启、全局快门的关闭、光电信号的读取共五个步骤，图2、图3为本发明两种工作方式的实施例时序图，两者主要在最后一步光电信号的读取存在区别，如图2、图3所示：

第一步，在像素上电完毕后，需要对衬底感光收集区102进行复位，保持像素衬底108d电压不变，在像素栅极108a上施加一个负压信号，将衬底感光收集区102中的电荷信号排出；

第二步，将像素栅极108a电压抬升至大于或等于0V，像素进入曝光阶段，在外界光照下，光生电荷通过扩散作用，被衬底感光收集区102收集；

第三步，在像素进入曝光阶段后，通过在快门驱动108c施加一正压信号，使得全局快门开关106导通，此时信号存储区104电位与快门电源108b保持一致，其存储的电荷量通过第一电容器103的耦合作用，跟随衬底感光收集区102所存储电荷量的变化而变化，等效于光生电荷信号转移至信号存储区104；

第四步，当像素需要停止采集光信号时，通过在快门驱动108c施加一个负压信号，使得全局快门开关106关断，此时信号存储区104成为一浮空的节点，其内部存储的信号量不再随外界光照的变化而变化，在像素阵列设计时可通过全片共用同一快门驱动108c电压的方式来实现所有像素同时结束曝光阶段，以此实现全局快门关断功能；

第五步，在对像素信号存储区104所存储的电荷信号进行读出前，需要重复第一步的操作，即在像素栅极108a施加一个负压信号，使衬底感光收集区102回到初始状态，此时，信号存储区104的电位大小取决于其所存储信号量。对光电信号进行逐行读出时，像素栅极108a可发挥行选通管的作用，未被选通的像素处于等待读出阶段，其像素栅极108a保持负压信号，读取场效应管107处于关断状态，信号读取区101对外接口无电流输出。被选通的像素处于读出阶段，本发明提供两种读出方式：

如图2所示为源极跟随的方式：像素读取场效应管漏极108f为一对外电压接口，读取场效应管源极108e对外连接一电流源，当像素进入读出阶段时，在像素栅极108a施加一1.8V-3.3V区间内电压，使得读取场效应管107作为一源极跟随器，将信号存储区104信号量转化为其源极电压值从读取管源极108e读出；

如图3所示为扫描电压的方式：像素读取场效应管漏极108f与读取场效应管源极108e均为对外电压接口，两接口保持一非零固定电压差，当像素进入读出阶段时，扫描像素栅极108a的电压，通过监测流经读取场效应管107的电流大小，提取读取场效应管107阈值电压作为信号存储区104信号量的映射读出结果。

下面本发明提供小尺寸全局快门图像传感器像素单元的两种实现结构。

实施例1

在本实施例中，像素单元的全局快门开关106由一场效应晶体管构成，如图4所示，快门驱动连接该场效应管的栅极，控制其导通与关断，该场效应管的源漏分别连接信号存储区与快门电源。图5、图6分别给出此像素单元的俯视图与截面图：在像素衬底感光收集区604上依次设有底层绝缘介质层606、底层栅502、顶层绝缘介质层607和顶层栅；其中底层栅502、底层绝缘介质层606、顶层绝缘介质层607各自在像素内为一整体，没有分裂，而顶层栅由互不相连的第一顶层栅500与第二顶层栅501构成，底层绝缘介质层606构成第一级电容器，底层绝缘介质层606的下侧作为第一级电容器的第一端口与衬底感光收集区604相连，底层绝缘介质层606的上侧作为第一级电容器的第二端口与底层栅502相连；顶层绝缘介质层607构成第二级电容器，顶层绝缘介质层607的下侧作为第二级电容器的第一端口与底层栅502相连，顶层绝缘介质层607的上侧作为第二级电容器的第二端口与第一顶层栅500相连，信号存储区位于底层栅502内，全局快门开关由一场效应管构成，其栅极由所述第二顶层栅501构成，作为快门第二端口，其源极603、漏极601、衬底602均位于底层栅502内，其中源极603作为快门第一端口与信号存储区相连，漏极601作为快门第三端口与外部电压接口相连。读取场效应管的衬底与衬底感光收集区604相连，在上部可通过沟槽503进行电学隔离，读取场效应管源极504和读取场效应管漏极505与衬底感光收集区604设置在同一块衬底材料上，并作为对外接口。快门电源608a与快门第三端口相连，快门驱动608b与快门第二端口相连，像素栅极608c与第一顶层栅500相连。

实施例2

在本实施例中，像素单元的全局快门开关106由一双极性晶体管构成，如图7所示，快门驱动连接该双极性晶体管的基区，控制其导通与关断，该双极性晶体管的集电区与发射区分别连接信号存储区与快门电源。图8、图9分别给出此像素单元的俯视图与截面图：在像素衬底感光收集区903上依次设有底层绝缘介质层905，底层栅801，顶层绝缘介质层906，顶层栅800；底层绝缘介质层905构成第一级电容器，底层绝缘介质层905的下侧作为第一级电容器的第一端口与衬底感光收集区903相连，底层绝缘介质层905的上侧作为第一级电容器的第二端口与底层栅801相连；顶层绝缘介质层906构成第二级电容器，顶层绝缘介质层906的下侧作为第二级电容器的第一端口与底层栅801相连，顶层绝缘介质层906的上侧作为第二级电容器的第二端口与顶层栅800相连，信号存储区位于底层栅801内，全局快门开关由一双极性晶体管构成，其基区901、发射区900、集电区902均位于底层栅801内，其中基区901作为快门第二端口，发射区900作为快门第三端口分别与不同外部电压接口相连，集电区902作为快门第一端口与信号存储区相连。读取场效应管的衬底与衬底感光收集区903相连，在上部可通过沟槽802进行电学隔离，读取场效应管源极803和读取场效应管漏极804与衬底感光收集区903设置在同一块衬底材料上，并作为对外接口。快门电源907a与快门第三端口相连、快门驱动907b与快门第二端口相连、像素栅极907c与顶层栅800相连。

在实施例1与实施例2中，底层栅采用几纳米到几十纳米厚度的薄层结构以保证较小的底层栅体积，用于减少直接照射在底层栅的外界光所引入信号存储区的寄生光响应，以增大全局快门效率。

图10为基于实施例1采用现有Nor-Flash 65工艺下的0.7um尺寸像素结构的一种版图设计方案，图中采用相邻4个像素互相对称排布，并共用读取场效应管源极、全局快门开关的方式，进一步提高衬底感光收集区面积，图中单像素面积为0.49um

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。