发光元件、制造发光元件的方法、以及显示装置

技术领域

本公开涉及发光元件、制造发光元件的方法、以及显示装置。

背景技术

随着多媒体技术的发展，显示装置变得越来越重要。因此，已经使用了各种显示装置，诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等。

存在包括发光元件的自发光显示装置。自发光显示装置的示例包括使用有机材料作为发光材料的有机发光显示装置或使用无机材料作为发光材料的无机发光显示装置。

发明内容

本公开的方面提供了发光元件以及制造该发光元件的方法，该发光元件具有形成在其中以从其一端延伸到另一端的空隙或通孔。

本公开的方面提供了通过包括这种发光元件而具有改善的对准程度的显示装置。

然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。

根据本公开的实施方式，发光元件可以包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，设置在第一半导体层上并且掺杂有p型掺杂剂；发光层，设置在第一半导体层和第二半导体层之间；电极层，设置在第二半导体层上；绝缘膜，至少围绕发光层的外表面；以及空隙，至少形成在第一半导体层中，该空隙在第一半导体层、发光层和第二半导体层沿其设置的方向上延伸。

发光元件还可以包括设置在空隙中的填充层，该填充层具有比第一半导体层的比重、发光层的比重和第二半导体层的比重低的比重。

填充层可以包括与绝缘膜不同的绝缘材料。

填充层可以包括聚酰亚胺，以及绝缘膜可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。

填充层可以包括多孔材料。

空隙可以穿透发光层和第二半导体层，并通过蚀刻第一半导体层的一部分而形成，并且填充层可以与第一半导体层、发光层和第二半导体层接触。

填充层的顶表面可以与电极层的底表面物理接触。

空隙和填充层可以比发光元件短。

空隙可以形成在第一半导体层中并且比发光元件短。

空隙可以从发光层和第一半导体层之间的界面延伸，并且填充层的顶表面可以与发光层的底表面物理接触。

空隙可以仅形成在第一半导体层中以与发光层间隔开，并且填充层可以不与发光层物理接触。

空隙可以形成通孔，该通孔可以穿过第一半导体层、发光层、第二半导体层和电极层而穿透发光元件的顶表面和底表面两者。

通孔和发光元件可以具有相同的长度。

根据本公开的实施方式，显示装置可以包括：第一电极和第二电极，在衬底上设置成彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上，该发光元件具有设置在第一电极上的第一端部和设置在第二电极上的第二端部；第二绝缘层，设置在发光元件上；第一连接电极，设置在第一电极上和第二绝缘层上，该第一连接电极与第一端部电接触；第二连接电极，设置在第二电极上和第二绝缘层上，该第二连接电极与第二端部电接触；以及第三绝缘层，在第一连接电极下方设置在第二绝缘层和第二连接电极上。发光元件可以包括：第一半导体层；第二半导体层；发光层，可以设置在第一半导体层和第二半导体层之间；电极层，可以设置在第二半导体层上；绝缘膜，至少围绕发光层的外表面；以及空隙，可以至少形成在第一半导体层中，并且可以在发光元件的长度方向上延伸。

空隙可以穿透第二半导体层和发光层并与电极层的底表面相遇，并且发光元件还可以包括可以设置在空隙中的填充层。

空隙可以穿透第一半导体层和电极层以形成通孔，该通孔穿透发光元件的第一端部和第二端部两者。

根据本公开的实施方式，制造发光元件的方法可以包括：制备基础衬底，并且在基础衬底上形成第一半导体材料层、发光材料层和第二半导体材料层；执行第一蚀刻工艺，该第一蚀刻工艺通过在与基础衬底的顶表面垂直的方向上蚀刻第一半导体材料层、发光材料层和第二半导体材料层来形成第一孔；在第一孔中的每个中形成填充材料层，并在第二半导体材料层上形成电极材料层；通过在与基础衬底的顶表面垂直的方向上蚀刻第一半导体材料层、发光材料层、第二半导体材料层和电极材料层来形成第二孔，从而形成可以彼此间隔开的半导体棒；以及将其上形成有绝缘材料层的半导体棒与基础衬底分离。

执行第一蚀刻工艺可以包括：将第一孔形成为穿透第二半导体材料层和发光材料层，但不穿透第一半导体材料层。

形成半导体棒可以包括：在电极材料层上形成可以彼此间隔开的掩模层，以及执行蚀刻可以不设置掩模层的部分的第二蚀刻工艺，并且掩模层可以与填充材料层重叠。

执行第一蚀刻工艺可以包括：在第二半导体材料层上形成光刻胶层或硬掩模层，以及干法蚀刻可以不设置光刻胶层或硬掩模层的部分。

根据本公开的以上和其它实施方式，可以在发光元件中形成空隙或通孔。发光元件中的每个可以包括空隙并且还可以包括比重比半导体层低的填充层。发光元件可以包括具有高比重的半导体材料，但是由于其中存在空隙或通孔，所以可以具有相对低的比重。

在显示装置中，在喷墨印刷期间，发光元件可以在可以彼此间隔开的电极上适当地对准。随着每单位像素可以适当对准的发光元件的数量的增加，可以提高显示装置的产品质量和显示装置的制造效率。

应当注意，本公开的效果不限于上述效果，并且本公开的其它效果将从以下描述中显而易见。

附图说明

通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：

图1是根据本公开的实施方式的显示装置的示意性平面图；

图2是显示装置的像素的示意性平面图；

图3是沿着图2的线E1-E1'截取的示意性剖视图；

图4是沿着图2的线E2-E2'截取的示意性剖视图；

图5是根据本公开的实施方式的发光元件的示意性立体图；

图6是图5的发光元件的示意性剖视图；

图7是示出图2的显示装置中的可以设置发光元件的区域的示意性剖视图；

图8至图19是示出根据本公开的实施方式的制造发光元件的方法的示意性剖视图；

图20是示出根据本公开的另一实施方式的制造发光元件的方法的示意性剖视图；

图21是根据本公开的另一实施方式的发光元件的示意性剖视图；

图22是示出制造图21的发光元件的方法的示意性剖视图；

图23是根据本公开的另一实施方式的发光元件的示意性剖视图；

图24是根据本公开的另一实施方式的发光元件的示意性剖视图；

图25至图27是示出制造图24的发光元件的方法的示意性剖视图；

图28是根据本公开的另一实施方式的发光元件的示意性剖视图；

图29是根据本公开的另一实施方式的发光元件的示意性立体图；

图30是图29的发光元件的示意性剖视图；

图31是示出包括图30的发光元件的显示装置中的设置有图30的发光元件的区域的示意性剖视图；以及

图32至图38是示出制造图29的发光元件的方法的示意性剖视图。

具体实施方式

现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。确切的说，提供这些实施方式使得本公开将是彻底和完整的，并且将本公开的范围完全传达给本领域中技术人员。

如本文中所用，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。

还将理解的是，当层被称为在另一层或衬底“上”时，它可以直接在所述另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。

将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。

在说明书和权利要求书中，术语“和/或”旨在包括术语“和”以及“或”的任何组合，以用于其含义和解释的目的。例如，“A和/或B”可以理解为意指“A、B、或A和B”。术语“和”以及“或”可以以结合或分开的意义使用，并且可以理解为等同于“和/或”。

在说明书和权利要求书中，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义，以用于其含义和解释的目的。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。

当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变型指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。

术语“重叠”或“重叠的”意指第一对象可以在第二对象上方或下方，或者在第二对象的一侧，并且反之亦然。另外，术语“重叠”可以包括层、叠层、面对(face)或面对(facing)、遍及…延伸、覆盖或部分覆盖或如本领域中普通技术人员将理解和领会的任何其它合适的术语。

除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不会被解释为理想化的或过于正式的含义，除非在本文中明确地如此限定。

图1是根据本公开的实施方式的显示装置的示意性平面图。

参考图1，显示装置10可以显示移动或静止图像。显示装置10可以指提供显示屏的几乎所有类型的电子装置。显示装置10的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机、可携式摄像机等。

显示装置10可以包括提供显示屏的显示面板。显示装置10的显示面板的示例可以包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示(FED)面板等。在下文中，显示装置10的显示面板将被描述为例如ILED显示面板，但是本公开不限于此。例如，各种其它显示面板也可以应用于显示装置10的显示面板。

显示装置10的形状可以变化。例如，显示装置10可以具有在水平方向上比在竖直方向上延伸得更长的矩形形状、在竖直方向上比在水平方向上延伸得更长的矩形形状、正方形形状、具有圆角的四边形形状、非四边形的多边形形状、或圆形形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的形状。图1示出了显示装置10和显示区域DPA两者具有在第二方向DR2上比在第一方向DR1上延伸得更长的矩形形状。

显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，并且非显示区域NDA可以是其中可以不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以占据显示装置10的中间部分。

显示区域DPA可以包括像素PX。像素PX可以按行方向和列方向布置。在平面图中，像素PX中的每个可以具有矩形或正方形形状，但本公开不限于此。在其它实施方式中，像素PX中的每个可以具有菱形形状，该菱形形状具有相对于特定方向倾斜的侧面。像素PX可以布置成条纹方式或岛方式。像素PX中的每个可以包括发射特定波长范围的光的一个或多个发光元件。

非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以邻近显示区域DPA的四个侧面设置。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。

图2是图1的显示装置的像素的示意性平面图。图2是示出显示装置10的像素PX中的电极RME、堤部图案BP1和BP2、堤部层BNL、发光元件ED和连接电极CNE的布局的平面图。

参考图2，像素PX可以包括子像素SPXn(其中，n为诸如1、2、3等的正整数)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色光，第二子像素SPX2可以发射第二颜色光，以及第三子像素SPX3可以发射第三颜色光。例如，第一颜色光、第二颜色光和第三颜色光可以分别是蓝光、绿光和红光，但本公开不限于此。在其它实施方式中，子像素SPXn可以全部发射相同颜色的光。例如，子像素SPXn可以全部发射蓝光。图2示出了像素PX可以包括三个子像素SPXn，但本公开不限于此。在其它实施方式中，像素PX可以包括多于三个的子像素SPXn。

子像素SPXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是由于其中存在发光元件ED而输出特定波长范围的光的区域。非发射区域可以是由发光元件ED发射的光不可能到达并且由于其中不存在发光元件ED而不输出光的区域。

发射区域EMA可以包括可以设置发光元件ED的阵列的区域和在发光元件ED的阵列周围的、输出由发光元件ED发射的光的区域。例如，发射区域EMA也可以包括输出由发光元件ED发射的光并且然后被其它构件反射或折射的区域。可以在子像素SPXn中的每个中设置多个发光元件ED，以形成发射区域EMA，该发射区域EMA包括可以设置发光元件ED的区域和可以设置发光元件ED的区域的周围区域。

图2示出了第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA可以具有相同的尺寸。在一些实施方式中，子像素SPXn的发射区域EMA可以根据由发光元件ED发射的光的颜色或波长而具有不同的尺寸。

子像素SPXn中的每个还可以包括子区域SA，该子区域SA可以设置在相应子像素SPXn的非发射区域中。子区域SA可以设置在发射区域EMA的下侧上。发射区域EMA和子区域SA可以在第一方向DR1上一个接一个地布置，并且子区域SA可以设置在两个相邻子像素SPXn的两个发射区域EMA之间，这两个相邻子像素SPXn可以在第一方向DR1上彼此间隔开。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替布置，并且发射区域EMA和子区域SA可以在第二方向DR2上重复布置。然而，本公开不限于该示例。例如，子像素SPXn的发射区域EMA和子区域SA可以具有与图2中所示的布局不同的布局。

由于子像素SPXn中的每个的子区域SA中可以不设置发光元件ED，所以没有光可以从子像素SPXn中的每个的子区域SA输出，但是电极RME可以部分地设置在子像素SPXn中的每个的子区域SA中。子像素SPXn中的每个的电极RME可以通过相应子像素SPXn的子区域SA的分离部分ROP与来自另一子像素SPXn的电极RME分离。

显示装置10可以在子像素SPXn中的每个中包括电极RME、堤部图案BP1和BP2、堤部层BNL、发光元件ED和连接电极CNE。

堤部图案BP1和BP2可以设置在子像素SPXn中的每个的发射区域EMA中。堤部图案BP1和BP2可以在第二方向DR2上具有宽度并且可以在第一方向DR1上延伸。

例如，堤部图案BP1和BP2可以包括第一堤部图案BP1和第二堤部图案BP2，它们可以在子像素SPXn中的每个的发射区域EMA中设置成在第二方向DR2上彼此间隔开。第一堤部图案BP1可以设置在发射区域EMA的中心在第二方向DR2上的第一侧上，例如设置在发射区域EMA的左侧上，以及第二堤部图案BP2可以设置在发射区域EMA的中心在第二方向DR2上的第二侧上，例如设置在发射区域EMA的右侧上。第一堤部图案BP1和第二堤部图案BP2可以在第二方向DR2上一个接一个地布置，并且可以在显示区域DPA中设置为岛。发光元件ED可以设置在第一堤部图案BP1和第二堤部图案BP2之间。

第一堤部图案BP1和第二堤部图案BP2在第一方向DR1上的长度可以相同，并且可以小于被堤部层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一堤部图案BP1和第二堤部图案BP2可以与堤部层BNL的在第二方向DR2上延伸的部分间隔开，但是本公开不限于此。堤部图案BP1和BP2可以与堤部层BNL一体地形成，或者可以部分地与堤部层BNL的在第二方向DR2上延伸的部分重叠，在这种情况下，堤部图案BP1和BP2在第一方向DR1上的长度可以等于或大于被堤部层BNL围绕的发射区域EMA在第一方向DR1上的长度。

第一堤部图案BP1和第二堤部图案BP2可以在第二方向DR2上具有相同的宽度，但是本公开不限于此。在其它实施方式中，第一堤部图案BP1和第二堤部图案BP2可以在第二方向DR2上具有不同的宽度。例如，第一堤部图案BP1和第二堤部图案BP2中的一个可以具有比另一堤部图案大的宽度，并且可以横跨在第二方向DR2上彼此相邻的多于一个的子像素SPXn设置。在该示例中，第一堤部图案BP1和第二堤部图案BP2中的任何一个可以比另一堤部图案宽，并且可以在厚度方向上与堤部层BNL的在第一方向DR1上延伸的部分重叠。子像素SPXn中的每个被示为具有包括相同宽度的两个堤部图案，但是本公开不限于此。在子像素SPXn中的每个中设置的堤部图案的数量和形状可以根据在子像素SPXn中的每个中设置的电极RME的数量和布局而变化。

电极RME可以设置于在一方向上延伸的子像素SPXn中的每个中。电极RME可以设置于在第一方向DR1上延伸的子像素SPXn中的每个的发射区域EMA和子区域SA中。电极RME可以在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED，但是本公开不限于此。在其它实施方式中，电极RME可以不电连接到发光元件ED。

显示装置10可以在子像素SPXn中的每个中包括第一电极RME1和第二电极RME2。第一电极RME1可以设置在发射区域EMA的中心的左侧上，并且第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开，并且可以设置在发射区域EMA的中心的右侧上。第一电极RME1可以设置在第一堤部图案BP1上，并且第二电极RME2可以设置在第二堤部图案BP2上。第一电极RME1和第二电极RME2可以超出堤部层BNL部分地设置在发射区域EMA的外部和子区域SA中。来自两个不同子像素SPXn的第一电极RME1或第二电极RME2可以通过两个不同子像素SPXn中的一个的子区域SA的分离部分ROP彼此间隔开。

图2示出了两个电极RME可以在第一子像素SPX1中设置成在第一方向DR1上延伸，但是本公开不限于此。在其它实施方式中，可以在子像素SPXn中的每个中设置多于两个的电极RME，或者电极RME可以部分地弯曲，并且可以从一个位置到另一位置具有不同的宽度。

堤部层BNL可以设置成围绕子像素SPXn中的每个以及子像素SPXn中的每个的发射区域EMA和子区域SA。堤部层BNL可以不仅沿着在第一方向DR1或第二方向DR2上可以彼此相邻的子像素SPXn之间的边界设置，而且可以沿着发射区域EMA之间、子区域SA之间、以及发射区域EMA和子区域SA之间的边界设置。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是由堤部层BNL限定的区域。显示装置10的子像素SPXn、发射区域EMA和子区域SA之间的距离可以根据堤部层BNL的宽度而变化。

堤部层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以遍布整个显示区域DPA在平面图中布置成格子形状。堤部层BNL可以沿着子像素SPXn中的每个的边界设置，以将子像素SPXn彼此分离。堤部层BNL可以设置成围绕和分离子像素SPXn中的每个的发射区域EMA和子区域SA。

发光元件ED可以设置在子像素SPXn中的每个的发射区域EMA中。发光元件ED可以设置在堤部图案BP1和BP2之间，并且可以在第一方向DR1上彼此间隔开。发光元件ED可以在一方向上延伸，并且发光元件ED中的每个的两个端部可以设置在不同的电极RME上。发光元件ED的长度可以大于电极RME之间在第二方向DR2上的距离。发光元件ED可以布置在与电极RME沿其延伸的方向垂直的方向上，即布置在与第一方向DR1垂直的方向上，但是本公开不限于此。发光元件ED沿其延伸的方向可以是第二方向DR2或从第二方向DR2倾斜的方向。

连接电极CNE可以设置在电极RME和堤部图案BP1和BP2上。连接电极CNE可以在一方向上延伸并且可以彼此间隔开。连接电极CNE可以与发光元件ED接触，并且可以电连接到电极RME或其下方的导电层。

连接电极CNE可以包括第一连接电极CNE1和第二连接电极CNE2，它们可以设置在子像素SPXn中的每个中。第一连接电极CNE1可以在第一方向DR1上延伸，并且可以设置在第一电极RME1或第一堤部图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且不仅可以设置在子像素SPXn中的每个的发射区域EMA中，而且可以超出堤部层BNL设置在子像素SPXn中的每个的子区域SA中。第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2或第二堤部图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且不仅可以设置在子像素SPXn中的每个的发射区域EMA中，而且可以超出堤部层BNL设置在子像素SPXn中的每个的子区域SA中。

图3是沿着图2的线E1-E1'截取的示意性剖视图。图4是沿着图2的线E2-E2'截取的示意性剖视图。图3示出了横跨图2的第一子像素SPX1中的发光元件ED的两个端部以及第一电极接触孔CTD和第二电极接触孔CTS截取的剖视图，并且图4示出了横跨图2的第一子像素SPX1的发光元件ED的两个端部以及第一接触部CT1和第二接触部CT2截取的剖视图。

参考图3和图4且还参考图2，显示装置10可以包括第一衬底SUB和可以设置在第一衬底SUB上的半导体层、导电层和绝缘层。显示装置10在例如第一子像素SPX1中可以包括电极RME、发光元件ED和连接电极CNE。半导体层、导电层和绝缘层可以形成显示装置10的电路层。

第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料形成。第一衬底SUB可以是刚性衬底，或者可以是可以可弯曲、可折叠或可卷曲的柔性衬底。第一衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和可以是非发射区域的一部分的子区域SA。

第一导电层可以设置在第一衬底SUB上。第一导电层可以包括下部金属层BML。下部金属层BML可以设置成与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射到第一晶体管T1的第一有源层ACT1上，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。可以不设置下部金属层BML。

可以将要传送到第一电极RME1的高电位电压(或第一电源电压)施加到第一电压线VL1，并且可以将要传送到第二电极RME2的低电位电压(或第二电源电压)施加到第二电压线VL2。第一电压线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到第二电极RME2。

第一电压线VL1和第二电压线VL2可以被示为设置在第一导电层中，但是本公开不限于此。在其它实施方式中，第一电压线VL1和第二电压线VL2可以设置在第三导电层中，并因此可以分别直接连接且电连接到第一晶体管T1和第二电极RME2。

缓冲层BL可以设置在下部金属层BML和第一衬底SUB上。缓冲层BL可以在形成第一衬底SUB上，以保护第一子像素SPX1的晶体管免受可能穿透第一衬底SUB(易受湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。

半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别部分地与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2重叠。

半导体层可以包括多晶硅、单晶硅或氧化物半导体。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)和氧化铟镓锌锡(IGZTO)中的至少一种。

图3和图4示出了第一子像素SPX1包括两个晶体管，即第一晶体管T1和第二晶体管T2，但是本公开不限于此。例如，第一子像素SPX1可以包括多于两个的晶体管。

第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以不设置在焊盘区域中。第一栅极绝缘层GI可以用作第二导电层与半导体层之间的栅极绝缘层。如图所示，第一栅极绝缘层GI可以与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2一起被图案化，并且因此可以部分地置于第二导电层与半导体层的第一有源层ACT1和第二有源层ACT2之间，但是本公开不限于此。在其它实施方式中，第一栅极绝缘层GI可以设置在缓冲层BL的整个表面上。

第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1和第二晶体管T2的第一栅电极G1和第二栅电极G2。第一栅电极G1可以设置成在厚度方向上(即，在第三方向DR3上)与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在厚度方向上(即，在第三方向DR3上)与第二有源层ACT2的沟道区域重叠。尽管没有具体示出，但是第二导电层还可以包括存储电容器的第一电极。

第一层间绝缘层IL1可以设置在第二导电层、半导体层和缓冲层BL上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的层之间的绝缘膜，并且可以保护第二导电层。

第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括第一导电图案CDP1至第三导电图案CDP3、第一晶体管T1和第二晶体管T2的第一源电极S1和第二源电极S2、以及第一晶体管T1和第二晶体管T2的第一漏电极D1和第二漏电极D2。第一导电图案CDP1至第三导电图案CDP3中的一些可以电连接不同的导电层或半导体层，并且因此可以用作第一晶体管T1和第二晶体管T2中的每个的源电极和漏电极。

第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。此外，第一导电图案CDP1可以通过另一接触孔与下部金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以连接到稍后将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将第一电源电压从第一电压线VL1传输到第一电极RME1或第一连接电极CNE1。

第二导电图案CDP2可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压线VL2接触。第二导电图案CDP2可以电连接到第二电极RME2或第二连接电极CNE2。第二电压线VL2可以将第二电源电压传输到第二电极RME2或第二连接电极CNE2。

第三导电图案CDP3可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压线VL1接触。第三导电图案CDP3可以通过穿透第一层间绝缘层IL1的接触孔电连接到第一晶体管T1的第一有源层ACT1。第三导电图案CDP3可以电连接第一电压线VL1和第一晶体管T1，并且可以用作第一晶体管T1的第一漏电极D1。

第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以向第一晶体管T1传输数据信号或初始化信号。

第一钝化层PV1可以设置在第三导电层和第一层间绝缘层IL1上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘膜并保护第三导电层。

缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以包括可以彼此交替堆叠的无机层。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为其中氧化硅(SiO

过孔层VIA可以在显示区域DPA中设置在第三导电层和第一钝化层PV1上。过孔层VIA可以包括诸如例如聚酰亚胺的有机绝缘材料，并且可以通过补偿由下面的导电层产生的任何高度差来执行表面平坦化功能。在一些实施方式中，可以不设置过孔层VIA。

显示装置10可以包括作为在过孔层VIA上的显示元件层的堤部图案BP1和BP2、电极RME、堤部层BNL、发光元件ED和连接电极CNE。显示装置10可以包括可以设置在过孔层VIA上的第一绝缘层PAS1至第三绝缘层PAS3。

堤部图案BP1和BP2可以设置在过孔层VIA上。例如，堤部图案BP1和BP2可以直接设置在过孔层VIA上，并且可以至少部分地从过孔层VIA的顶表面突出。堤部图案BP1和BP2的突出部分中的每个可以具有带曲率的倾斜或弯曲侧面，并且从发光元件ED发射的光可以被堤部图案BP1和BP2上的电极RME反射，以在自过孔层VIA的向上方向上发射。在其它实施方式中，堤部图案BP1和BP2可以在剖视图中具有带曲率的弯曲形状，例如半圆形或半椭圆形形状。堤部图案BP1和BP2可以包括诸如聚酰亚胺的无机绝缘材料，但是本公开不限于此。

电极RME可以设置在堤部图案BP1和BP2和过孔层VIA上。例如，电极RME可以至少设置在堤部图案BP1和BP2的倾斜侧面上。电极RME在第二方向DR2上的宽度可以小于堤部图案BP1和BP2在第二方向DR2上的宽度，并且电极RME之间在第二方向DR2上的距离可以小于堤部图案BP1和BP2之间在第二方向DR2上的距离。第一电极RME1和第二电极RME2可以至少部分地直接设置在过孔层VIA上，并因此可以设置在相同的平面上。

可以设置在堤部图案BP1和BP2之间的发光元件ED可以通过其两个端部发射光，并且发射的光可以朝向堤部图案BP1和BP2上的电极RME行进。电极RME的可以设置在堤部图案BP1和BP2上的部分可以具有能够反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以设置成至少覆盖堤部图案BP1和BP2的侧面，以反射从发光元件ED发射的光。

电极RME可以通过在发射区域EMA和子区域SA之间在电极RME与堤部层BNL重叠的区域中的第一电极接触孔CTD和第二电极接触孔CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤部层BNL和第一电极RME1彼此重叠的区域中，并且第二电极接触孔CTS可以形成在堤部层BNL和第二电极RME2彼此重叠的区域中。第一电极RME1可以通过第一电极接触孔CTD与第一导电图案CDP1接触，该第一电极接触孔CTD穿透过孔层VIA和第一钝化层PV1。第二电极RME2可以通过第二电极接触孔CTS与第二电压线VL2接触，该第二电极接触孔CTS穿透过孔层VIA和第一钝化层PV1。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，并且因此可以接收第一电源电压，并且第二电极RME2可以通过第二导电图案CDP2电连接到第二电压线VL2，并且因此可以接收第二电源电压。然而，本公开不限于此。在其它实施方式中，电极RME可以不电连接到第三导电层的第一电压线VL1和第二电压线VL2，并且可以直接连接到第三导电层。

电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属、包括Al、镍(Ni)或镧(La)的合金、或这种合金的层和诸如钛(Ti)、钼(Mo)或铌(Nb)的金属的层的叠层。在一些实施方式中，电极RME可以形成为其中包含Al的合金的至少一个层和诸如Ti、Mo或Nb的金属的至少一个层可以彼此堆叠的双层或多层。

然而，本公开不限于此。在其它实施方式中，电极RME还可以包括透明导电材料。例如，电极RME可以包括诸如ITO、IZO或IZTO的材料。在一些实施方式中，电极RME可以具有其中透明导电材料的至少一个层和具有高反射率的金属的至少一个层可以彼此堆叠的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层膜的结构。例如，电极RME可以具有叠层结构，诸如ITO/Ag/ITO、ITO/Ag/IZO、或ITO/Ag/IZTO/IZO。电极RME可以电连接到发光元件ED，并且可以在自第一衬底SUB的向上方向上反射从发光元件ED发射的光(例如，一些光)。

第一绝缘层PAS1可以在整个显示区域DPA中设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料，并且因此能够保护电极RME并使电极RME彼此绝缘。由于第一绝缘层PAS1可以设置成在形成堤部层BNL之前覆盖电极RME，因此第一绝缘层PAS1可以防止电极RME在形成堤部层BNL期间被损坏。此外，第一绝缘层PAS1可以防止发光元件ED与其它构件直接接触并被其它构件损坏。

第一绝缘层PAS1可以形成为部分地在电极RME之间凹陷，该电极RME可以在第二方向DR2上彼此间隔开。发光元件ED可以设置在第一绝缘层PAS1的凹陷部分的顶表面上，并且可以在发光元件ED和第一绝缘层PAS1之间形成空间。

第一绝缘层PAS1可以包括可以设置在子区域SA中的第一接触部CT1和第二接触部CT2。第一接触部CT1和第二接触部CT2可以设置成与不同的电极重叠。例如，第一接触部CT1可以设置成与第一电极RME1重叠，并且第二接触部CT2可以设置成与第二电极RME2重叠。第一接触部CT1和第二接触部CT2可以通过第一绝缘层PAS1暴露第一电极RME1和第二电极RME2的顶表面的部分。第一接触部CT1和第二接触部CT2还可以穿透第一绝缘层PAS1上的其它绝缘层。电极RME的可以被第一接触部CT1和第二接触部CT2暴露的部分可以与连接电极CNE接触。

堤部层BNL可以设置在第一绝缘层PAS1上。堤部层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以围绕第一子像素SPX1。堤部层BNL可以沿着显示区域DPA的边界设置，以将显示区域DPA和非显示区域NDA分离。

与堤部图案BP1和BP2一样，堤部层BNL可以具有高度。在一些实施方式中，堤部层BNL的高度可以大于堤部图案BP1和BP2的高度，并且堤部层BNL的厚度可以与堤部图案BP1和BP2的厚度相同或大于堤部图案BP1和BP2的厚度。堤部层BNL可以防止油墨在显示装置10的制造期间执行的喷墨印刷工艺中溢出到相邻的子像素SPXn中。与堤部图案BP1和BP2一样，堤部层BNL可以包括诸如聚酰亚胺的有机绝缘材料。

发光元件ED可以设置在第一子像素SPX1的发射区域EMA中。发光元件ED可以在第一绝缘层PAS1上设置在堤部图案BP1和BP2之间。发光元件ED沿其延伸的方向可以与第一衬底SUB的顶表面平行。如稍后将描述的，发光元件ED中的每个可以包括可以在发光元件ED沿其延伸的方向上布置的多个半导体层，并且多个半导体层可以在与第一衬底SUB的顶表面平行的方向上顺序地布置。然而，本公开不限于这种配置。在其它实施方式中，多个半导体层可以在与第一衬底SUB的顶表面垂直的方向上布置。

根据每个子像素SPXn的发光元件ED中的每个的半导体层的材料，一个子像素SPXn的发光元件ED可以发射与另一子像素SPXn的发光元件ED不同波长范围的光，但是本公开不限于此。在其它实施方式中，一个子像素SPXn的发光元件ED中的每个的半导体层可以包括与另一子像素SPXn的发光元件ED中的每个的半导体层相同的材料，使得一个子像素SPXn的发光元件ED可以发射与另一子像素SPXn的发光元件ED相同颜色的光。

发光元件ED可以与要电连接到发光元件ED的连接电极CNE和在过孔层VIA下方的导电层接触，并且可以响应于施加到其的电信号而发射特定波长范围的光。

第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤部层BNL上。第二绝缘层PAS2可以包括图案部分，该图案部分在堤部图案BP1和BP2之间在第一方向DR1上延伸，并且可以设置在发光元件ED上。图案部分可以设置成围绕发光元件ED中的每个的外表面，但不覆盖发光元件ED中的每个的两个侧面或两个端部。在平面图中，图案部分可以在第一子像素SPX1中形成线性或岛图案。第二绝缘层PAS2的图案部分可以在显示装置10的制造期间保护发光元件ED并且可以固定发光元件ED。第二绝缘层PAS2可以设置成填充第一绝缘层PAS1和发光元件ED之间的空间。第二绝缘层PAS2的部分可以设置在堤部层BNL上和子区域SA中。

第二绝缘层PAS2可以包括第一接触部CT1和第二接触部CT2，它们可以设置在子区域SA中。第二绝缘层PAS2可以包括可以设置成分别与第一电极RME1和第二电极RME2重叠的第一接触部CT1和第二接触部CT2。第一接触部CT1和第二接触部CT2不仅可以穿透第一绝缘层PAS1，而且可以穿透第二绝缘层PAS2。第一接触部CT1和第二接触部CT2可以分别暴露第一电极RME1和第二电极RME2的顶表面的部分。

连接电极CNE可以设置在电极RME和堤部图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤部图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且不仅可以设置在发射区域EMA中，而且可以超出堤部层BNL设置在子区域SA中。第二连接电极CNE2可以设置在第二电极RME2和第二堤部图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且不仅可以设置在发射区域EMA中，而且可以超出堤部层BNL设置在子区域SA中。

第一连接电极CNE1和第二连接电极CNE2可以设置在第二绝缘层PAS2上并且可以与发光元件ED接触。第一连接电极CNE1可以部分地与第一电极RME1重叠并且可以与发光元件ED的第一端部接触。第二连接电极CNE2可以部分地与第二电极RME2重叠并且可以与发光元件ED的第二端部接触。连接电极CNE不仅可以设置在发射区域EMA中，而且可以超出发射区域EMA设置在子区域SA中。连接电极CNE可以在发射区域EMA中与发光元件ED接触，并且可以在子区域SA中电连接到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端部接触，并且第二连接电极CNE2可以与发光元件ED的第二端部接触。

连接电极CNE可以通过第一接触部CT1和第二接触部CT2与电极RME接触，第一接触部CT1和第二接触部CT2可以设置在子区域SA中。第一连接电极CNE1可以通过第一接触部CT1与第一电极RME1接触，第一接触部CT1在子区域SA中穿透第一绝缘层PAS1至第三绝缘层PAS3。第二连接电极CNE2可以通过第二接触部CT2与第二电极RME2接触，第二接触部CT2在子区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2。连接电极CNE可以通过电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以接收第一电源电压，并且第二连接电极CNE2可以电连接到第二电压线VL2以接收第二电源电压。连接电极CNE可以在发射区域EMA中与发光元件ED接触，以向发光元件ED传输电源电压。

然而，本公开不限于此。在其它实施方式中，连接电极CNE可以与第三导电层直接接触，或者可以不通过电极RME而是通过其它图案电连接到第三导电层。

连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、IZTO或Al。例如，连接电极CNE可以包括透明导电材料，使得由发光元件ED发射的光可以通过连接电极CNE输出。

第三绝缘层PAS3可以设置在第一连接电极层的第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个表面上以覆盖第二连接电极CNE2，并且第二连接电极层的第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，使得第一连接电极CNE1和第二连接电极CNE2可以彼此不直接接触。

第三绝缘层PAS3可以包括第一接触部CT1，该第一接触部CT1可以设置在子区域SA中。第一接触部CT1不仅可以穿透第一绝缘层PAS1和第二绝缘层PAS2，而且可以穿透第三绝缘层PAS3。第一接触部CT1可以暴露第一电极RME1的顶表面的一部分。

尽管没有具体示出，但是还可以在第三绝缘层PAS3和第一连接电极CNE1上设置另一绝缘层。该绝缘层可以保护设置在第一衬底SUB上的构件组件免受外部环境的影响。

第一绝缘层PAS1至第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1至第三绝缘层PAS3可以全部包括无机绝缘材料。在另一示例中，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，并且第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1至第三绝缘层PAS3中的至少一个可以具有其中多个绝缘层可以交替地或重复地彼此堆叠的结构。第一绝缘层PAS1至第三绝缘层PAS3可以包括SiO

图5是根据本公开的实施方式的发光元件的示意性立体图。图6是图5的发光元件的示意性剖视图。

参考图5和图6，发光元件ED可以是LED。具体地，发光元件ED可以是尺寸为几纳米或几微米并且由无机材料形成的ILED。如果在两个相对电极之间在特定方向上形成电场，则发光元件ED可以在可以形成极性的这两个电极之间对准。

发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以具有圆柱体、棒、线或管的形状，但是发光元件ED的形状没有特别限制。在其它实施方式中，发光元件ED可以具有多边形柱的形状，诸如规则的立方体、矩形平行六面体或六边形柱，或者可以具有在一方向上延伸但具有部分倾斜的外表面的形状。

发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以从外部电源接收电信号以发射特定波长范围的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。

第一半导体层31可以包括n型半导体。第一半导体层31可以包括半导体材料，即Al

第二半导体层32可以设置在第一半导体层31上，并且发光层36插置在它们之间。第二半导体层32可以包括p型半导体。第二半导体层32可以包括半导体材料，即Al

图5和图6示出了第一半导体层31和第二半导体层32可以形成为单层，但是本公开不限于此。在其它实施方式中，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括多于一个层，诸如例如包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括在第一半导体层31和发光层36之间的半导体层或者在第二半导体层32和发光层36之间的半导体层。在第一半导体层31和发光层36之间的半导体层可以包括可以掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，并且在第二半导体层32和发光层36之间的半导体层可以包括可以掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。

发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中多个量子层和多个阱层可以彼此交替堆叠的结构。发光层36可以通过根据经由第一半导体层31和第二半导体层32施加到其的电信号结合电子-空穴对来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。特别地，在发光层36具有其中多个量子层和多个阱层可以彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN、InGaN或AlInN的材料。

发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可以彼此交替堆叠的结构，或者可以包括III族或V族半导体材料，这取决于要发射的光的波长。由发光层36发射的光的类型没有特别限制。发光层36可以根据需要发射红色波长范围或绿色波长范围的光，而不是蓝光。

电极层37可以是欧姆连接电极，但本公开不限于此。在其它实施方式中，电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括多于一个的电极层37，但是本公开不限于此。在其它实施方式中，可以不设置电极层37。

电极层37可以在发光元件ED电连接到电极RME或(连接电极CNE)的情况下减小发光元件ED与电极RME或(连接电极CNE)之间的电阻。电极层37可以包括导电金属或透明导电材料。例如，电极层37可以包括Al、Ti、In、金(Au)、Ag、ITO、IZO和IZTO中的至少一种。

绝缘膜38可以设置成围绕第一半导体层31和第二半导体层32、发光层36以及电极层37。例如，绝缘膜38可以设置成至少围绕发光层36，但是暴露发光元件ED在长度方向上的两个端部。在与发光元件ED的至少一端相邻的区域中，绝缘膜38可以在剖视图中形成为圆化的。

绝缘膜38可以包括具有绝缘特性的材料，诸如SiO

绝缘膜38可以保护第一半导体层31和第二半导体层32、发光层36以及电极层37。绝缘膜38可以防止在发光元件ED与电信号可以施加到其的电极直接接触的情况下在发光层36中可能发生的短路。此外，绝缘膜38可以防止发光元件ED的发射效率的降低。

绝缘膜38的外表面可以经历表面处理。发光元件ED可以在分散在油墨中的同时喷射到电极上。这里，可以对绝缘膜38的外表面进行疏水或亲水处理，以保持发光元件ED分散在油墨中，而不会与其它相邻的发光元件ED发生团聚。

发光元件ED可以包括可以形成在发光元件ED内部的空隙V和填充空隙V的填充层39。发光元件ED的空隙V可以形成在第一半导体层31和第二半导体层32以及发光层36中的至少一些中，并且可以通过去除第一半导体层31和第二半导体层32以及发光层36中的至少一些的部分来形成。例如，空隙V可以形成为穿透发光层36和第二半导体层32，但不完全穿透第一半导体层31。如图5和图6中所示，空隙V可以在发光元件ED的长度方向上延伸，并且可以横跨第一半导体层31、发光层36和第二半导体层32形成，但是本公开不限于此。在其它实施方式中，发光元件ED的空隙V可以形成为仅穿透第一半导体层31、发光层36和第二半导体层32中的一些，或者可以形成在第一半导体层31、发光层36和第二半导体层32中的仅一个中。

空隙V可以被示出为沿着发光元件ED的长度方向在发光元件ED的中间延伸，但是本公开不限于此。例如，空隙V可以不形成在发光元件ED的中间，而是形成在发光元件ED的外侧附近。在实施方式中，空隙V可以位于发光元件ED的中间。

如稍后将描述的，发光元件ED的第一半导体层31和第二半导体层32以及发光层36可以通过外延生长形成。空隙V可以通过蚀刻第一半导体层31和第二半导体层32以及发光层36的部分的单独工艺来形成。空隙V可以通过用于形成空隙V的单独蚀刻工艺来形成，而不是由于未能适当地沉积第一半导体层31和第二半导体层32以及发光层36的材料而形成。空隙V的位置可以根据单独的蚀刻工艺如何进行而变化。

空隙V可以在发光元件ED的长度方向上延伸。通过经由外延生长形成第一半导体层31和第二半导体层32以及发光层36，并沿着发光元件ED的长度方向蚀刻第一半导体层31和第二半导体层32以及发光层36，可以获得发光元件ED。由于可以通过在一方向上蚀刻第一半导体层31和第二半导体层32以及发光层36来获得发光元件ED，所以发光元件ED可以具有在一方向上延伸的形状。如稍后将描述的，在第一半导体层31和第二半导体层32以及发光层36中的每个中形成孔的工艺可以在与用于形成发光元件ED的蚀刻工艺相同的方向上执行。形成在第一半导体层31和第二半导体层32以及发光层36中的每个中的孔可以变成空隙V。因此，发光元件ED可以包括空隙V，该空隙V在与发光元件ED相同的方向上延伸。这将在后面更详细地描述。

空隙V可以形成为不完全穿透第一半导体层31和电极层37。例如，发光元件ED的长度L1可以大于空隙V的长度L2，并且空隙V的长度L2可以小于第一半导体层31、发光层36和第二半导体层32的厚度之和。在空隙V可以不形成在第二半导体层32和发光层36中的实施方式中，空隙V的长度L2可以小于第一半导体层31的厚度。由于用于形成空隙V的工艺可以在形成第一半导体层31和第二半导体层32以及发光层36之后形成，所以如果空隙V不完全穿透发光元件ED，则空隙V可以不形成在可以设置在第二半导体层32上的电极层37中。

空隙V的直径W2可以考虑发光元件ED的直径W1来设定，而不损害发光元件ED的光学特性。如果空隙V的直径W2可能太大，则空隙V可能对发光元件ED的占比太大，并且因此，发光元件ED可能无法具有足够的光学效率。特别地，在空隙V可以形成为穿透发光层36的实施方式中，由于发光层36的一部分被蚀刻掉，所以可能改变发光层36的光学特性和发射波长。空隙V的直径W2可以小于发光元件ED的直径W1的50％，但是本公开不限于此。

填充层39可以设置在发光元件ED的空隙V中。填充层39可以完全填充空隙V，并且可以与第一半导体层31和第二半导体层32以及发光层36接触，这取决于空隙V的位置。例如，在空隙V可以形成为穿过第二半导体层32和发光层36以仅穿透第一半导体层31的一部分的实施方式中，填充层39可以与和空隙V相交的第一半导体层31、发光层36和第二半导体层32的内侧接触，但本公开不限于此。填充层39可以被第一半导体层31、发光层36和第二半导体层32围绕。在空隙V可以形成为到达电极层37的底表面的实施方式中，填充层39的顶表面可以与电极层37的底表面接触，但本公开不限于此。填充层39可以与之接触的层可以根据空隙V的位置而变化。

填充层39可以包括比重比第一半导体层31和第二半导体层32以及发光层36低的绝缘材料。由于填充层39可以根据空隙V的位置而与第一半导体层31和第二半导体层32接触，所以填充层39可以包括绝缘材料以防止第一半导体层31和第二半导体层32短路。例如，填充层39可以包括比重比第一半导体层31和第二半导体层32低的有机绝缘材料，诸如聚酰亚胺。与绝缘膜38不同，填充层39可以包括柔性有机绝缘材料以填充发光元件ED中的空隙V，但本公开不限于此。

由于发光元件ED包括具有高比重的第一半导体层31和第二半导体层32以及发光层36，并且还包括空隙V和填充空隙V的填充层39，因此发光元件ED针对其体积可以具有较小的重量。

发光元件ED可以设置成具有放置在第一电极RME1和第二电极RME2上的两个端部。发光元件ED可以通过印刷喷射到第一电极RME1和第二电极RME2上，同时处于分散在油墨中的状态。虽然发光元件ED的两个端部的位置由于在第一电极RME1和第二电极RME2上形成的电场而继续变化，但是发光元件ED可以安置在第一电极RME1和第二电极RME2上。如果发光元件ED包含半导体材料并且具有高比重，则在发光元件ED在油墨中漂浮时，可能没有足够的时间来使发光元件ED的两个端部适当对准。然而，由于发光元件ED包括空隙V和填充层39并具有相对低的比重，所以在发光元件ED在油墨中漂浮时，可以有足够的时间来使发光元件ED的两个端部适当对准。因此，可以提高发光元件ED在显示装置10中的对准程度，并且可以增加每单位像素PX可以适当对准的发光元件ED的数量。因此，可以提高产品质量和工艺效率。

图7是示出图2的显示装置中的可以设置发光元件的区域的示意性剖视图。

参考图7，发光元件ED的可以设置电极层37的第一端部可以设置在第一电极RME1上，并且发光元件ED的可以设置第一半导体层31的第二端部可以设置在第二电极RME2上。发光元件ED可以包括在发光元件ED的长度方向上延伸的空隙V和填充空隙V的填充层39，并且还可以包括可以沿着发光元件ED的长度方向顺序布置的第一半导体层31、第二半导体层32、发光层36和电极层37。第一电极RME1和第二电极RME2可以设置成在第二方向DR2上彼此间隔开，并且发光元件ED的第一半导体层31和第二半导体层32、发光层36和电极层37可以沿着发光元件ED的长度方向布置。发光元件ED可以布置成在第二方向DR2上延伸，并且空隙V和填充层39也可以设置成在第二方向DR2上延伸。在其它实施方式中，如果发光元件ED可以布置成在第一方向DR1上延伸，则空隙V和填充层39可以设置成在第一方向DR1上延伸。

下文中将描述制造发光元件ED的方法。

图8至图19是示出根据本公开的实施方式的制造发光元件的方法的示意性剖视图。图8至图19顺序地示出了如何制造发光元件ED。

参考图8，可以制备基础衬底1000，并且可以在基础衬底1000上顺序地形成第一半导体材料层310、发光材料层360和第二半导体材料层320。

基础衬底1000可以包括下部衬底1100和缓冲材料层1200，缓冲材料层1200可以设置在下部衬底1100上。下部衬底1100可以包括透明衬底，诸如蓝宝石(Al

缓冲材料层1200可以设置成减小第一半导体材料层310与下部衬底1100之间的晶格常数差。

例如，缓冲材料层1200可以包括未掺杂的半导体。缓冲材料层1200可以包括与第一半导体材料层310基本上相同的材料，诸如未掺杂n型掺杂剂或p型掺杂剂的材料，并且可以具有比第一半导体材料层310低的掺杂浓度。例如，缓冲材料层1200可以包括AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但是本公开不限于此。

半导体材料层可以形成在基础衬底1000上。半导体材料层可以通过经由外延生长来生长籽晶而形成。这里，半导体材料层可以通过电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射或金属有机化学气相沉积(MOCVD)来形成，但本公开不限于此。

用于形成半导体材料层的前体材料没有特别限制。例如，前体材料可以包括金属前体，该金属前体包括诸如甲基或乙基的烷基。例如，在每个发光元件ED的第一半导体层31、第二半导体层32和发光层36包括AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种的实施方式中，金属前体可以是诸如三甲基镓(Ga(CH

第一半导体材料层310、发光材料层360和第二半导体材料层320可以形成在基础衬底1000上。第一半导体材料层310、发光材料层360和第二半导体材料层320可以分别对应于要形成的发光元件ED的第一半导体层31、发光层36和第二半导体层32。例如，第一半导体材料层310、发光材料层360和第二半导体材料层320可以分别包括与发光元件ED的第一半导体层31、发光层36和第二半导体层32相同的材料。

此后，参考图9至图11，可以通过在基础衬底1000上蚀刻第一半导体材料层310和第二半导体材料层320以及发光材料层360的部分来形成第一孔h1。形成第一孔h1可以包括在第二半导体材料层320上形成光刻胶层PR，以及在与基础衬底1000的顶表面垂直的方向上蚀刻可以不设置光刻胶层PR的部分。

具体地，参考图9，可以在第二半导体材料层320上形成彼此间隔开的光刻胶层PR。光刻胶层PR可以用作掩模层，用于蚀刻第一半导体材料层310和第二半导体材料层320以及发光材料层360。光刻胶层PR可以设置在第二半导体材料层320上，以暴露第二半导体材料层320的可以形成第一孔h1的部分。

此后，参考图10和图11，可以通过执行第一蚀刻工艺(“第一蚀刻”)来去除光刻胶层PR，该第一蚀刻工艺在与基础衬底1000的顶表面垂直的方向上蚀刻第二半导体材料层320的可以被光刻胶层PR暴露的部分。第一蚀刻工艺可以执行为干法蚀刻工艺或湿法蚀刻工艺。通过第一蚀刻工艺形成的第一孔h1的深度可以根据用于第一蚀刻工艺的一组条件而变化。第一孔h1可以被示出为穿透第二半导体材料层320和发光材料层360，但不穿透第一半导体材料层310的下部，但是本公开不限于此。第一孔h1可以变成可以形成在发光元件ED中的空隙V。光刻胶层PR之间的距离可以设计成小于发光元件ED的直径W1。第一孔h1可以形成为穿透第二半导体材料层320和发光材料层360，但不完全穿透第一半导体材料层310，并且发光元件ED可以比空隙V长。

此后，参考图12，可以在第一孔h1中设置填充材料层390以填充第一孔h1，该第一孔h1可以形成在第一半导体材料层310和第二半导体材料层320以及发光材料层360中。填充材料层390可以包括具有比第一半导体材料层310和第二半导体材料层320以及发光材料层360低的比重的绝缘材料。填充材料层390可以对应于可以形成在发光元件ED的空隙V中的填充层39。由于可以通过蚀刻第一半导体材料层310和第二半导体材料层320以及发光材料层360而形成的第一孔h1可以填充有填充材料层390，因此层可以稳定地设置在第一孔h1上方。

此后，参考图13，可以在第二半导体材料层320和填充材料层390上形成电极材料层370。与发光元件ED的电极层37对应的电极材料层370可以包括与电极层37相同的材料。电极材料层370的形成如上按已经描述的。

此后，参考图14至图16，可以通过蚀刻第一半导体材料层310和第二半导体材料层320、发光材料层360和电极材料层370来形成可以彼此间隔开的半导体棒300。蚀刻第一半导体材料层310和第二半导体材料层320、发光材料层360和电极材料层370可以包括在电极材料层370上形成掩模层400并执行第二蚀刻工艺(“第二蚀刻”)，该第二蚀刻工艺沿着掩模层400蚀刻第一半导体材料层310和第二半导体材料层320。

具体地，参考图14，可以在电极材料层370上形成掩模层400。掩模层400可以包括可以设置在电极材料层370上的第二绝缘掩模层420、可以设置在第二绝缘掩模层420上的第一绝缘掩模层410、以及可以设置在第一绝缘掩模层410上的掩模图案430。掩模层400可以具有其中第一绝缘掩模层410和第二绝缘掩模层420可以沿着掩模图案430之间的间隙被蚀刻的形状。第一半导体材料层310和第二半导体材料层320可以沿着掩模层400之间的间隙被蚀刻。掩模层400可以具有相同的直径或宽度。第一半导体材料层310和第二半导体材料层320中的每个的与掩模层400重叠并且因此可以不被蚀刻掉的部分可以形成半导体棒300，该半导体棒300形成发光元件ED。因此，掩模层400可以设置成在厚度方向上与空隙V和填充层39重叠，使得发光元件ED可以包括空隙V和填充层39。掩模层400的直径可以基本上与发光元件ED的直径W1相同。由于掩模层400具有相同的直径或宽度，所以发光元件ED可以具有基本上相同的直径。

第一绝缘掩模层410和第二绝缘掩模层420可以包括绝缘材料，并且掩模图案430可以包括金属材料。例如，第一绝缘掩模层410和第二绝缘掩模层420可以包括SiO

此后，参考图15和图16，可以通过执行第二蚀刻工艺(“第二蚀刻”)以沿着掩模层400蚀刻第一半导体材料层310和第二半导体材料层320来形成第二孔h2。与第一蚀刻工艺一样，第二蚀刻工艺可以在与基础衬底1000的顶表面垂直的方向上执行。

第二蚀刻工艺可以通过干法蚀刻方法、湿法蚀刻方法、反应离子蚀刻(RIE)方法或感应耦合等离子体反应离子蚀刻(ICP-RIE)方法来执行。干法蚀刻方法可以允许各向异性蚀刻，并且因此可以适合用于竖直蚀刻第一半导体材料层310和第二半导体材料层320。在第二蚀刻工艺期间，可以使用Cl

作为第二蚀刻工艺的结果，可以在基础衬底1000上形成彼此间隔开的半导体棒300。半导体棒300中的每个可以包括第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370，并且还可以包括空隙V和填充材料层390，空隙V和填充材料层390可以形成在第一半导体材料层310、发光材料层360和第二半导体材料层320中的每个中。在第二蚀刻工艺期间，第一半导体材料层310的下部可以不被完全蚀刻，而是可以保留。第一半导体材料层310的包括在半导体棒300中的部分可以彼此连接。可以在半导体棒300中的每个的外表面上形成绝缘材料层380(参见图17)，从而形成发光元件ED。

此后，参考图17和图18，可以形成围绕半导体棒300的侧面的部分的绝缘材料层380。绝缘材料层380可以形成为围绕半导体棒300中的每个的外表面，并且可以执行第三蚀刻工艺(“第三蚀刻”)，该第三蚀刻工艺部分地去除绝缘材料层380以暴露半导体棒300的顶表面。

可以作为形成在半导体棒300中的每个的外表面上的绝缘层的绝缘材料层380可以通过将绝缘材料施加到可以被竖直蚀刻的半导体棒300中的每个的外表面来形成，或者可以通过将半导体棒300中的每个的外表面浸入绝缘材料中来形成，但是本公开不限于此。例如，绝缘材料层380可以通过原子层沉积(ALD)或化学气相沉积(CVD)来形成。

绝缘材料层380可以形成在半导体棒300的侧面和顶表面上以及第一半导体材料层310的在半导体棒300之间暴露的部分上。绝缘材料层380可以通过诸如干法蚀刻工艺或回蚀工艺的各向异性蚀刻工艺而被部分地去除。可以蚀刻绝缘材料层380的上部，使得可以暴露电极材料层370，并且也可以部分地蚀刻电极材料层370。发光元件ED的电极层37的厚度可以小于电极材料层370的厚度。

电极材料层370被示出为具有平坦的顶表面并且电极材料层370的顶表面被部分地暴露，但是本公开不限于此。在其它实施方式中，绝缘材料层380的围绕电极材料层370的部分可以形成为曲化的。由于不仅可以部分地去除绝缘材料层380的顶表面，而且可以部分地去除绝缘材料层380的侧面，所以绝缘材料层380可以形成为使其围绕多个层的端面被部分地蚀刻。由于绝缘材料层380的上部可以被去除，所以绝缘膜38的外表面可以在发光元件ED的电极层37附近被部分地去除。

参考图19，可以将其上形成有绝缘材料层380的半导体棒300与第一半导体材料层310分离。一旦与基础衬底1000分离，半导体棒300就可以变成发光元件ED。以这种方式，可以获得其中设置有空隙V和填充层39的发光元件ED。

发光元件ED可以具有几纳米或几微米的直径W1，并且发光元件ED的空隙V的直径W2可以小于发光元件ED的直径W1。在形成第一孔h1的第一蚀刻工艺期间，考虑到发光元件ED的空隙V可以形成为在一方向上延伸，光刻胶层PR可以形成为具有相对大的纵横比。在这种情况下，可以使用高分辨率半导体设备，但是本公开不限于此。替代地，可以执行使用不同材料的蚀刻工艺。

图20是示出根据本公开的另一实施方式的制造发光元件的方法的示意性剖视图。

参考图20，在形成第一孔h1的第一蚀刻工艺(“第一蚀刻”)期间，可以使用硬掩模层500来代替光刻胶层PR。与光刻胶层PR不同，硬掩模层500可以包括诸如Cr的金属，并且可以适合用于形成在一方向上延伸的第一孔h1，而不需要具有大的纵横比。由于可以比光刻胶层PR薄的硬掩模层500包括相对刚性的金属材料，因此可以在不使用高分辨率半导体设备的情况下形成硬掩模层500。由于可以使用硬掩模层500执行第一蚀刻工艺以形成具有小直径的发光元件ED，并在发光元件ED中形成具有比发光元件ED小的直径的空隙V，因此可以有利于发光元件ED的制造。

下文中将描述根据本公开的其它实施方式的发光元件。

图21是根据本公开的另一个实施方式的发光元件的示意性剖视图。图22是示出制造图21的发光元件的方法的示意性剖视图。

参考图21，发光元件ED_1可以包括可以形成在发光元件ED_1中的空隙V，但是可以不设置填充层39。参考图22，可以不在第一孔h1中设置填充材料层390，并且在第一蚀刻工艺之后，可以在第二半导体材料层320上形成电极材料层370。图21的实施方式与图6的实施方式的不同之处至少在于，发光元件ED_1不包括填充层39。

由于发光元件ED_1包括空隙V，所以发光元件ED_1可以具有低比重。如果空隙V可以填充有填充层39，则发光元件ED_1可以因为内部不是空的而耐受外部冲击。然而，如果通过适当地控制空隙V的长度和宽度而可以保证足够的耐外部冲击性，则可以不设置填充层39。以这种方式，可以提供具有相对低比重和相对高对准程度的发光元件ED_1。

图23是根据本公开的另一个实施方式的发光元件的示意性剖视图。

参考图23，发光元件ED_2可以包括填充层39_2，填充层39_2可以由具有多个孔P的多孔绝缘材料形成。可以作为填充在发光元件ED_2中形成的空隙V的绝缘层的填充层39_2可以降低发光元件ED_2的比重。可以使用比重比第一半导体层31和第二半导体层32低的各种绝缘材料来形成填充层39_2。由于填充层39_2可以由多孔绝缘材料形成，所以可以进一步降低发光元件ED_2的比重。

图24是根据本公开的另一个实施方式的发光元件的示意性剖视图。

参考图24，发光元件ED_3可以包括空隙V_3，该空隙V_3可以形成在第一半导体层31中并且不穿透发光层36和第二半导体层32。填充层39_3可以设置在空隙V_3中并且可以被第一半导体层31围绕。空隙V_3和填充层39_3可以是相对短的。

发光元件ED_3可以包括发光层36，并且因此能够响应于施加到其两个端部的电信号而发射光。发光元件ED_3的光学效率可以通过诸如由发光层36产生的光的量和实际从发光元件ED_3发出的光的量的因素来确定。由于发光元件ED_3中存在空隙V_3，所以可以降低发光元件ED_3的比重。然而，如果空隙V_3可以形成为穿透发光层36，则可能改变发光层36的特性，并且发光元件ED_3的光学效率可以变得低于所设计的光学效率。为了防止这种情况，空隙V_3可以仅形成在第一半导体层31中，从而不损坏发光层36。

例如，可以通过蚀刻第一半导体层31的一部分来形成空隙V_3，并且空隙V_3的顶表面可以与发光层36的底表面接触。空隙V_3可以沿着发光元件ED_3的长度方向从第一半导体层31和发光层36之间的界面延伸。空隙V_3的长度L2可以小于第一半导体层31的长度L3。可以设置在空隙V_3中的填充层39_3的侧面和底表面可以与第一半导体层31的底表面接触，并且填充层39_3的顶表面可以与发光层36的底表面接触。

制造发光元件ED_3可以包括沉积第一半导体材料层310和第二半导体材料层320并执行第一蚀刻工艺(“第一蚀刻”)，该第一蚀刻工艺形成第一孔h1。空隙V_3的位置和长度可以根据在发光元件ED_3的制造期间可以执行第一蚀刻工艺的时间而变化。

图25至图27是示出制造图24的发光元件的方法的步骤的示意性剖视图。

参考图25至图27，可以制备基础衬底1000，可以在基础衬底1000上形成第一半导体材料层310，并且可以执行第一蚀刻工艺(“第一蚀刻”)，该第一蚀刻工艺通过蚀刻第一半导体材料层310的部分来形成第一孔h1。与图10的实施方式不同，在图25至图27的实施方式中，可以在形成发光材料层360和第二半导体材料层320之前执行第一蚀刻工艺。

第一蚀刻工艺可以以与上面已经描述的相同方式执行。具体地，可以在第一半导体材料层310上形成可以彼此间隔开的光刻胶层PR，并且可以通过在与基础衬底1000的顶表面垂直的方向上蚀刻可以不设置光刻胶层PR的部分来形成第一孔h1。第一孔h1可以通过蚀刻第一半导体材料层310的部分而形成，并且可以具有比第一半导体材料层310的厚度小的深度。

此后，可以去除光刻胶层PR，可以在第一孔h1中设置填充材料层390，并且可以在第一半导体材料层310上形成发光材料层360、第二半导体材料层320和电极材料层370。可以由第一半导体材料层310中的第一孔h1形成的空隙V_3可以穿透第一半导体材料层310，但不穿透发光材料层360和第二半导体材料层320。填充材料层390可以仅设置在第一半导体材料层310中。

尽管没有具体示出，但是可以执行第二蚀刻工艺(“第二蚀刻”)，可以形成绝缘材料层380，可以执行第三蚀刻工艺(“第三蚀刻”)，并且可以将半导体棒300与基础衬底1000分离，从而获得发光元件ED_3。

图28是根据本公开的另一个实施方式的发光元件的示意性剖视图。

参考图28，发光元件ED_4可以包括可以形成在第一半导体层31中的空隙V_4，并且空隙V_4的顶表面可以与发光层36间隔开。填充层39_4可以设置在第一半导体层31中并且可以不与发光层36接触。图28的实施方式与图24的实施方式的不同之处至少在于，可以进一步减小空隙V_4和填充层39_4的长度。

在发光元件ED_4的制造期间，可以执行形成第一孔h1的第一蚀刻工艺(“第一蚀刻”)，并且可以在形成发光材料层360之前形成第一半导体材料层310。然后，可以在第一半导体材料层310中形成可以由第一孔h1形成的空隙V_4。第一半导体层31可以比发光元件ED_4的其它层长，并且可以占到发光元件ED_4的相对大的部分。如果空隙V_4可以仅形成在第一半导体层31中，则可以在不损坏发光层36、第二半导体层32和电极层37的情况下降低发光元件ED_4的比重。由于空隙V_4可以仅形成在第一半导体层31中并且填充层39_4可以设置在空隙V_4中，因此可以防止在第一蚀刻工艺期间可能对发光元件ED_4的其它层造成的损坏。

发光元件ED的空隙V不仅可以形成在第一半导体层31、发光层36和第二半导体层32中，而且也可以从发光元件ED的一端到另一端完全穿透发光元件ED。发光元件ED可以包括通孔(参见图29的“HOL”)，其在发光元件ED的长度方向上比空隙V延伸得更长并且穿透发光元件ED。

图29是根据本公开的另一个实施方式的发光元件的示意性立体图。图30是图29的发光元件的示意性剖视图。图31是示出包括图30的发光元件的显示装置中的设置有图30的发光元件的区域的示意性剖视图。

参考图29至图31，发光元件ED_5可以包括通孔HOL，该通孔HOL在发光元件ED_5的长度方向上穿透发光元件ED_5。通孔HOL可以从第一半导体层31的底表面延伸到电极层37的顶表面，并且可以穿透发光元件ED_5，从第一半导体层31到发光层36到第二半导体层32到电极层37。

通孔HOL的长度L2可以与发光元件ED_5的长度L1相同。通孔HOL不仅可以穿透发光层36和第二半导体层32，而且可以穿透第一半导体层31和电极层37。发光元件ED_5可以包括通孔HOL，该通孔HOL可以比图5的发光元件ED的空隙V长，并且通孔HOL的直径W2可以是相对小的。例如，通孔HOL的直径W2可以小于发光元件ED_5的直径W1，并且可以占发光元件ED_5的直径W1的小于50％。在不影响可以被通孔HOL穿透的第一半导体层31和第二半导体层32以及发光层36的电特性和光学特性的情况下，通孔HOL的直径W2可以变化。

显示装置10可以包括发光元件ED_5，该发光元件ED_5包括通孔HOL。发光元件ED_5可以设置成使得发光元件ED_5的长度方向可以平行于电极RME可以沿其彼此间隔开并且发光元件ED_5的两个端部可以放置在电极RME上的方向。发光元件ED_5的通孔HOL可以平行于电极RME可以沿其彼此间隔开的方向布置。发光元件ED_5的两个端表面可以与连接电极CNE接触，并且通孔HOL的两个侧面可以邻接连接电极CNE。由于通孔HOL的存在，可以减小电极层37和第一半导体层31与连接电极CNE接触的面积。然而，可以将通孔HOL的直径W2控制为电极层37和第一半导体层31可以适当地保持它们与连接电极CNE的电连接的程度。

当通孔HOL完全穿透发光元件ED_5时，可以不在发光元件ED_5中设置填充层39。如果填充层39可以设置在通孔HOL中，则填充层39可以从发光元件ED_5的两端流动，并且可以保持为异物材料。

图32至图38是示出制造图29的发光元件的方法的示意性剖视图。

参考图32至图38，形成发光元件ED_5可以包括执行形成第一孔h1的第一蚀刻工艺(“第一蚀刻”)，执行蚀刻绝缘材料层380的第二蚀刻工艺(“第二蚀刻”)，以及执行在半导体棒300中形成通孔HOL的第三蚀刻工艺(“第三蚀刻”)。与前述实施方式不同，在图32至图38的实施方式中，在将半导体棒300与基础衬底1000分离之前，可以执行蚀刻第一半导体材料层310和第二半导体材料层320或蚀刻半导体棒300作为最终蚀刻工艺。

具体地，参考图32，可以在基础衬底1000上顺序地形成第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370。第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370可以分别形成发光元件ED_5的第一半导体层31、发光层36、第二半导体层32和电极层37，并且可以与前述实施方式中的任一个的其相应的对应物相同。图32至图38的实施方式与前述实施方式的不同之处至少在于，当第一半导体材料层310、发光材料层360和第二半导体材料层320尚未被蚀刻时，可以形成电极材料层370。

此后，参考图33至图36，可以执行第一蚀刻工艺，并且可以在半导体棒300中的每个的外表面上形成绝缘材料层380，其中，第一蚀刻工艺使用掩模层400蚀刻第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370。如上面已经描述的，可以通过经由在电极材料层370上形成可以彼此间隔开的掩模层400并且在与基础衬底1000的顶表面垂直的方向上蚀刻可以不设置掩模层400的部分的第一蚀刻工艺来形成半导体棒300。

在通过第一蚀刻工艺形成半导体棒300之后，可以形成绝缘材料层380，该绝缘材料层380围绕半导体棒300中的每个的外表面。绝缘材料层380可以形成为完全围绕半导体棒300中的每个的外表面，并且然后可以经历第二蚀刻工艺。绝缘材料层380的形成如上面已经描述的。与前述实施方式不同，在图32至图38的实施方式中，可以不执行蚀刻其上形成有绝缘材料层380的半导体棒300中的每个的内部的蚀刻工艺。因此，可以不在半导体棒300中的每个中形成空隙V和填充材料层390。

此后，参考图37和图38，可以在其上形成有绝缘材料层380的半导体棒300上形成硬掩模层500，并且可以执行第三蚀刻工艺，该第三蚀刻工艺蚀刻半导体棒300中的每个中的第一半导体材料层310和第二半导体材料层320、发光材料层360和电极材料层370。作为第三蚀刻工艺的结果，可以在半导体棒300中形成穿透第一半导体材料层310和第二半导体材料层320、发光材料层360和电极材料层370的通孔HOL。硬掩模层500被示出为在通孔HOL的形成期间用作掩模，但是本公开不限于此。在第三蚀刻工艺期间，可以使用光刻胶层作为硬掩模层500。

此后，虽然没有具体示出，但是可以将其中形成有通孔HOL的半导体棒300与基础衬底1000分离，从而获得发光元件ED_5。在发光元件ED_5的形成期间，可以在形成绝缘材料层380之后执行用于形成通孔HOL的蚀刻工艺，即第三蚀刻工艺。因此，可以形成可以被通孔HOL完全穿透的发光元件ED_5，并且发光元件ED_5可以具有比不包括通孔HOL的发光元件低的比重。因此，可以提高发光元件ED_5在显示装置10中的对准程度。

在结束详细描述时，本领域中的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。