测试结构及测试方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种测试结构及测试方法。

背景技术

但是随着半导体集成电路产业中工艺制程的不断升级，对结构的关键尺寸的测量精度的要求越来越高。

在半导体集成电路产业中，芯片结构在设计和制造时，对其结构的关键尺寸(Criticaldimension，CD)的快速有效检测是控制芯片良品率及量产效率的重要手段。采用切片制样并利用TEM(Transmission electron micros cope，透镜电子显微镜)进行量测的方式作为一种重要的关键尺寸测量技术，在集成电路产品生产中逐渐占据主导地位。

但是，对结构的关键尺寸的测量精度仍有待提高。

发明内容

本发明实施例解决的问题是提供一种测试结构及测试方法，有利于进一步提高获取测试结果的准确性。

为解决上述问题，本发明实施例提供一种测试结构，包括：基底；介电层，位于基底的顶部；多层待测互连层，位于介电层中，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层，第一待测互连层用于加载第一电位，第二待测互连层用于加载第二电位，第一电位与第二电位不相等。

相应的，本发明实施例还提供一种测试方法，包括：提供测试结构，测试结构包括基底、位于基底顶部的介电层、以及位于介电层内的多层待测互连层，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层；对第一待测互连层加载第一电位，对第二待测互连层用于加载第二电位，第一电位与第二电位不相等；获取第一待测互连层和第二待测互连层之间的有效耦合面积和电容值；根据有效耦合面积和电容值，获得第一待测互连层和第二待测互连层之间的垂直距离。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种测试结构，通过在介电层中设置多层待测互连层，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层，第一待测互连层用于加载第一电位，第二待测互连层用于加载第二电位，第一电位与第二电位不相等。相比采用切片制样并利用TEM(Transmission electron micros cope，透镜电子显微镜)进行量测的方式来获得垂直距离的方案，本发明实施例通过对第一待测互连层加载第一电位，对第二待测互连层加载第二电位，即采用电性测试的方式来获得第一待测互连层和第二待测互连层之间的垂直距离，可以降低相邻的第一待测互连层和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层和第二待测互连层之间的垂直距离的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

本发明实施例还提供一种测试方法，通过获取第一待测互连层和第二待测互连层之间的有效耦合面积和电容值，获得第一待测互连层和第二待测互连层之间的垂直距离，相比采用切片制样并利用TEM(Transmission electron micros cope，透镜电子显微镜)进行量测的方式来获得垂直距离的方案，本发明实施例通过采用电性测试的方式来获得第一待测互连层和第二待测互连层之间的垂直距离，可以降低相邻的第一待测互连层和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层和第二待测互连层之间的垂直距离的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

附图说明

图1至图2是本发明测试结构一实施例的结构示意图；

图3是本发明半导体结构另一实施例对应的结构示意图；

图4是本发明测试方法一实施例的流程图。

具体实施方式

由背景技术可知，采用切片制样并利用TEM(Transmission electron microscope，透镜电子显微镜)进行量测的方式来获得垂直距离的方案中，相邻互连层之间的介电层在切片制样过程中受应力影响容易发生厚度变化，为此，目前对结构的关键尺寸的测量精度仍有待提高。

为了解决技术问题，本发明实施例还提供一种测试方法，包括：提供测试结构，测试结构包括基底、位于基底顶部的介电层、以及位于介电层内的多层待测互连层，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层；对第一待测互连层加载第一电位，对第二待测互连层用于加载第二电位，第一电位与第二电位不相等；获取第一待测互连层和第二待测互连层之间的有效耦合面积和电容值；根据有效耦合面积和电容值，获得第一待测互连层和第二待测互连层之间的垂直距离。

本发明实施例通过采用电性测试的方式来获得第一待测互连层和第二待测互连层之间的垂直距离，可以降低相邻的第一待测互连层和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层和第二待测互连层之间的垂直距离的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图2是本发明测试结构一实施例的结构示意图，其中，图1是俯视图，图2是图1沿AB方向的剖视图。

半导体结构包括：基底120；介电层121，位于基底120的顶部；多层待测互连层(未标示)，位于介电层121中，待测互连层包括在纵向上相邻的第一待测互连层101和第二待测互连层(未标示)，第一待测互连层101用于加载第一电位，第二待测互连层用于加载第二电位，第一电位与第二电位不相等。

本发明实施例通过对第一待测互连层101加载第一电位，对第二待测互连层加载第二电位，第一电位与第二电位不相等，即采用电性测试的方式来获得第一待测互连层101和第二待测互连层之间的垂直距离D，可以降低相邻的第一待测互连层101和第二待测互连层之间的介电层121在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层101和第二待测互连层之间的垂直距离D的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

基底120为测试结构的形成工艺提供工艺平台。

具体地，基底120的材料为硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。

本实施例中，介电层121为多层待测互连层提供空间位置，同时，介电层121也用于电隔离相邻待测互连层，降低了相邻层待测互连层相互接触的概率。

为此，介电层121的材料为介电材料，具体地，介电材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。作为一种示例，介电层121的材料为氧化硅。

本实施例中，多层待测互连层导电性能较好，便于后续通过电性测试的方法来获取相邻层待测互连层的垂直距离D，即通过对相邻层待测互连层加载不同电位，获取相邻层待测互连层的垂直距离D。

本实施例中，待测互连层的材料包括铜和铝中的一种或两种。具体地，铜和铝均为导电材料，导电性能较高且电阻率较低，在后续对测试结构进行电性测试的过程中，使测试结构中待测互连层的电阻较低，从而有利于获得较为准确的测试结果。

本实施例中，待测互连层包括在纵向上相邻的第一待测互连层101和第二待测互连层，第二待测互连层位于第一待测互连层101的上方。

具体地，第一待测互连层101和第二待测互连层在纵向上相邻设置，便于后续通过电性测试的方法来获取相邻层第一待测互连层101和第二待测互连层的垂直距离D。

本实施例中，第一待测互连层101用于加载第一电位，第二待测互连层用于加载第二电位，第一电位小于第二电位。通过对第一待测互连层101和第二待测互连层加载不同数值大小的电位，使相邻层第一待测互连层101和第二待测互连层之间形成电位差，在后续对测试结构进行电性测试的过程中，便于获取相邻层第一待测互连层101和第二待测互连层之间的电容值，从而获得相邻层第一待测互连层101和第二待测互连层之间的垂直距离D。

本实施例中，第一待测互连层101包括第一金属线110，且第一金属线110的数量为一个，第二待测互连层包括平行排布的多条第二金属线130，第一金属线110的线宽大于第二金属线130的线宽，且第一金属线110和第二金属线130在同一投影面上的投影正交。

具体地，第一金属线110的个数为一个，且第一金属线110的线宽大于第二金属线130的线宽，在后续对测试结构进行电性测试的过程中，更容易获取每一条第二金属线130与第一金属线110之间的有效耦合面积，使获取的测试结果更加精确。

本实施例中，多条第二金属线130沿第一方向(如图1中Y方向所示)延伸并沿第二方向(如图1中X方向所示)间隔排布，且第一方向与第二方向相垂直。

具体地，通过将多条第二金属线130间隔排布，在后续获取有效耦合面积的步骤中，能够精确量测出第一金属线110沿第一方向的尺寸、以及沿第二方向的尺寸，使获取的测试结果更加精确。

本实施例中，在多条第二金属线130中，相邻第二金属线130的节距大于或等于最小设计尺寸，且多条第二金属线130具有多种不同的节距。

需要说明的是，多条第二金属线130的节距不同，在后续对测试结构进行电性测试的过程中，能够获取具有不同节距的第二金属线130与相邻层的第一金属线110之间相对应的垂直距离D。

本实施例中，第二待测互连层包括平行排布的多条第二金属线130，第二金属线130包括交替排布的第三子金属线102和第四子金属线103，且第三子金属线102和第四子金属线103之间部分交错。

具体地，通过将第三子金属线102和第四子金属线103交替排布，且第三子金属线102和第四子金属线103之间部分交错，使相邻第三子金属线102之间的距离、以及相邻第四子金属线103之间的距离变大，相应的，在形成测试结构的过程中，增大了与第三子金属线102电连接的互连结构(例如：第二电位加载部108)的形成工艺窗口，以及与第四子金属线103电连接的互连结构的形成工艺窗口，降低了相邻第三子金属线102与第四子金属线103相互短接的概率，从而在后续对测试结构进行电性测试的过程中，使获取的测试结果更加精确。

本实施例中，测试结构还包括：第一电位加载部107，位于介电层121中，且与第一待测互连层101电连接。

具体地，第一电位加载部107用于对第一待测互连层101加载第一电位。

本实施例中，第一电位加载部107的材料包括铜和铝中的一种或两种。具体地，铜和铝均为导电材料，导电性能较高且电阻率较低，在后续对测试结构进行电性测试的过程中，使测试结构中第一电位加载部107的电阻较低，从而有利于获得较为准确的测试结果。

本实施部例中，测试结构还包括：第二电位加载部108，位于介电层121中，且与第二待测互连层电连接。

具体地，第二电位加载部108用于对第二待测互连层加载第二电位，使相邻层第一待测互连层101和第二待测互连层之间产生电位差，从而利于后续获取相邻层第一待测互连层101和第二待测互连层之间电容值。

本实施例中，第二电位加载部108的材料包括铜和铝中的一种或两种。具体地，铜和铝均为导电材料，导电性能较高且电阻率较低，在后续对测试结构进行电性测试的过程中，使测试结构中第二电位加载部108的电阻较低，从而有利于获得较为准确的测试结果。

本实施例中，第二电位加载部108分别与第三子金属线102和第四子金属线103中未正对的部分电连接。

需要说明的是，第二电位加载部108分别与第三子金属线102和第四子金属线103中未正对的部分电连接，降低了相邻第三子金属线102和第四子金属线103之间相互短接的概率，从而有利于获得较为准确的测试结果。

还需要说明的是，第三子金属线102和第四子金属线103均包括第一部分a和第二部分b，且第三子金属线102的第一部分a和第四子金属线103的第一部分a为相正对的部分，第三子金属线102的第二部分b和第四子金属线103的第二部分b为未正对的部分。

图3是本发明半导体结构另一实施例对应的结构示意图。

本发明实施例与第一实施例的相同之处在此不再赘述，本发明实施例与第一实施例的不同之处在于：第一待测互连层(未标示)包括平行排布的多条第一金属线230，第二待测互连层(未标示)包括平行排布的多条第二金属线280，且第一金属线230和第二金属线280在同一投影面上的投影两两正交。

本实施例中，在多条第一金属线230中，相邻第一金属线230的节距大于或等于最小设计尺寸。

需要说明的是，相邻第一金属线230的节距大于或等于最小设计尺寸，在第一金属线230的形成工艺中，降低了形成第一金属线230的工艺难度，在后续对测试结构进行电性测试的过程中，提高了获取的每一条第二金属线280与每一条第一金属线230之间的有效耦合面积和电容值的准确度，相应的，也就使测试结果的精准度得到提高。

本实施例中，第一待测互连层包括平行排布的多条第一金属线230，第一金属线230包括交替排布的第一子金属线202和第二子金属线203，且第一子金属线202和第二子金属线203之间部分交错。

具体地，通过将第一子金属线202和第二子金属线203交替排布，且第一子金属线202和第二子金属线203之间部分交错，使相邻第一子金属线202之间的距离、以及相邻第二子金属线203之间的距离变大，相应的，在形成测试结构的过程中，增大了与第一子金属线202电连接的互连结构(例如：第一电位加载部207)的形成工艺窗口，以及与第二子金属线203电连接的互连结构的形成工艺窗口，降低了相邻第一子金属线202与第二子金属线203相互短接的概率，从而在后续对测试结构进行电性测试的过程中，使获取的测试结果更加精确。

本实施例中，第一电位加载部207分别与第一子金属线202和第二子金属线203中未正对的部分电连接。

需要说明的是，第一电位加载部207分别与第一子金属线202和第二子金属线203中未正对的部分电连接，降低了相邻第一子金属线202和第二子金属线203之间相互短接的概率，从而有利于获得较为准确的测试结果。

还需要说明的是，第一子金属线202和第二子金属线203均包括第三部分(未标示)和第四部分(未标示)，且第一子金属线202的第三部分和第二子金属线203的第三部分为相正对的部分，第一子金属线202的第四部分和第二子金属线203的第四部分为未正对的部分。

相应的，本发明还提供一种测试方法。图4是本发明测试方法一实施例的流程图。

本实施例中，测试方法包括以下基本步骤：

步骤S1：提供测试结构，测试结构包括基底、位于基底顶部的介电层、以及位于介电层内的多层待测互连层，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层。

步骤S2：对第一待测互连层加载第一电位，对第二待测互连层用于加载第二电位，第一电位与第二电位不相等。

步骤S3：对第一待测互连层加载第一电位，对第二待测互连层用于加载第二电位之后，获取第一待测互连层和第二待测互连层之间的有效耦合面积和电容值。

步骤S4：根据第一待测互连层和第二待测互连层之间的有效耦合面积和电容值，获得第一待测互连层和第二待测互连层之间的垂直距离。

本发明实施例通过对第一待测互连层加载第一电位，对第二待测互连层加载第二电位，即采用电性测试的方式来获得第一待测互连层和第二待测互连层之间的垂直距离，可以降低相邻的第一待测互连层和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层和第二待测互连层之间的垂直距离的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合图1至图2对本发明的具体实施例做详细的说明。

参考图1至图2，执行步骤S1：提供测试结构，测试结构包括基底、位于基底顶部的介电层、以及位于介电层内的多层待测互连层，待测互连层包括在纵向上相邻的第一待测互连层和第二待测互连层。

对测试结构的描述参考前述发明实施例的详细描述，在此不做赘述。

执行步骤S2：对第一待测互连层101加载第一电位，对第二待测互连层用于加载第二电位，第一电位与第二电位不相等。

本实施例通过采用电性测试的方式来获得第一待测互连层101和第二待测互连层之间的垂直距离D，可以降低相邻的第一待测互连层101和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层101和第二待测互连层之间的垂直距离D的准确性，同时，也提高了操作效率，此外，通过采用电性测试的方式来获得，还有利于减少产品的报废量，从而降低了工艺成本。

本实施例中，第一电位小于第二电位。具体地，通过对第一待测互连层101和第二待测互连层加载不同数值大小的电位，使相邻层第一待测互连层101和第二待测互连层之间形成电位差，在对测试结构进行电性测试的过程中，便于获取相邻层第一待测互连层101和第二待测互连层之间的电容值，从而获得相邻层第一待测互连层101和第二待测互连层之间的垂直距离D。

执行步骤S3：对第一待测互连层101加载第一电位，对第二待测互连层用于加载第二电位之后，获取第一待测互连层101和第二待测互连层之间的有效耦合面积和电容值。

本实施例中，获取每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值。

需要说明的是，多条第二金属线130的节距不同，在对测试结构进行电性测试的过程中，通过获取每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值，能够获取具有不同节距的第二金属线130与相邻层的第一金属线110之间相对应的垂直距离D。

本实施例中，获取第一待测互连层101和第二待测互连层之间的有效耦合面积的步骤中，有效耦合面积采用公式S＝l*w获得；其中，l代表第二金属线130沿第一方向的尺寸；w代表第二金属线130沿第二方向的尺寸。

执行步骤S4：根据第一待测互连层101和第二待测互连层之间的有效耦合面积和电容值，获得第一待测互连层101和第二待测互连层之间的垂直距离D。

具体地，根据第一待测互连层101和第二待测互连层之间的有效耦合面积和电容值获取垂直距离D，可以降低相邻的第一待测互连层101和第二待测互连层之间的介电层在切片制样过程中受应力影响而发生厚度变化的概率，从而提高获取第一待测互连层101和第二待测互连层之间的垂直距离D的准确性，

本实施例中，获得第一待测互连层101和第二待测互连层之间的垂直距离D的步骤中，获取每条第二金属线130与位于其底部下方的第一金属线110之间的垂直距离D。

具体地，第二金属线130的节距不同，需要获取每条第二金属线130与位于其底部下方的第一金属线110之间的垂直距离D。

本实施例中，获得第一待测互连层101和第二待测互连层之间的垂直距离D的步骤包括：选取任一条第二金属线130作为参考金属线；对参考金属线与其底部下方的第一金属线110之间的距离进行量测，得到第一垂直距离(图未示)；根据第一垂直距离、以及每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值，获取参考金属线之外的其他每条第二金属线130与位于其底部下方的第一金属线110之间的第二垂直距离D。

具体地，通过选取一个参考金属线，精准量测出述参考金属线与其底部下方的第一金属线110之间的距离，获得准确的第一垂直距离，然后利用第一垂直距离、以及每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值，使参考金属线之外的其他每条第二金属线130与位于其底部下方的第一金属线110之间的第二垂直距离D更加准确，从而使测试结果的精准度得到提高。

本实施例中，对参考金属线与其底部下方的第一金属线110之间的距离进行量测的方式包括光学关键尺寸量测。

需要说明的是，光学关键尺寸量测具有量测精度高等特点，可以实现对器件关键线条宽度及其他形貌尺寸的精确测量，通过采用光学关键尺寸量测的方式精准量测出述参考金属线与其底部下方的第一金属线110之间的距离，使获取的第一垂直距离精确度较高，相应的，也使获取的第二垂直距离D的精准度得到提高。

本实施例中，根据第一垂直距离、以及每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值，获取参考金属线之外的其他每条第二金属线130与位于其底部下方的第一金属线110之间的第二垂直距离D的步骤中，第二垂直距离D采用公式

需要说明的是，作为一种示例，多条第二金属线130的节距不同，在对测试结构进行电性测试的过程中，通过获取每条第二金属线130与位于其底部下方的第一金属线110之间的有效耦合面积和电容值，从而能够获取具有不同节距的第二金属线130与相邻层的第一金属线110之间相对应的垂直距离D。

在其他实施例中，多条第二金属线的中部分第二金属线的节距相同，相应的，获取参考金属线之外的其他每条第二金属线与位于其底部下方的第一金属线之间的第二垂直距离的步骤中，第二垂直距离采用公式

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。