一种数模转换器、数模转换电路和电子设备

技术领域

本申请涉及数字信号处理芯片技术领域，尤其涉及一种数模转换器、数模转换电路和电子设备。

背景技术

数模转换器(digital-to-analog converter，DAC)作为将数字信号转换为模拟电压信号的器件，在如今的电子器件领域具有不可或缺的作用。常见的数模转换器包括电流型数模转换器(current steering digital-to-analog converter，IDAC)和电阻型数模转换器(resistor digital-to-analog converter，RDAC)。随着芯片的高速发展，对数字信号的处理速率和处理精度的要求也越来越高。在对数字信号有着高速率高精度的处理要求的处理场景中，常常采用电流型数模转换器。

而对于电阻型数模转换器而言，在高速率要求的处理场景中，往往需要通过减小电阻的阻值来减小输出阻抗，从而增加信号处理的速率。而使用更小阻值的电阻又将增加电阻型数模转换器中的过电流开关的导通阻抗对数模转换器的线性度的影响。若通过增大过电流开关的尺寸来降低导通阻抗对数模转换器的线性度的影响，又会因增加过电流开关的尺寸而产生更大的寄生电容。故在现有的应用中，电阻型数模转换器难以实现保证高速率的同时还具有高精度。

发明内容

本申请实施例提供一种数模转换器、数模转换电路和电子设备，实现了让电阻型数模转换器具有高速率的同时还具有高精度。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供了一种数模转换器，该数模转换器包括第一电压端、第二电压端、控制单元和第一转换单元，第一转换单元包括N个第一开关、N个第一电阻；第一电压端用于输入第一电压；第二电压端用于输入第二电压；控制单元用于接收第一数字信号，第一数字信号包括N个码位，与N个第一开关一一对应，控制单元根据第一数字信号的N个码位分别控制N个第一开关，使得与N个第一开关对应的第一电阻的第一端被耦合至第一电压端或第二电压端；N个第一电阻的第二端被耦合至第一耦合点；第一耦合点用于输出与第一数字信号的N个码位对应的第一模拟信号。

在本申请实施例中，通过N个第一电阻分别对应输入的第一数字信号的N个码位的不同码位，以输入第一电阻的第一电压或第二电压对应第一数字信号的N个码位的取值。本申请实施例通过将第一电阻的第二端耦合至第一耦合点的方式，实现了将N个第一电阻等效并联。此时，所有的第一电阻都可等效为并联的连接方式，不论对应的第一电阻输入的是第一电压还是第二电压，其都要为整个第一转换单元提供电阻值，故而第一转换单元的等效阻值R

在一种可能的实施方式中，第一数字信号还包括E个码位，第一数字信号的E个码位低于第一数字信号的N个码位；数模转换器还包括电阻分压单元和第二转换单元；第二转换单元包括N个第二开关、N个第二电阻；控制单元还用于根据第一数字信号生成第二数字信号；第二数字信号包括N个码位，与N个第二开关一一对应，控制单元根据第二数字信号的N个码位分别控制N个第二开关，使得与N个第二开关对应的第二电阻的第一端被耦合至第一电压端或第二电压端；N个第二电阻的第二端被耦合至第二耦合点；第二耦合点用于输出与第二数字信号对应的第二模拟信号；第二数字信号的取值比第一数字信号的取值大；电阻分压单元的第一输入端耦合至第一耦合点，用于输入第一模拟信号，电阻分压单元的第二输入端耦合至第二耦合点，用于输入第二模拟信号；控制单元用于根据第一数字信号的E个码位控制电阻分压单元的输出端输出与第一数字信号的N个码位和第一数字信号的E个码位之和对应的第三模拟信号。

在本申请实施例中，通过将包括多个比特位的数字信号分段为高码位段的第一数字信号的N个码位和低码位段的第一数字信号的E个码位，同时，还生成了一个第二数字信号，该第二数字信号同样包括N个码位，且第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大。通过第一转换单元生成第一数字信号的N个码位对应的第一模拟信号，通过第二转换单元生成第二数字信号的N个码位对应的第二模拟信号。第一模拟信号通过第一耦合点输出至电阻分压单元的第一输入端；第二模拟信号通过第二耦合点输出至电阻分压单元的第二输入端。第三耦合点作为数模转换器的输出端输出第三模拟信号，第三模拟信号用于表达高码位段的第一数字信号的N个码位和低码位段的第一数字信号的E个码位组合为多码位段的数字信号后所对应的模拟信号。第一数字信号的E个码位作为低码位段的数字信号，用于控制第一电阻模块和第二电阻模块的阻值。当第一数字信号的E个码位的取值越低，则输出的第三模拟信号更趋近于第一模拟信号。当第一数字信号的E个码位的取值越高，则输出的第三模拟信号更趋近于第二模拟信号。

在一种可能的实施方式中，电阻分压单元具体包括输出选择开关和E个第三电阻；串联后的E个第三电阻的一端作为电阻分压单元的第一输入端与第一耦合点耦合，串联后的E个第三电阻的另一端作为电阻分压单元的第二输入端与第二耦合点耦合；控制单元用于根据第一数字信号的E个码位的取值，将输出选择开关的选择输入端耦合至第三耦合点，第三耦合点为E个第三电阻中的一个第三电阻的第一端或第二端，第三耦合点与第一耦合点之间的所有第三电阻的阻值之和与第一数字信号的E个码位的取值对应。

在本申请实施例中，E个第三电阻中，相邻两个第三电阻之间有一个第三电阻耦合点，则E个第三电阻有E-1个第三电阻耦合点，且串联的E个第三电阻中，首尾各有一个未连接其他第三电阻的端点。则以E-1个第三电阻耦合点加上首尾的两个端点，可以得到E个端点，根据第一数字信号的E个码位的取值，以该E个端点中的一个作为第三耦合点。当第一数字信号的E个码位的取值越小，则第三耦合点越靠近第一耦合点，反之，第三耦合点越靠近第二耦合点。在本申请实施例中，通过调整输出选择开关的耦合位置，即第三耦合点的位置，使得第二耦合点和第三耦合点之间的第三电阻的数量减少，从而降低位于第二耦合点和第三耦合点之间的第二电阻模块的阻值，并增加位于第一耦合点和第三耦合点之间的第一电阻模块的阻值。当第一数字信号的E个码位的取值越高，则输出的第三模拟信号更趋近于第二模拟信号。

在一种可能的实施方式中，数模转换器还包括第一桥接电阻；第一转换单元的输出端通过第一桥接电阻耦合至电阻分压单元的第一输入端。

在本申请实施例中，当数模转换器包括第一桥接电阻时，第一转换单元的等效阻值加上第二转换单元的等效阻值以及第一桥接电阻的阻值得到的阻值之和等于一个第三电阻的阻值。此时，通过调整第一桥接电阻的阻值，可以适当增加或减少第一转换单元和第二转换单元的等效阻值，进而可以更好地设置第一电阻和第二电阻的阻值。

在一种可能的实施方式中，数模转换器还包括第二桥接电阻；第二转换单元的输出端通过第二桥接电阻耦合至第二电阻模块的第二端。

在本申请实施例中，当数模转换器包括第二桥接电阻时，第一转换单元的等效阻值加上第二转换单元的等效阻值以及第二桥接电阻的阻值得到的阻值之和等于一个第三电阻的阻值。此时，通过调整第二桥接电阻的阻值，可以适当增加或减少第一转换单元和第二转换单元的等效阻值，进而可以更好地设置第一电阻和第二电阻的阻值。同样的，当数模转换器包括第二桥接电阻时，第一转换单元的等效阻值加上第二转换单元的等效阻值以及第一桥接电阻的阻值、第二桥接电阻的阻值得到的阻值之和等于一个第三电阻的阻值。此时，通过调整第一桥接电阻和第二桥接电阻的阻值，可以适当增加或减少第一转换单元和第二转换单元的等效阻值，进而可以更好地设置第一电阻和第二电阻的阻值。

在一种可能的实施方式中，第一数字信号的E个码位为温度计码；E个第三电阻的阻值相等。

在本申请实施例中，温度计码的每个码位对应一个第三电阻，且第三电阻的阻值相等。通过第三电阻的阻值的叠加时对应不同数值的叠加。在温度计码下的第三电阻阻值都相等，可以减少在不同的阻值的第三电阻输出不同的电压或电流作为模拟信号时，过大的电压或电流输出的模拟信号的偏差过大，对整体的模拟信号产生较大的干扰。

在一种可能的实施方式中，第二数字信号的N个码位为温度计码；N个第二电阻的阻值相等。

在本申请实施例中，温度计码下的第二电阻的阻值都相等，可以减少在不同的阻值的第二电阻输出不同的电压或电流作为模拟信号时，过大的电压或电流输出的模拟信号的偏差过大，对整体的模拟信号产生较大的干扰。

在一种可能的实施方式中，第二数字信号的N个码位为二进制码；N个第二电阻中，对应第二数字信号的N个码位中相邻码位的两个第二电阻之间，对应第二数字信号的N个码位中相邻码位的较低码位的第二电阻的阻值为对应第二数字信号N个码位中相邻码位的较高码位的第二电阻的阻值的两倍。

在本申请实施例中，使用二进制码作为第二数字信号的N个码位，其对应的第二电阻的数量相对于温度计码更少，适用于精度要求较低，且要求电阻数量较少的场景。

在一种可能的实施方式中，第一数字信号还包括M个码位；第一数字信号的M个码位高于第一数字信号的E个码位且低于第一数字信号的N个码位；第一转换单元还包括第一分段单元；第二转换单元还包括第二分段单元；第一分段单元的输出端与第一耦合点耦合至电阻分压单元的第一输入端；第二转换单元的输出端与第二耦合点耦合至电阻分压单元的第二输入端；控制单元还用于根据第一数字信号的M个码位控制第一分段单元向电阻分压单元的第一输入端输出与第一数字信号的M个码位所对应的第四模拟信号；生成第二数字信号的M个码位；第二数字信号的M个码位低于第二数字信号的N个码位；根据第二数字信号的M个码位控制第二分段单元向电阻分压单元的第二输入端输出与第二数字信号的M个码位所对应的第五模拟信号。

在本申请实施例中，例如有一个包括多个比特位的数字信号，将该包括多比特位的数字信号分段为高码位段的第一数字信号的N个码位和低码位段的第一数字信号的M个码位，通过第一数字信号的M个码位输入为并联型电阻分段电路的第一分段单元中，从而由第一分段单元输出与低码位段的第一数字信号的M个码位对应的第四模拟信号，通过第一开关和第一电阻配合，从第一耦合点处输出与高码位段的第一数字信号的N个码位对应的第一模拟信号，第一模拟信号和第四模拟信号之和，即用于表达该包括多个比特位的数字信号所对应的模拟信号。同时，适应性的，在第二转换单元中对应设置第二分段单元，此时第二数字信号的N个码位与第一数字信号的N个码位取值对应，但第二数字信号的M个码位的取值比第一数字信号的M个码位的取值大。

在一种可能的实施方式中，第一分段单元和第二分段单元为并联型电阻分段单元；并联型电阻分段单元包括与第一数字信号的M个码位或第二数字信号的M个码位一一对应的M个第四开关、M个第四电阻；控制单元用于根据第一数字信号的M个码位或第二数字信号的M个码位分别控制M个第四开关，使得与M个第四开关对应的第四电阻的第一端被耦合至第一电压端或第二电压端；M个第四电阻的第二端耦合至第四耦合点；第四耦合点用于输出与第一数字信号的M个码位所对应的第四模拟信号或与第二数字信号的M个码位所对应的第五模拟信号。

在本申请实施例中，通过多个第四电阻等效并联的方式实现并联型电阻分段单元，可以保证整体电路的等效阻值和输出阻抗保持恒定。

在一种可能的实施方式中，并联型电阻分段单元还包括第三桥接电阻；第四耦合点耦合至第三桥接电阻的第一端；第三桥接电阻的第二端作为并联型电阻分段单元的输出端。

在本申请实施例中，并联型电阻分段电路的等效阻值需要为第一数字信号的N个码位的最低比特位所对应的第一电阻的阻值。故在对多比特位的数字信号进行分段后，需要调整并联型电阻分段电路中的第四电阻和第一转换单元中的第一电阻的阻值对应关系。因为并联型电阻分段电路的等效阻值远远小于第四数字信号的最高码位对应的第四电阻的阻值(在二进制码下为阻值最小的第四电阻)，而并联型电阻分段电路的等效阻值又需要等于第一数字信号的N个码位的最低码位所对应的第一电阻的阻值(在二进制下为最大的第一电阻的阻值)。在这种情况下，需要第四电阻具有较大的阻值(尤其是在第四数字信号为二进制码时，第四数字信号的最低比特位所对应的第四电阻的阻值需要非常大)。在设置第三桥接电阻之前，并联型电阻分段电路的等效阻值为并联的第四电阻的等效电阻之和。而当设置了第三桥接电阻后，并联型电阻分段电路的等效阻值为并联的第四电阻的等效电阻之和再加上第三桥接电阻的阻值。故通过设置第三桥接电阻，可以在分段的过程中，无需设置过大阻值的第四电阻，增加了方案的实现可能性，同时，对第四电阻和第一电阻之间的阻值对应关系的设置也更加灵活，可以通过调整第三桥接电阻的阻值进行适应性调整。

在一种可能的实施方式中，第一数字信号的M个码位或第二数字信号的M个码位为二进制码；在M个第四电阻中，对应第一数字信号的M个码位或第二数字信号的M个码位中相邻码位的两个第四电阻之间，对应第一数字信号的M个码位或第二数字信号的M个码位中相邻码位的较低码位的第四电阻的阻值为对应第一数字信号的M个码位或第二数字信号的M个码位中相邻码位的较高码位的第四电阻的阻值的两倍。

在本申请实施例中，使用二进制码作为第四数字信号，其对应的第四电阻的数量相对于温度计码更少，适用于精度要求较低，且要求电阻数量较少的场景。

在一种可能的实施方式中，第一数字信号的M个码位或第二数字信号的M个码位为温度计码；M个第四电阻的阻值相等。

本申请实施例中，温度计码下的第四电阻的阻值都相等，可以减少在不同的阻值的第四电阻输出不同的电压或电流作为模拟信号时，过大的电压或电流输出的模拟信号的偏差过大，对整体的模拟信号产生较大的干扰。

在一种可能的实施方式中，第二转换单元还包括第五电阻；第五电阻的第一端耦合至第一电压端以输入第一电压或耦合至第二电压端以输入第二电压；第五电阻的第二端用于耦合至第一耦合点；第五电阻的阻值等于与第二数字信号的最低码位所对应的电阻的阻值。

本申请实施例通过设置第五电阻，可用于更好地表达数模转换输出的模拟信号，且可以对指示的数值进行进位。

在一种可能的实施方式中，第二转换单元还包括第五开关；第五电阻的第一端与第五开关耦合；控制单元用于控制第五电阻的第一端通过第五开关耦合至第一电压端或控制第五电阻的第一端通过第五开关耦合至第二电压端。

本申请实施例通过控制单元控制第五开关，以调整向第五电阻输入为高电压的第一电阻或者为低电压的第二电压。

在一种可能的实施方式中，第一数字信号的N个码位为二进制码；在N个第一电阻中，对应第一数字信号的N个码位中相邻码位的两个第一电阻之间，对应第一数字信号的N个码位中相邻码位的较低码位的第一电阻的阻值为对应第一数字信号的N个码位中相邻码位的较高码位的第一电阻的阻值的两倍。

在本申请实施例中，使用二进制码作为第一数字信号的N个码位，其对应的第一电阻的数量相对于温度计码更少，适用于精度要求较低，且要求电阻数量较少的场景。

在一种可能的实施方式中，第一数字信号的N个码位为温度计码；N个第一电阻的阻值相等。

在本申请实施例中，温度计码下的第一电阻的阻值都相等，可以减少在不同的阻值的第一电阻输出不同的电压或电流作为模拟信号时，过大的电压或电流输出的模拟信号的偏差过大，对整体的模拟信号产生较大的干扰。

在一种可能的实施方式中，第一转换单元还包括第六电阻；第六电阻的第一端耦合至第一电压端以输入第一电压或耦合至第二电压端以输入第二电压；第六电阻的阻值等于与第一数字信号的最低码位所对应的电阻的阻值。

在本申请实施例中，通过设置第六电阻，可用于更好地表达数模转换输出的模拟信号，且可以对输出的模拟信号所指示的数值进行进位。

在一种可能的实施方式中，第一转换单元还包括第六开关；第六电阻的第一端与第六开关耦合；控制单元用于控制第六电阻的第一端通过第六开关耦合至第一电压端或控制第六电阻的第一端通过第六开关耦合至第二电压端。

本申请实施例通过控制单元控制第六开关，以调整向第六电阻输入为高电压的第一电阻或者为低电压的第二电压。

第二方面，提供了一种数模转换电路，包括如第一方面所记载的电阻型数模转换器和驱动放大器；驱动放大器耦合至电阻型数模转换器的输出端；电阻型数模转换器用于输入数字信号，并生成模拟信号输出至驱动放大器，驱动放大器用于对模拟信号进行放大。

第三方面，一种电子设备，包括如上第一方面所记载的电阻型数模转换器或包括如上第二方面所记载的数模转换电路；电阻型数模转换器或数模转换电路用于根据输入的数字信号生成模拟信号。

关于第二方面和第三方面的技术效果的描述可参考上述第一方面的相关描述。

附图说明

图1为本申请实施例提供的一种数模转换器的结构示意图；

图2为本申请实施例提供的又一种数模转换器的结构示意图；

图3为本申请实施例提供的一种电子设备的结构示意图；

图4为本申请实施例提供的又一种电子设备的结构示意图；

图5为本申请实施例提供的一种数模转换器的结构示意图；

图6为本申请实施例提供的一种第一开关的结构示意图；

图7为本申请实施例提供的又一种数模转换器的结构示意图；

图8为本申请实施例提供的又一种数模转换器的结构示意图；

图9为本申请实施例提供的又一种数模转换器的结构示意图；

图10为本申请实施例提供的一种电阻分压单元的结构示意图；

图11为本申请实施例提供的有一种数模转换器的结构示意图；

图12为本申请实施例提供的一种并联型电阻分段单元的结构示意图；

图13为本申请实施例提供的又一种并联型电阻分段单元的结构示意图；

图14为本申请实施例提供的又一种并联型电阻分段单元的结构示意图；

图15为本申请实施例提供的一种第二转换单元的结构示意图。

具体实施方式

需要说明的是，本申请实施例涉及的术语“第一”、“第二”等仅用于区分同一类型特征的目的，不能理解为用于指示相对重要性、数量、顺序等。

本申请实施例涉及的术语“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例涉及的术语“耦合”、“连接”应做广义理解，例如，可以指物理上的直接连接，也可以指通过电子器件实现的间接连接，例如通过电阻、电感、电容或其他电子器件实现的连接。

首先对本申请实施例的一些基础概念进行解释说明：

数模转换器(digital-to-analog converter，DAC)作为将数字信号转换为模拟电压信号的器件，在如今的电子器件领域具有不可或缺的作用。常见的数模转换器包括电流型数模转换器(current steering digital-to-analog converter，IDAC)和数模转换器(resistor digital-to-analog converter，RDAC)。随着芯片的高速发展，对数字信号的处理速率和处理精度的要求也越来越高。在对数字信号有着高速率高精度的处理要求的处理场景中，常常采用电流型数模转换器，而数模转换器则难以应用于高速率和高精度的处理场景中。

本申请实施例提供了一种数模转换器，如图1所示，该数模转换器1通过将电阻分段进行分压的方式，最终实现对包含多个比特位的数字信号所对应的模拟信号进行高精度的反馈。但该实施例需要增加多个缓存器11，增加了器件成本和面积。

本申请实施例还提供了一种数模转换器，如图2所示，该数模转换器1包括两个高段串联单元14和一个低段串联单元15。将一个包括多个比特位的数字信号分段为包括高码位段的高段数字信号和包括低码位段的低段数字信号。每个高段串联单元14中包括与高段数字信号的比特位对应的多个高段电阻12。其中一个高段串联单元14的输入端用于输入正电压，另一个高段串联单元14的输入端用于输入负电压。低段串联单元15中包括多个串联的低段电阻13，且串联后的多个低段电阻13的两端分别与两个高段串联单元14的输出端对应耦合。通过低段数字信号的取值对应选择多个低段电阻13中的某一个低段电阻13的第一端或第二端作为耦合点以输出模拟信号。

本申请实施例实现了在通过高段串联单元14输出与高段数字信号对应的模拟信号至低段串联单元15后，再通过低段串联单元15输出结合低段数字信号和高段数字信号的数字信号所对应的模拟信号。但在高段串联单元14和低段串联单元15中需要增加过电流开关以选择不同数量及阻值的高段电阻12和低段电阻13以输出模拟信号。而对于电阻型的数模转换器1而言，在高速率要求的处理场景中，往往需要通过减小高段电阻12和低段电阻13的阻值来减小输出阻抗，从而增加信号处理的速率。而使用更小阻值的电阻又将增加电阻型的数模转换器1中的过电流开关的导通阻抗对数模转换器1的线性度的影响。若通过增大过电流开关的尺寸来降低过电流开关的导通阻抗对数模转换器1的线性度的影响，又会因增加过电流开关的尺寸而产生更大的寄生电容。故在实际的应用中，数模转换器难以实现保证高速率的同时还具有高精度。

本申请实施例提供了一种电子设备，如图3所示，该电子设备2包括数模转换器3。或者，如图4所示，该电子设备2包括数模转换电路，该数模转换电路包括数模转换器3和驱动放大器4。该数模转换器3或该数模转换电路用于根据输入的数字信号生成模拟信号。

示例性地，该电子设备2可以为三角积分调变器(sigma selta modulator，SDM)、逐次求近寄存器(successive approximation register，SAR)、传感器、数字图形处理器、音频处理器等。

如图5所示，数模转换器3包括第一电压端、第二电压端、控制单元30和第一转换单元31。第一电压端用于提供第一电压；第二电压端用于提供第二电压；控制单元30用于输入第一数字信号，该第一数字信号包括N个码位；该第一转换单元31包括与第一数字信号的N个码位一一对应的N个第一开关311、N个第一电阻312；如图6所示，N个第一开关311的第一端用于输入第一电压，N个第一开关311的第二端用于输入第二电压；每个第一开关311的第三端耦合至对应的第一电阻312的第一端；每个第一开关311的受控端用于输入第一数字信号的N个码位中的一个码位，以受第一数字信号的控制将第一开关311的第一端与第一开关311的第三端导通，或受第一数字信号的控制将第一开关311的第二端与第一开关311的第三端导通。如图5所示，N个第一电阻312的第二端被耦合至第一耦合点314；第一耦合点314作为第一转换单元31的输出端，用于输出与第一数字信号的N个码位相对应的第一模拟信号。

在本申请实施例中，通过将所有的第一电阻312分别对应第一数字信号的N个码位中的一个码位，再根据码位的取值选择输入第一电压或第二电压，然后所有的第一电阻312的第二端作为输出端耦合至第一耦合点314。通过第一耦合点314输出与第一数字信号的N个码位对应的第一模拟信号。此时，所有的第一电阻312都可等效为并联的连接方式，不论对应的第一电阻输入的是第一电压还是第二电压，其都要为整个第一转换单元31提供电阻值，故而第一转换单元31的等效阻值R1为所有第一电阻312等效并联后的阻值，其小于第一电阻312的阻值，且为恒定的电阻值。示例性地，当输入的第一数字信号的N个码位为固定的二进制码时，第一转换单元31的输出阻抗Rout＝R

在一些可能的实施方式中，第一数字信号的N个码位为二进制码。

示例性地，以第一数字信号包括四个码位的二进制码为例，即第一数字信号的N个码位可表示为xxxx，第一电压为高电压，第二电压为低电压。此时，N为二进制码的比特位数，即为4。4个第一开关311的受控端分别对应输入第一数字信号的0比特位、1比特位、2比特位和3比特位，当对应的比特位的取值为高时，导通第一开关311的第一端和第三端，以向第一电阻312输出为高电压的第一电压；当对应的比特位的取值为低时，导通第一开关311的第二端和第三端，以向第一电阻312输出为低电压的第二电压。

在本申请实施例中，通过第一电压和第二电压的不同电压值来对应各比特位为0或1的相应取值，当某一比特位为1时，代表取值为高，则用为高电压的第一电压代表该取值，当某一比特位为0时，代表取值为低，则用为低电压的第二电压代表该取值。同时，不同比特位代表着不同的数字大小，以1000、0100、0010、0001为例，1000的1为3比特位的取值，其代表十进制数8。0100为2比特位的取值，其代表十进制数4。0010为1比特位的取值，其代表十进制数2。0001为0比特位的取值，其代表十进制数1。可以看出，在二进制码的情况下，相邻两个比特位中，高比特位的取值为低比特位的取值的两倍。故对于多个代表不同比特位的第一电阻312。根据其对应的比特位的高低，可以为不同比特位对应的第一电阻312赋予不同的阻值，越高的比特位对应的第一电阻312的阻值越低，当输入同样的电压时(如第一电压)，阻值越低的第一电阻312对第一电压分压越少，从而可以输出更高电压值来对应更高比特位的取值。

示例性地，当第一数字信号的N个码位为二进制码时，相邻两个比特位所对应的两个第一电阻312中，低比特位的第一电阻312的阻值为高比特位的第一电阻312的阻值的两倍。

在一些可能的实施方式中，第一数字信号的N个码位为温度计码。

示例性地，N个第一电阻312的阻值相等。

示例性地，温度计码与二进制码之间的转换关系为：温度计码的位宽＝2

表1 3比特位的二进制码和温度计码对比表

在本申请实施例中，当采用二进制码控制开关来实现输出对应的模拟信号时，因二进制码的每个比特位所对应的电阻的阻值不同，高比特位所对应的电阻的阻值较小，输出的电压或电流较大，低比特位的电阻的阻值过大，输出的电压或电流较小。在输出完全不同的电压或电流作为模拟信号时，较大的模拟在输出时会产生更大的干扰误差，从而影响整体的精确度，而在采用温度计码的形式下。每个温度计码的码位实质上对应着十进制下的数值1，故每个温度计码的码位所对应的电阻阻值相等，可以减少此类干扰误差的产生。

示例性地，如图5所示的第一转换单元31中，还可以将第一电阻312的个数改为两倍，并将第一开关311修改为两倍数量的单刀单掷开关，双倍的第一电阻312中的一半第一电阻312通过对应的单刀单掷开关输入第一电压，另一半第一电阻312通过对应的单刀单掷开关输入第二电压；每个输入第一电压的第一电阻312分别对应第一数字信号的N个码位中的一个码位；每个输入第二电压的第一电阻312同样分别对应第一数字信号N个码位中的一个码位；第一数字信号的N个码位中一个码位控制对应的输入第一电压的第一电阻312和对应的输入第二电压的第一电阻312共两个第一电阻312中的一个第一电阻312耦合至第一耦合点314。本实施例中的采用单刀单掷开关的实现方式本质上的原理与采用第一开关311的原理一致。

在一些可能的实施方式中，当第一数字信号的比特位较多时，可采用分段的方式来实现在具有较多个比特位的数字信号的情况下，实现高速率和高精度的数模转换。

可选地，一种分段方式为：输入一段包括多个码位的第一数字信号，将该第一数字信号分段为在高位段的N个码位和在低位段的E个码位。同时，还生成一个与第一数字信号的高位段的N个码位对应的第二数字信号，该第二数字信号包括N个码位，且第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大。如图7所示，数模转换器3还包括第二转换单元32和电阻分压单元33。如图8所示，电阻分压单元33包括第一电阻模块331、第二电阻模块332；第一电阻模块331的第一端与第一转换单元31的输出端(即第一耦合点314)耦合，第一电阻模块331的第二端与第二电阻模块332的第一端耦合至第三耦合点333；第二电阻模块332的第二端与第二转换单元32的输出端耦合；第三耦合点333作为数模转换器3的输出端。

如图9所示，第二转换单元32包括N个第二开关321、N个第二电阻322和第二分段单元323；N个第二开关321的第一端用于输入第一电压，N个第二开关321的第二端用于输入第二电压；每个第二开关321的第三端耦合至对应的第二电阻322的第一端；每个第二开关321的受控端用于输入第二数字信号的N个码位中的一个码位，以受第二数字信号的控制将第二开关321的第一端与第二开关321的第三端导通，或受第二数字信号的控制将第二开关321的第二端与第二开关321的第三端导通；第二分段单元323的第一端用于输入第一电压或第二电压；N个第二电阻322的第二端耦合至第二耦合点324；第二耦合点324作为第二转换单元32的输出端，用于输出与第二数字信号的N个码位对应的第二模拟信号。

在本申请实施例中，通过将包括多个码位的第一数字信号分段为位于高码位段的第一数字信号的N个码位和位于低码位段的第一数字信号的E个码位，同时，还生成了一个第二数字信号，该第二数字信号包括N个码位，且第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大(例如第一数字信号的N个码位取值为13(10)，第二数字信号的N个码位取值为14(10))。通过第一转换单元31生成第一数字信号的N个码位对应的第一模拟信号，通过第二转换单元32生成第二数字信号的N个码位对应的第二模拟信号。第一模拟信号通过第一耦合点314输出至第一电阻模块331；第二模拟信号通过第二耦合点324输出至第二电阻模块332。第三耦合点333作为数模转换器3的输出端输出第三模拟信号，第三模拟信号用于表达高码位段的第一数字信号的N个码位和低码位段的第一数字信号的E个码位组合为多个码位的第一数字信号后所对应的模拟信号(例如，第一数字信号为二进制信号1010 1011，则可以分段为高码位段的1010(对应第一数字信号的N个码位)和低码位段的1011(对应第一数字信号的E个码位)，此时N为4，E为4)。第一数字信号的E个码位作为低码位段的数字信号，用于控制第一电阻模块331和第二电阻模块332的阻值。当第一数字信号的E个码位的取值越低，则第二电阻模块332的阻值越高，第一电阻模块331的阻值越低，此时输出的第三模拟信号更趋近于第一模拟信号。当第一数字信号的E个码位的取值越高，则第二电阻模块332的阻值越低，第一电阻模块331的阻值越高，此时输出的第三模拟信号更趋近于第二模拟信号。

示例性地，第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大1。

在本申请实施例中，第二数字信号的N个码位的取值与第一数字信号的N个码位的取值之间的差值，即可代表第一数字信号的E个码位的取值范围，当第一数字信号的N个码位和第一数字信号的E个码位之间为连续的码位时，则第一数字信号的E个码位取到最大值后，再加1即对应为第一数字信号的N个码位中的最低码位值为1。此时，将第二数字信号的N个码位的取值设置为比第一数字信号的N个码位的取值大1，可以更好地用第三模拟信号来指示第一数字信号的N个码位和第一数字信号的E个码位结合得到的第一数字信号的取值。但当第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大不为1的值时，通过调整第一电阻模块331和第二电阻模块332的阻值与第一电阻312和第二电阻322之间的阻值对应关系，也可以实现通过第三模拟信号来指示第一数字信号的N个码位和第一数字信号的E个码位结合得到的第一数字信号的取值。

在一些可能的实施方式中，第二数字信号的N个码位为二进制码。

示例性地，当第二数字信号的N个码位为二进制码时，相邻两个比特位所对应的两个第二电阻322中，低比特位的第二电阻322的阻值为高比特位的第二电阻322的阻值的两倍。

示例性地，第二分段单元323的阻值等于第二数字信号的N个码位中的最低比特位所对应的第二电阻322的阻值。

在一些可能的实施方式中，第二数字信号的N个码位为温度计码。

示例性地，当第二数字信号的N个码位为温度计码时，N个第二电阻322的阻值相等。

示例性地，当第二数字信号的N个码位为温度计码时，第二分段单元323的阻值等于第二电阻322的阻值。

关于第二数字信号的N个码位为二进制码和温度计码时，第二转换单元32中关于第二分段单元323、第二电阻322的相关技术效果描述可参考上述第一数字信号的N个码位为二进制码和温度计码的相关描述，不再赘述。

在一些可能的实施方式中，如图10所示，电阻分压单元33具体包括输出选择开关334和E个第三电阻330；E个第三电阻330串联后的一端与第一耦合点314耦合，另一端与第二耦合点324耦合；输出选择开关334的选择输入端用于受控于第一数字信号的E个码位耦合至E个第三电阻330中的一个第三电阻330的第一端或第二端，且输出选择开关334的选择输入端与一个第三电阻330的第一端或第二端的耦合点作为第三耦合点333；第三耦合点333与第一耦合点314之间的第三电阻330用于构成第一电阻模块331，第三耦合点333与第二耦合点324之间的第三电阻330用于构成第二电阻模块332。

在本申请实施例中，当第一数字信号的E个码位的取值越高，则输出的第三模拟信号更趋近于第二模拟信号，那么通过调整输出选择开关334的选择输入端的耦合位置，即第三耦合点333的位置，使得第二耦合点324和第三耦合点333之间的第三电阻330的数量减少，从而降低位于第二耦合点324和第三耦合点333之间的第二电阻模块332的阻值，并增加位于第一耦合点314和第三耦合点333之间的第一电阻模块331的阻值。

示例性地，当第一数字信号的E个码位为温度计码时，第三电阻330的个数E的取值为2

在本申请实施例中，当第一数字信号的E个码位为温度计码时，以第一数字信号的低码位段为四比特位的二进制码所对应的温度计码为例，则需要15个码位，分别为1码位到15码位。当第一数字信号的E个码位的取值为0(10)时，第三耦合点333与第一耦合点314重合，即第二电阻模块332包括15个第三电阻330，第一电阻模块331包括0个第三电阻330。此时，第二模拟信号和第一模拟信号并联后从第三耦合点333输出，但第一模拟信号从第一转换单元31的第一耦合点314输出后，无需经过任何第三电阻330的分压，而第二模拟信号从第二转换单元32的第二耦合点324输出后，经过15个第三电阻330，再输出至第三耦合点333，最终输出的第三模拟信号等于第一模拟信号的值。同理，当第三模拟信号的取值为15(10)时，第三耦合点333与第二耦合点324重合，此时，第二模拟信号无需经过第三电阻330的分压即可输出至第三耦合点333，而第一模拟信号需要经过15个第三电阻330后方能输出至第三耦合点333，此时输出的第三模拟信号的值等于第二模拟信号。

示例性地，在第二数字信号的N个码位的取值比第一数字信号的N个码位的取值大1的情况下，在本申请实施例中，在如图7、图8、图9和图10所示的数模转换器3中，第一转换单元31的等效阻值加上第二转换单元32的等效阻值之和，需要等于一个第三电阻330的阻值。

在一些可能的实施方式中，如图11所示，数模转换器3还包括第一桥接电阻34，第一转换单元31的输出端(即第一耦合点314)通过第一桥接电阻34耦合至第一电阻模块331的第一端。

在一些可能的实施方式中，如图11所示，数模转换器3还包括第二桥接电阻35，第二转换单元32的输出端(即第二耦合点324)通过第二桥接电阻35耦合至第二电阻模块的第二端。

在本申请实施例中，当数模转换器3包括第一桥接电阻34时，第一转换单元31的等效阻值加上第二转换单元32的等效阻值以及第一桥接电阻34的阻值得到的阻值之和等于一个第三电阻330的阻值。此时，通过调整第一桥接电阻34的阻值，可以适当增加或减少第一转换单元31和第二转换单元32的等效阻值，进而可以更好地设置第一电阻312和第二电阻322的阻值。

同理，当数模转换器3包括第二桥接电阻35时，第一转换单元31的等效阻值加上第二转换单元32的等效阻值以及第二桥接电阻35的阻值得到的阻值之和等于一个第三电阻330的阻值。此时，通过调整第二桥接电阻35的阻值，可以适当增加或减少第一转换单元31和第二转换单元32的等效阻值，进而可以更好地设置第一电阻312和第二电阻322的阻值。

同样的，当数模转换器3包括第二桥接电阻35时，第一转换单元31的等效阻值加上第二转换单元32的等效阻值以及第一桥接电阻34的阻值、第二桥接电阻35的阻值得到的阻值之和等于一个第三电阻330的阻值。此时，通过调整第一桥接电阻34和第二桥接电阻35的阻值，可以适当增加或减少第一转换单元31和第二转换单元32的等效阻值，进而可以更好地设置第一电阻312和第二电阻322的阻值。

示例性地，第一转换单元31的等效阻值与第一桥接电阻34的阻值之和可以等于第二转换单元32的等效阻值与第二桥接电阻35的阻值之和。可选地，此时，第一转换单元31的等效阻值可以等于第二转换单元32的等效阻值，第一转换单元31的等效阻值也可以不等于第二转换单元32的等效阻值。

在本申请实施例中，对第一转换单元31、第二转换单元32、第一桥接电阻34和第二桥接电阻35各自的等效阻值或阻值并不加以限定，四者之间可以完全相等，部分相等或者完全不等，只需要满足四者的等效阻值或阻值之和等于一个第三电阻330的阻值即可。

在一些可能的实施方式中，如图5所示，第一转换单元31还包括第五电阻315；第五电阻315的阻值等于第一数字信号的最低码位所对应的电阻值。第五电阻315的第一端固定耦合至第一电压端用于输入第一电压，或者第五电阻315的第一端固定耦合至第二电压端用于输入第二电压；第五电阻315的第二端耦合至第一耦合点314。

示例性地，以第一数字信号包括N个码位，N个码位为温度计码为例，则包括N个第一电阻312。每个第一电阻312对应输出一路电压，则第一耦合点312处根据第一数字信号的N个码位的取值不同，以一个第一电阻312对应的码位取值为1时输出的一路电压的值为1/N为例，则第一耦合点312处可以输出值为0/N、1/N、2/N、…、N/N的电压。而当设置一个第五电阻315后。当第五电阻315固定耦合在第二电压端时，第五电阻315固定输出值为0/(N+1)的电压，而第一耦合点312处可以输出值为0/(N+1)、1/(N+1)、2/(N+1)、…、N/(N+1)的电压，可用于表达二进制的数字0到N，且此时，更有利于第一转换单元31进行进位计算。而当第五电阻315固定耦合在第一电压端时，第五电阻315固定输出值为1/(N+1)的电压，而第一耦合点312处可以输出值为1/(N+1)、2/(N+1)、…、(N+1)/(N+1)的电压，可用于表达二进制的数字1到N+1。此时第五电阻315的阻值为第一数字信号的N个码位中的最低码位对应的第一电阻312的阻值。

在一些可能的实施方式中，如图5所示，第一转换单元31还包括第五开关316。第五电阻315的第一端与第五开关316耦合；所述控制单元30用于控制所述第五电阻315的第一端通过所述第五开关316耦合至所述第一电压端或控制所述第五电阻315的第一端通过所述第五开关316耦合至所述第二电压端。

在本申请实施例中，通过控制单元30控制第五开关315将第五电阻315的第一端耦合至第一电压端或第二电压端，以实现第一转换单元31表示值。

在一些可能的实施方式中，如图9所示，第二转换单元32还包括第六电阻325；第六电阻325的阻值等于第二数字信号的N个码位中的最低码位所对应的电阻值。第六电阻325的第一端固定耦合至第一电压端用于输入第一电压，或者第六电阻325的第一端固定耦合至第二电压端用于输入第二电压；第六电阻325的第二端耦合至第二耦合点324。

在一些可能的实施方式中，如图9所示，第二转换单元32还包括第六开关326。第六电阻325的第一端与第六开关326耦合；所述控制单元30用于控制所述第六电阻325的第一端通过所述第六开关326耦合至所述第一电压端或控制所述第六电阻325的第一端通过所述第六开关326耦合至所述第二电压端。

本申请实施例关于第六电阻315和第六开关326的技术效果的描述可参考上述关于第五电阻315和第五开关325的相关描述，故不再赘述。

在一些可能的实施方式中，对包括多个取值连续增加1的一组数字信号进行数模转换。

示例性地，对包括多个取值连续加1的一组数字信号(例如取值为010 011(2)、010100(2)、010 101(2)、010 110(2)、…、111 111(2))，对该一组数字信号中的每一个数字信号，分段为高码位段的第一数字信号的N个码位和低码位段的第一数字信号的E个码位。将低码位段的第一数字信号的E个码位输入电阻分压单元，以控制第一电阻模块331和第二电阻模块332的阻值。如图10所示，以一个六比特位的数字信号010 011(2)为例，分段为高码位段的3比特位数字信号010(2)(即第一数字信号的N个码位)和低码位段的3比特位数字信号011(2)(即第一数字信号的E个码位)，将高码位段的3比特位数字信号010(2)输入到第一转换单元31中，再生成一个比高码位段的3比特位数字信号010(2)的取值大1的3比特位数字信号011(2)(即第二数字信号的N个码位)输入到第二转换单元32中，然后将低码位段的3比特位数字信号011(2)输入到电阻分压单元33中，此时第一数字信号的E个码位作为低码位段，为3比特位数字信号，则有2

方式一：将输入第一转换单元31中的第一数字信号的N个码位的取值加1，将输入第二转换单元32中的第二数字信号的N个码位的取值加1，并将电阻分压单元33中的输出选择开关334重新耦合至代表最低值的耦合点，即第三耦合点333靠近第一耦合点314。然后再继续依次将输入电阻分压单元33中的第一数字信号的E个码位的取值加1，以分别对一组数字信号中的连续取值加1的多个数字信号进行数模转换。

方式二：将输入第一转换单元31中的第一数字信号的N个码位的取值加2。此时以第二转换单元32中输入的第二数字信号的N个码位作为将要进行数模转换的数字信号的高码位段，然后以将要进行数模转换的数字信号的低码位段的E个码位作为第一数字信号的E个码位来控制输出选择开关334将第三耦合点333从靠近第二转换单元32的第二耦合点324的位置逐渐靠近第一耦合点314。当第三耦合点333与第一耦合点314重合或者与第一桥接电阻34的输出端耦合时，代表第一数字信号的E个码位已经计数达到最高位，无法再取更大的值。此时，将输入第二转换单元32的第二数字信号的N个码位的取值加2，以输入第一转换单元31的第一数字信号的N个码位重新作为将要进行数模转换的数字信号的高码位段，将将要进行数模转换的第一数字信号的低码位段的E个码位的取值继续逐次加一，以表达对取值逐渐加1的数字信号的数模转换。此时，第三耦合点333从第一耦合点314逐渐靠近第二耦合点324。以此类推，以第一数字信号的N个码位和第二数字信号的N个码位交替作为进行数模转换的数字信号的高码位段。在使用方式二的处理时，在如图9所示的结构中，第一转换单元31的等效阻值等于第二转换单元32的等效阻值，并等于第三电阻330的阻值的一半时，方式二在实现数模转换时的微分非线性(differential nonlinearity，DNL)较佳。在如图11所示包括第一桥接电阻34和第二桥接电阻35的结构中，第一转换单元31的等效阻值和第一桥接电阻34的阻值之和，等于第二转换单元32的等效阻值和第二桥接电阻34的阻值之和，并等于第三电阻330的阻值的一半时，方式二在实现数模转换时的微分非线性(differential nonlinearity，DNL)较佳。

在本申请实施例中，上述方式一的方法，每次作为低码位段的第一数字信号的E个码位的取值达到最高，需要向高码位段进位时，需要同时改变输入的第一数字信号的N个码位的取值、第二数字信号的N个码位的取值，还需要调整输出选择开关334的选择输入端的耦合点。而采用方式二的方式时，每次从电阻分压单元33的第一数字信号的E个码位进位到高码位段时，只需要改变第一数字信号的N个码位或第二数字信号的N个码位中的一个的取值即可，操作更加方便快捷。

示例性地，如图5、图9所示，以输入四比特位的数据信号为例，第一转换单元31的第五电阻315和/或第二转换单元32的第六电阻325可以固定输入为高电压的第一电压以实现1(10)到16(10)的数值表达，或者固定输入为低电压的第二电压以实现0(0)到15(10)的表达。当需要改变输入第一转换单元31或第二转换单元32的取值时，可以通过控制单元30来控制第五开关316或第六开关326切换输入第五电阻315或第六电阻325的电压为第一电压或第二电压。例如，以输入第一转换单元31的第一数字信号的N个码位作为进行数模转换的数字信号的高码位段。若第一转换单元31和第二转换单元32都可以表达4比特位的数字信号，则当第一数字信号的N个码位的取值为15(10)时，若电阻分压单元33的取值达到最大，需要向高码位段进位，而在上述方式一的实施例中，第一转换单元31可以通过调整输入第五电阻315的电压为第一电压，以实现16(10)的取值表达，但第二转换单元32却无法实现对第二数字信号的N个码位进行17(10)的表达，此时，采用上述方式二的实施例时，将第二转换单元32中输入第六电阻325的电压从第二电压切换为第一电压，则第二转换单元32可以输入取值为16(10)的第二数字信号的N个码位，此时以第二数字信号的N个码位作为进行数模转换的数字信号的高码位段，从而实现继续进行后续数字信号的数模转换。

可选地，另一种分段方式为：将一段包括多个比特位的数字信号分段为高码位段的第一数字信号的N个码位和低码位段的第一数字信号的M个码位。如图5所示，在第一转换单元中设置第一分段单元313。第一分段单元313设置为并联型电阻分段单元。如图12所示，该并联型电阻分段单元5包括M个第四开关51、M个第四电阻52；

M个第四开关51的第一端用于输入第一电压，M个第四开关51的第二端用于输入第二电压；每个第四开关51的第三端耦合至对应的第四电阻52的第一端；每个第四开关51的受控端用于输入第一数字信号的M个码位中的一个码位，以受第一数字信号的M个码位的控制将第四开关51的第一端与第四开关51的第三端导通，或受第一数字信号的M个码位的控制将第四开关51的第二端与第四开关51的第三端导通；M个第四电阻52的第二端耦合至第四耦合点54；第四耦合点54作为并联型电阻分段单元5的输出端耦合至第一耦合点314，用于向第一耦合点314输出与第一数字信号的M个码位对应的第四模拟信号；第一耦合点314作为数模转换器3的输出端，用于输出包括第一模拟信号和第四模拟信号。

在本申请实施例中，例如有一个包括多个比特位的第一数字信号，将该包括多比特位的第一数字信号分段为高码位段的第一数字信号的N个码位和低码位段的第一数字信号的M个码位，将第一数字信号的M个码位输入为并联型电阻分段单元5的第一分段单元313中，从而由第一分段单元313输出与低码位段的第一数字信号的M个码位对应的第四模拟信号，通过如图5所示的第一开关311和第一电阻312配合，从第一耦合点314处输出与高码位段的第一数字信号的N个码位对应的第一模拟信号，此时，第一耦合点314输出的第一模拟信号和第四模拟信号之和，即用于表达包括多个比特位的第一数字信号所对应的模拟信号。

在一些可能的实施方式中，第一数字信号的M个码位为二进制码。

示例性地，当第一数字信号的M个码位为二进制码时，第四电阻52的数量等于第一数字信号的M个码位的比特位数。相邻两个比特位所对应的两个第四电阻52中，低比特位的第四电阻52的阻值为高比特位的第四电阻52的阻值的两倍。

示例性地，第五电阻315的阻值为第一数字信号的最低位所对应的电阻的阻值。此时，第一数字信号的最低位为第一数字信号的M个比特位中的最低位。故此时第五电阻315的阻值为等于第一数字信号的M个比特位中的最低比特位所对应的第四电阻52的阻值。

在一些可能的实施方式中，第一数字信号的M个码位为温度计码。

示例性地，当第一数字信号的M个码位为温度计码时，第四电阻52的数量M等于2

示例性地，当第一数字信号的M个码位为温度计码时，第五电阻315的阻值等于第四电阻52的阻值。此时第五电阻315的阻值依然等于第一数字信号的M个比特位中的最低位所对应的第四电阻52的阻值，但此时的第四电阻52的阻值都相等。

在本申请实施例中，关于图12所示的并联型电阻分段单元5的相关技术原理及技术效果描述可参考上述关于第一转换单元31和第二转换单元32的相关描述，不再赘述。

在一些可能的实施方式中，在第一转换单元31不包括第五电阻315时，第一分段单元313的等效阻值等于第一数字信号的N个码位中的最低码位位所对应的第一电阻312的阻值。(即当第一数字信号的N个码位为二进制信号时，第一分段单元313的等效阻值需要等于阻值最大的第一电阻312的阻值；当第一数字信号的N个码位为温度计码时，第一分段单元313的等效阻值需要等于第一电阻312的阻值)。在第一转换单元31包括第五电阻315时，第一分段单元313与第五电阻315的的等效阻值，等于第一数字信号的N个码位中的最低码位位所对应的第一电阻312的阻值。

在一些可能的实施方式中，如图12所示，并联型电阻分段单元5中还可以包括第三分段单元53。在通过并联型电阻分段单元5对分段后得到的第一数字信号的M个码位进行数模转换时，还可以可对第一数字信号的M个码位进行分段，得到位于第一数字信号的M个码位中的高码位段的第五数字信号和位于第一数字信号的M个码位中的低码位段的第六数字信号。如图13所示，通过第四电阻52对高码位段的第五数字信号进行数模转换，而将图12所示的第三分段单元53设置为图12所示的并联型电阻分段单元5的结构，以并联型电阻分段单元5结构对低码位段的第六数字信号进行数模转换，最终得到关于第一数字信号的M个码位对应的模拟信号。

示例性地，对于一个10比特位的数字信号，可以分段为高码位段的4比特位的第一数字信号的N个码位(N为4)和低码位段的6比特位的第一数字信号的M个码位(M为6)输入如图5所示的数模转换器3中，通过图5所示的数模转换器3的第一电阻312对4比特位的第一数字信号的N个码位(N为4)进行数模转换，将图5中的第一分段单元313设置为如图12所示的并联型电阻分段单元5的结构，将6比特位的第一数字信号的M个码位(M为6)输入该并联型电阻分段单元5结构的第一分段单元313中进行数模转换。进一步地，在对6比特位的第一数字信号的M个码位(M为6)进行处理时，可将6比特位的第一数字信号的M个码位(M为6)再分段为例如高码位段的2比特位的第五数字信号和4码位段的第六数字信号。将2比特位的第五数字信号输入并联型电阻分段单元5的第四电阻52中进行数模转换。同时，如图13所示，将如图12所示的并联型电阻分段单元5中的第三分段单元53设置为图12所示的结构，通过第三分段单元53对低码位段的第六数字信号进行数模转换。在图13中，附图标记51’代表图12所示并联型电阻分段单元5中的第四开关51的结构；附图标记52’代表图12所示并联型电阻分段单元5中的第四电阻52的结构；附图标记53’代表图12所示的并联型电阻分段单元5中的第三分段单元53的结构；附图标记55’代表图14所述的并联型分段单元5中的第三桥接电阻55的结构。在本申请实施例中，理论上，对于分段后的数字信号，在通过并联型电阻分段单元5对分段后的低码位段的数字信号进行数模转换时，还可以对低码位段的数字信号再进行分段，从而实现更多比特位下的数字信号的高速率和高精度的数模转换。

示例性地，因对输入的第一数字信号进行了分段，故当未设置第五电阻315时，相邻两个码位段所对应的并联型电阻分段单元5之间，低码位段的并联型电阻分段单元5的等效阻值，等于输入高码位段的并联型电阻分段单元5的M个码位中的最低码位，在高码位段的并联型电阻分段单元中，所对应的第四电阻52的阻值。当设置了第五电阻315时，相邻两个码位段所对应的并联型电阻分段单元5之间，低码位段的并联型电阻分段单元5与第五电阻315的等效阻值，等于输入高码位段的并联型电阻分段单元5的M个码位中的最低码位，在高码位段的并联型电阻分段单元中，所对应的第四电阻52的阻值。

在一些可能的实施方式中，如图14所示，并联型电阻分段单元5还包括第三桥接电阻55；第四耦合点54通过第三桥接电阻55耦合至第一耦合点314。

在本申请实施例中，在只有一个并联型电阻分段单元5时，该并联型电阻分段单元5的等效阻值需要为第一数字信号的N个码位中的最码位位所对应的第一电阻312的阻值。故在对多比特位的第一数字信号分段为N个码位和M个码位后，需要调整并联型电阻分段单元5中的第四电阻52和第一转换单元31中的第一电阻312的阻值对应关系。因为并联型电阻分段单元5的等效阻值远远小于第一数字信号的M个码位中的最高码位对应的第四电阻52的阻值(在二进制码下为阻值最小的第四电阻52)，而并联型电阻分段单元5的等效阻值又需要等于第一数字信号的N个码位中的最低码位所对应的第一电阻312的阻值(在二进制下为最大的第一电阻312的阻值)。在这种情况下，需要第四电阻52具有较大的阻值(尤其是在第一数字信号的M个码位为二进制码时，第一数字信号的M个码位中的最低码位所对应的第四电阻52的阻值需要非常大)。在设置第三桥接电阻55之前，考虑第五电阻315的情况下，并联型电阻分段单元5的等效阻值为并联的第四电阻52和并联型调整电阻53的等效电阻之和。而当设置了第三桥接电阻55后，并联型电阻分段单元5的等效阻值为等效并联的第四电阻52和第五电阻315的等效电阻之和再加上第三桥接电阻55的阻值。故通过设置第三桥接电阻55，可以在分段的过程中，无需设置过大阻值的第四电阻52，增加了方案的实现可能性，同时，对第四电阻52和第一电阻312之间的阻值对应关系的设置也更加灵活，可以通过调整第三桥接电阻55的阻值进行适应性调整。当对第一数字信号的M个码位还进行分段时，例如分段为高码位段的第五数字信号和低码位段的第六数字信号，此时，在并联型电阻分段单元5中还设置有第三分段单元53，第三分段单元53的结构与并联型电阻分段单元5的结构类似。此时，低码位段的第六数字信号所对应的第三分段单元53与第五电阻315的等效阻值需要等于高码位段的第五数字信号所对应的并联型电阻分段单元5中对应第五数字信号的最低码位的第四电阻52的阻值，此时需要减少第三分段单元53中的电阻52’的阻值。而若第三分段单元53中也设置有第三桥接电阻55，则低码位段的第六数字信号所对应的第三分段单元53与第五电阻315的等效阻值与设置在第三分段单元53中的第三桥接电阻55的阻值之和，等于高码位段的第五数字信号所对应的并联型电阻分段单元5中对应第五数字信号的最低码位的第四电阻52的阻值，此时第三分段单元53中的电阻52’的阻值无需减小，即可满足方案实现。故在对数字信号进行多个分段时，需要如上图12、图13所描述的方式，设置多个如图12所示的并联型电阻分段单元5的结构。若并联型电阻分段单元5中并未设置第三桥接电阻55，则在将数字信号分为多段的情况下，对每一段的并联型电阻分段单元5中的第四电阻52的要求是非常严格的，且代表越低段的并联型电阻分段单元5，其设置的第四电阻52的阻值也会越高，在不设置第三桥接电阻55的情况下，其实现是较为困难的。而当设置的多个并联型电阻分段单元5中都设置了第三桥接电阻55后，通过调整第三桥接电阻55的值，实现不需要过大阻值的第四电阻52，即可完成对数字信号更多段的信号分段。除此以外，不论分段多少，每一段数字信号所对应的等效阻值都是恒定的，且由于其等效并联的结构，每一段输出的等效阻抗都是固定的。在分为多段数字信号的情况下，数模转换器3的输出端始终为第一耦合点314，第一耦合点314处的输出阻抗即为数模转换器3的输出阻抗，其为固定值且远远小于第一电阻312的阻值，在这种实现方式下，该数模转换器3的输出端可以直接搭接负载，而在传统的电阻型的数模转换器中，因输入的数字信号的取值不同，每次搭接的电阻的阻值也在变化，输出阻抗过大且阻值不恒定，往往难以在输出端直接搭载负载，而是需要增加后级驱动器件等。在实现如图4所示的电子设备2时，当应用如图12、图13、图14所示的数模转换器3时，该数模转换器3的输出端耦合的驱动放大器4可以为跨阻放大器(trans-impedance amplifier，TIA)。

在一些可能的实施方式，如图15所示，上述实施例如图7、图8、图9和图10、图11所示的数模转换器3中的第二转换单元32中的第二分段单元323也可以设置为如上图12、图13、图14所示的并联型电阻分段单元5，以对第二数字信号分段后分别进行数模转换。图15中，附图标记51’代表图12所示并联型电阻分段单元5中的第四开关51的结构；附图标记52’代表图12所示并联型电阻分段单元5中的第四电阻52的结构；附图标记53’代表图12所示的并联型电阻分段单元5中的第三分段单元53的结构。

在本申请实施例中，关于第二分段单元323设置为并联型电阻分段单元5的描述可参考上述关于第一分段单元313设置为并联型电阻分段单元5的相关描述，故不再赘述。

本申请实施例通过包括上述如图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15所示结构的数模转换器3，减少了数模转换器3的等效阻抗的同时还不需要减小电阻的阻值，进而避免了过电流开关的导通阻抗因电阻的阻值的减小而对数模转换的线性度的影响。因输入的第一电压或第二电压为恒定电压，故无需使用大尺寸的开关作为过电流开关，使用小尺寸的开关作为过电流开关，还避免了引入更多寄生电容的问题，同时后驱动的线性度也更加高。除此以外，现有的数模转换器的输出端均无法直接带负载，需要设计宽电压输入范围的同相放大器件，甚至是在输入端设置轨到轨的运算放大器，而在使用如图12、图13、图14所示的数模转换器3时，因该数模转换器3的阻值恒定，其输出端可直接带负载(例如耦合跨阻放大器等)，且运放输入点为虚地点，其更加容易实现高线性度设计。除此以外，如图12、图13、图14所示的数模转换器3的输出阻抗很小，其输出噪声只有4KT*Rout，其中K为玻尔兹曼常数，T为绝对温度，Rout为数模转换器3的输出阻抗。而即便是电流型数模转换器想要达到相同的噪声水平，也需要额外设置1到2个较大的片外电容。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的器件、电路、设备，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个设备，或者也可以分布到多个设备上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个设备中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个设备中。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。