显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)具有自发光、响应快、色域宽、 视角大、亮度高等特点，能够制作薄型化显示装置、以及柔性显示装置，而逐渐成为目前 显示技术领域研究的重点。应用在显示领域时，需要在显示面板中设置驱动阵列层来驱动 有机发光二极管发光以实现显示。在驱动阵列层中包括多个晶体管构成的复杂的电路结构， 通常情况下驱动阵列层中的电路结构中的晶体管均为同种类型的晶体管，各个晶体管均能 够在相同的工艺制程中制作，从而能够简化驱动阵列层的制作工艺。但是在电路结构中各 个晶体管所起的作用不一定相同，如果各个晶体管均为同种类型的晶体管，则难易满足电 路结构中对晶体管特性的不同需求。而且限制了电路结构中其他元件设置的自由度。

发明内容

本发明实施例提供一种显示面板和显示装置，以解决现有技术中驱动阵列层内电路元 件设置自由度低的技术问题。

第一方面，本发明实施例提供一种显示面板，包括：

驱动阵列层，驱动阵列层包括功能层和绝缘层；

驱动阵列层包括第一晶体管和第二晶体管，第一晶体管的有源层包含硅，第二晶体管的有源层包含氧化物半导体；

驱动阵列层还包括第一电容和第二电容，第一电容包括第一极板和第二极板，第二电容包括第三极板和第四极板；其中，

第一极板与第二极板分别位于功能层中的任意两个功能层，第三极板与第四极板分别 位于功能层中的任意两个功能层。

第二方面，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面 板。

本发明实施例提供的显示面板和显示装置，具有如下有益效果：驱动阵列层包括第一 晶体管和第二晶体管，第一晶体管和第二晶体管的类型不同，第一晶体管和第二晶体管能 够分别提供不同的特性性能，以满足电路结构中对晶体管的不同需求。而且第一晶体管和 第二晶体管的设置能够增加驱动阵列层的膜层结构，驱动阵列层中的第一电容的两个极板 和第二电容的两个极板可以分别设置在驱动阵列层的任意功能层中。本发明可以根据第一 电容和第二电容各自所处电路结构中的位置对电容极板所在的功能层进行灵活设置，增加 第一电容的两个极板和第二电容的两个极板所在的功能层设置的自由度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技 术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的 一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这 些附图获得其他的附图。

图1为本发明实施例提供的显示面板的一种膜层结构示意图；

图2为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图；

图3为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图；

图4为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图；

图5为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图；

图6为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图；

图7为本发明实施例提供的显示面板中像素电路的一种可选实施方式示意图；

图8为本发明实施例提供的驱动电路的一种结构示意图；

图9为本发明实施例提供的显示面板的另一种可选实施方式结构示意图；

图10为本发明实施例提供的显示面板的另一种可选实施方式结构示意图；

图11为本发明实施例提供的显示面板的另一种可选实施方式结构示意图；

图12为本发明实施例提供的显示面板中像素电路的另一种可选实施方式示意图；

图13为图12实施例提供的显示面板的一种膜层结构示意图；

图14为本发明实施例提供的显示面板的另一种可选实施方式膜层结构示意；

图15为本发明实施例提供的显示面板中像素电路的另一种可选实施方式示意图；

图16为图15实施例提供的显示面板中像素电路的时序图；

图17为图15实施例提供的显示面板中像素电路布线图；

图18为图17实施例提供的显示面板的一种膜层结构示意图；

图19为本发明实施例提供的显示面板的另一种可选实施方式示意图；

图20为本发明实施例提供的显示面板的像素电路的另一种可选实施方式示意图；

图21为图20实施例提供的像素电路的时序图；

图22为本发明实施例提供的显示面板的另一种可选实施方式像素电路布线图；

图23为图7实施例提供的像素电路的时序图；

图24为图22实施例提供的显示面板的一种膜层结构示意图；

图25为本发明实施例提供的显示装置示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的 附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本 发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没 有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发 明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨 在包括多数形式，除非上下文清楚地表示其他含义。

基于相关技术中的问题，本发明实施例提供一种显示面板，显示面板包括驱动阵列层 和发光器件层，发光器件层包括多个发光元件，其中，发光元件为有机发光二极管。通过 设置驱动阵列层包括不同类型的晶体管，以满足不同的电路结构中对晶体管性能的不同需 求。同时增加电路结构中元件设置膜层位置的自由度。

本发明实施例提供一种显示面板，图1为本发明实施例提供的显示面板的一种膜层结 构示意图，如图1所示，显示面板包括驱动阵列层101和发光器件层102，以及位于发光器件层102之上的封装层103。驱动阵列层101包括功能层(未标示)和绝缘层(未标示)； 其中，功能层中设置有电路结构中的电极、或者走线、或者电容极板。绝缘层用于间隔相 邻的两个功能层。如图1中示意的，驱动阵列层101包括第一晶体管T1和第二晶体管T2， 第一晶体管T1的有源层为第一有源层w1，第一有源层w1包含硅，第二晶体管T2的有 源层为第二有源层w2，第二有源层w2包含氧化物半导体。也即第一晶体管T1和第二晶 体管T2的类型不同。在一种实施例中第一晶体管T1为低温多晶硅晶体管，第二晶体管 T2为氧化物晶体管。其中，第一晶体管T1的第一栅极g1所在的膜层、第一晶体管T1的 第一有源层w1所在的膜层、第二晶体管T2的第二栅极g2所在的膜层、第二晶体管T2 的第二有源层w2所在的膜层、第一晶体管T1的第一源极s1和第一漏极d1、第二晶体管 的第二源极和第二漏极所在的膜层均为功能层。图1中仅以第一晶体管T1和第二晶体管 T2均为顶栅结构进行示意，实际驱动阵列层中第一晶体管和第二晶体管也可以是底栅结 构晶体管。驱动阵列层101还可以包括其他未示意出的功能层。另外，发光器件层102包 括发光元件OL(图1中仅示意一个)，发光元件OL包括依次堆叠的阳极a、发光层b和 阴极c。封装层103用于对发光元件OL进行封装保护，封装层103可以为刚性封装，包 括封装玻璃，封装玻璃通过封框胶与驱动阵列层粘结固定。封装层103也可以为柔性封装， 包括至少一层有机封装层和至少一层无机封装层。

本发明实施例中，驱动阵列层101还包括第一电容(未示出)和第二电容(未示出)，第一电容包括第一极板和第二极板，第二电容包括第三极板和第四极板；其中， 第一极板与第二极板分别位于功能层中的任意两个功能层，第三极板与第四极板分别 位于多个功能层中的任意两个功能层。

本发明实施例提供的显示面板，驱动阵列层包括第一晶体管和第二晶体管，第一晶体管和第二晶体管的类型不同，第一晶体管和第二晶体管能够分别提供不同的特性 性能，以满足电路结构中对晶体管的不同需求。而且第一晶体管和第二晶体管的设置 能够增加驱动阵列层的膜层结构，驱动阵列层中的第一电容的两个极板和第二电容的 两个极板可以分别设置在驱动阵列层的任意功能层中。本发明可以根据第一电容和第 二电容各自所处电路结构中的位置对电容极板所在的功能层进行灵活设置，增加第一 电容的两个极板和第二电容的两个极板所在的功能层设置的自由度。

在一种实施方式中，第一电容的一个极板和第二电容的一个极板位于同一功能层。 图2为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图。图中仅示意出了驱动阵列层101。第一晶体管T1的栅极g1所在的膜层、第一晶体管T1的有源 层w1所在的膜层、第二晶体管T2的栅极g2所在的膜层、第二晶体管T2的有源层 w2所在的膜层、第一晶体管T1的源极s1和漏极d1、第二晶体管T2的源极s2和漏 极d2所在的膜层均为功能层，另外也可以在驱动阵列层中额外增加导电层作为功能 层。如图2所示，第一电容C1包括第一极板c11和第二极板c12，第二电容C2包括 第三极板c23和第四极板c24。第一极板c11和第三极板c23位于同一功能层，第二 极板c12与第四极板c24位于不同的功能层。本发明实施例中，根据第一电容C1和 第二电容C2各自所在的电路结构中与其他电路元件(比如晶体管)的连接关系，对 第一电容C1的两个极板分别所在的功能层进行设置，以及对第二电容C2的两个极板 分别所在的功能层进行设置。该实施方式中设置第一电容的第一极板和第二电容的第 三极板位于同一功能层，第一极板和第三极板可以在同一工艺制程中制作。可以根据 第一电容的电容值需求以及第一电容与电路元件的连接关系对第二极板所在的功能 层进行设置，同时，也可以根据第二电容的电容值需求以及第二电容与电路元件的连接关系对第四极板所在的功能层进行设置。

在另一种实施方式中，第一电容的一个极板和第二电容的一个极板位于同一功能层。第一电容的另一个极板和第二电容的另一个极板也位于同一功能层。图3为本发 明实施例提供的显示面板的另一种可选实施方式膜层结构图。如图3所示，第一电容 C1包括第一极板c11和第二极板c12，第二电容C2包括第三极板c23和第四极板c24。 第一极板c11和第三极板c23位于同一功能层，且第二极板c12与第四极板c24位于 同一功能层。该实施方式中设置第一极板和第三极板位于同一功能层，第一极板和第 三极板可以在同一工艺制程中制作；第二极板和第四极板位于同一功能层，第二极板 和第四极板可以在同一工艺制程中制作。在满足第一电容和第二电容的性能需求的同 时，有利于进一步减少驱动阵列层的膜层厚度。

在另一种实施方式中，图4为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图。如图4所示，第一电容C1包括第一极板c11和第二极板c12，第二电 容C2包括第三极板c23和第四极板c24。第一极板c11、第二极板c12、第三极板c23 和第四极板c24分别位于不同的功能层。该实施方式可以根据第一电容的电容值需求 以及第一电容与电路元件的连接关系分别对第一极板和第二极板所在的功能层进行 设置，同时，也可以根据第二电容的电容值需求以及第二电容与电路元件的连接关系 分别对第三极板和第四极板所在的功能层进行设置。从而增加第一电容和第二电容设 计自由度，第一电容和第二电容适用的电路结构更加广泛。

可选的，第一电容和/或第二电容的极板也可以与晶体管的有源层同层设置。其中， 电容的极板与第一晶体管的第一有源层同层设置或者与第二晶体管的第二有源层同层设置。如图4中示意的，第二电容C2的第三极板c23与第二晶体管T2的第二有源 层w2同层设置。具体的，在另一种实施例中，图5为本发明实施例提供的显示面板 的另一种可选实施方式膜层结构图。如图5所示，驱动阵列层101包括第一晶体管T1 和第二晶体管T2，第一晶体管T1的有源层为第一有源层w1，第一有源层w1包含硅， 第二晶体管T2的有源层为第二有源层w2，第二有源层w2包含氧化物半导体。第一 电容C1的第一极板c11与第一有源层w1同层设置，第一电容C1的第二极板c12与 第一晶体管T1的第一栅极g1同层设置。第二电容C2的第三极板c23与第二有源层 w2同层设置，第二电容C2的第四极板C24与第二栅极g2同层设置。在制作过程中， 采用含硅的半导体材料在第一有源层w1的图案化工艺中同时形成第一极板c11的图 形，然后再对第一极板c11的图形采用离子掺杂工艺进行处理，以增加第一极板c11 的导电性能。第一有缘层w11包括沟道区和电极接触区，第一晶体管T1的第一源极s1和第一漏极d2分别与不同的电极接触区电连接，在图案化工艺之后采用离子掺杂 工艺对含硅的半导体材料进行处理以增加其导电性能，形成电极接触区。则第一极板 c11的离子掺杂工艺可以与电极接触区的离子掺杂工艺同时进行，第一极板c11的制 作无需增加额外的工艺制程。同样的，可以在第二有源层w2的图案化工艺中同时形 成第三极板s23的图形，第二有源层w2采用氧化物半导体制作，在图案化工艺之后 需要对第二有源层w2的局部区域进行导体化处理以形成电极接触区，第三极板c23 的导体化工艺可以与第二有源层w2的电极接触区的导体化工艺同时进行。则第三极 板c23的制作也无需增加额外的工艺制程。

进一步的，第一电容的电容值大于第二电容的电容值。在驱动阵列层设置具有不同电容值的第一电容和第二电容，能够满足驱动阵列层中不同电路结构中对电容的电 容值的需求，或者同一电路结构中不同的功能模块中对电容的电容值的需求。在实际 应用中可以根据具体的电路需求对第一电容和第二电容进行设置。

可选的，在一种具体的实施例中，图6为本发明实施例提供的显示面板的另一种可选实施方式膜层结构图。如图6所示，驱动阵列层101包括依序远离衬底基板110 的第一金属层M1、第二金属层M2、第三金属层M3和第四金属层M4，其中，第一 栅极g1、第一电容C1的第一极板c11、第二电容C2的第三极板c23位于第一金属层 M1，第一电容C1的第二极板c12位于第二金属层M1，第二晶体管的第二栅极g2位 于第三金属层M3，第一晶体管T1的第一源极s1和第一漏极d1、第二晶体管T2的 第二源极s2和第二漏极d2、以及第二电容C2的第四极板c24均位于第四金属层M4。 其中，电容极板的制作均不增加工艺制程，且可以对电容极板所在膜层进行设置，以 调节电容的两个极板之间的距离，从而能够满足电容对电容值大小的要求。

需要说明的是，图6实施例中对金属层的命名仅是为了区分各个电极结构所在的膜层位置不同，在下述实施例中还会涉及到第二晶体管包括第二栅极和第三栅极，第 二有源层位于第二栅极和第三栅极之间，第二栅极位于第二金属层，第三栅极位于第 三金属层的说明。图6实施例的说明与下述实施例并不矛盾，在理解本发明具体实施 例时，请参照具体的膜层位置以及具体的晶体管的结构进行理解。

在一种实施例中，驱动阵列层包括像素电路，像素电路包括驱动晶体管。图7为 本发明实施例提供的显示面板中像素电路的一种可选实施方式示意图，如图7所示， 还示意出了发光元件OL，像素电路与发光元件OL电连接。像素电路包括第一电容 C1与第二电容C2；第一电容C1连接于第一电源信号端PV1与驱动晶体管Tm的栅 极之间，用于存储传输至驱动晶体管Tm栅极的信号。图7中示意像素电路包括数据 写入模块10、发光控制模块20、阈值补偿模块30、发光元件复位模块40和偏置调节 模块50，以及第一节点N1、第二节点N2、第三节点N3、第四节点N4，还示意出了 发光控制端E、第一扫描信号端S1、第二扫描信号端S2、第三扫描信号端S3、数据 信号端Vdata、复位信号端Vref、以及偏置调节信号端Dv。

可选的，如图7所示，驱动晶体管Tm的控制端(栅极)连接第一节点N1，驱动 晶体管Tm的第一极连接第二节点N2，驱动晶体管Tm的第二极连接第三节点N3； 数据写入模块10的第一端连接至数据信号端Vdata，数据写入模块10的第二端连接 至第二节点N2，数据写入模块10的控制端连接第二扫描信号端S2，数据写入模块 10用于写入数据信号；阈值补偿模块30的第一端连接至第一节点N1，阈值补偿模块 30的第二端连接至第三节点N3，阈值补偿模块30的控制端连接第一扫描信号端S1。

可选的，发光控制模块20包括第一发光控制模块201和第二发光控制模块202， 其中第一发光控制模块201的第一端连接至第一电源信号端PV1，第一发光控制模块 201的第二端连接至第二节点N2，第二发光控制模块202的第一端连接至第三节点 N3，第二发光控制模块202的第二端连接至第四节点N4。第一发光控制模块201的 控制端和第二发光控制模块202的控制端均连接发光控制端E，发光控制模块20用于 控制发光元件OL是否进行发光。

继续参考图7，可选的，显示面板中的像素电路还包括偏置调节模块50，偏置调 节模块50的第一端连接至偏置调节信号端Dv，偏置调节模块50的第二端连接至第 三节点N3，偏置调节模块50的控制端连接至第三扫描信号端S3，偏置调节模块50 用于调节所述驱动晶体管的偏置状态。

可选的，像素电路还包括存储电容，存储电容的第一端连接第一电源信号端PV1，存储电容的第二端连接至第一节点N1，存储电容用于稳定驱动晶体管Tm的栅极电位。

图7实施例中示意第一电容C1为存储电容，第二电容C2的一个极板连接到第三 节点N3，另一个极板连接发光控制端E1进行示意。该实施方式中，在像素电路包括 第一电容和第二电容，其中，第一电容为存储电容，第二电容为辅助电容，第二电容 能够在发光控制端E提供的信号为上升沿的时刻拉高第三节点N3的电位，使得第三 节点N3的电位高于第一节点N1的电位，能够用于调节驱动晶体管Tm的偏置状态， 以改善驱动晶体管Tm在发光阶段正向偏置产生的迟滞效应而引起的阈值漂移。图7 仅示意出了像素电路中第一电容和第二电容与电路元件的一种连接关系。在其他实施 方式中，也可以是第二电容为存储电容，第一电容为辅助电容。在后续具体的关于像 素电路的实施例中将对电容(指第一电容和第二电容)与像素电路中电路元件的连接 关系、以及电容在像素电路中所起的作用做详细的举例说明。

在另一种实施例中，驱动阵列层包括驱动电路，驱动电路为显示面板的像素电路提供控制信号，以上述图7示意的像素电路为例，发光控制端E1、扫描控制端S1、 扫描控制端S2、扫描控制端S3均分别由不同的驱动电路向其提供信号。图8为本发 明实施例提供的驱动电路的一种结构示意图。如图8所示，驱动电路包括输出端OUT 和输出模块20；驱动电路包括第一电容C1与第二电容C2；第一电容C1连接于输出 模块20的控制端(也即电路中的第一节点N1)与输出端OUT之间。其中，输出模块 20包括第一晶体管M1和第二晶体管M2，第一晶体管M1的控制端与第一节点N1 电连接，第一晶体管M1的第一端与时钟信号端CK1电连接，第一晶体管M1的第二 端与输出端OUT电连接；第二晶体管M2的控制端与第二节点N2电连接，第二晶体 管M2的第一端与电平信号端VGH电连接，第二晶体管M2的第二端与输出端OUT 电连接。

图8中还示意出了驱动电路中的第一输入模块70、第二输入模块80、第一保护 模块60和第二保护模块90。其中，第一输入模块70包括第三晶体管M3和第四晶体 管，第三晶体管M3的控制端与时钟信号端CK2电连接，第三晶体管M3的第一端与 输入端IN电连接，第三晶体管M3的第二端与第三节点N3电连接；第四晶体管M4 的控制端与电平信号端VGL电连接，第四晶体管M4的第一端与第三节点N3电连接， 第四晶体管M4的第二端与第一节点N1电连接。第一输入模块70用于向第一节点 N1写入电压信号。第二输入模块80包括第七晶体管M7，第七晶体管M7的控制端 与时钟信号端CK2电连接，第七晶体管M7的第一端与电平信号端VGL电连接，第 七晶体管M7的第二端与第二节点N2电连接，第二输入模块80用于向第二节点N2 写入电压信号。第一保护模块60包括第五晶体管M5和第六晶体管M6，第五晶体管M5的控制端与时钟信号端CK1电连接，第五晶体管M5的第一端与第六晶体管M6 的第二端电连接，第五晶体管M5的第二端与第三节点N3电连接；第六晶体管M6 的控制端与第二节点N2电连接，第六晶体管M6的第一端与电平信号端VGH电连接， 第一保护模块60用于在第二节点N2为低电平时，控制将高电平信号提供给第一节点 N1，以实现第一节点N1和第二节点N2的电位相反。第二保护模块90包括第八晶体 管M8，第八晶体管M8的控制端与第三节点N3电连接，第八晶体管M8的第一端与 时钟信号端CK2电连接，第八晶体管M8的第二端与第二节点N2电连接。第二保护 模块90用于在第一节点N1为低电平时，将高电平信号提供给第二节点，以实现第一 节点N1和第二节点N2的电位相反。

该实施方式中的电路结构仅作示意性表示，不作为对本发明的限定。仅为了说明本发明实施例中第一电容的在驱动电路中的位置，其中，第一电容连接于输出模块的 控制端和输出端之间，第一电容用于稳定输出模块的控制端的电位，以保证输出端能 够稳定输出相应的电平信号。本发明对于驱动电路中第二电容与其他功能模块的连接 关系不做限定，基于本发明的构思，在包括第一电容和第二电容的驱动电路中，可以 根据电路结构中对第一电容的电容值需求、以及第一电容与其他电路元件的连接关系， 对第一电容的两个极板所在的功能层进行设置。同时可以根据电路结构中对第二电容 的电容值需求、以及第二电容与其他电路元件的连接关系，对第二电容的两个极板所 在的功能层进行设置。

在另一种实施例中，驱动阵列层包括像素电路和驱动电路，驱动电路为像素电路提供控制信号；像素电路包括第一电容，驱动电路包括第二电容。其中，像素电路中 的第一电容可以为图7实施例示意的连接于第一电源信号端PV1与驱动晶体管Tm的 栅极之间的电容，也可以是像素电路中的其他电容。驱动电路中的第二电容可以是图 8中示意连接于输出模块20的控制端与输出端OUT之间电容，也可以是驱动电路中 连接其他功能模块的电容。在应用中可以根据具体的设计需求在像素电路中设置第一 电容，根据电路结构中对第一电容的电容值需求、以及第一电容与其他电路元件的连 接关系，对第一电容的两个极板所在的功能层进行设置。同时在驱动电路中设置第二 电容，根据电路结构中对第二电容的电容值需求、以及第二电容与其他电路元件的连 接关系，对第二电容的两个极板所在的功能层进行设置。在一种实施例中，第一电容 的一个极板和第二电容的一个极板位于驱动阵列层的同一个功能层中。在另一种实施 例中，第一电容的一个极板和第二电容的一个极板位于驱动阵列层的同一个功能层中， 且第一电容的另一个极板和第二电容的另一个极板也位于驱动阵列层的同一个功能 层中。在另一种实施例中，第一电容的和第二电容共四个极板，分别位于不同的功能 层中。在应用中可以根据第一电容和第二电容各自所处电路结构中的位置对电容极板 所在的功能层进行灵活设置。

具体的，在一种实施例中，像素电路包括第一晶体管和第一电容，驱动电路包括第二晶体管和第二电容，第一晶体管的有源层包含硅，第二晶体管的有源层包含氧化 物半导体。其中，在像素电路中第一晶体管为低温多晶硅晶体管，第一晶体管可以是 像素电路中的驱动晶体管，也可以是电路中的开关晶体管，另外，当像素电路中第一 晶体管为开关晶体管时，其驱动晶体管可以为氧化物晶体管；像素电路中的第一电容 可以是存储电容，也可以是其他辅助电容。驱动电路中的第二晶体管为氧化物晶体管， 驱动电路中的第二电容可以是连接与驱动电路的输出端和输出模块的控制端之间的 电容。在垂直于显示面板表面的投影方向上，第一电容与像素电路的第一晶体管至少 部分交叠；第二电容与第二晶体管之间相互不交叠。该实施方式中，在像素电路中设 置第一电容与第一晶体管至少部分交叠，能够缩小一个像素电路的尺寸，进而能够减 小相邻的像素电路之间的间距，在驱动阵列层的一定面积内能够设置更多的像素电路， 从而有利于提高显示面板中子像素设密度，以提高显示分辨率。另外，还能够提升显 示面板的透光率，应用在屏下光学元件方案或者透明显示面板方案中时能够提升光学 性能。另外，设置在显示面板非显示区的驱动电路占据的空间大小不会影响显示面板 的分辨率，在驱动电路中设置第二电容与第二晶体管之间相互不交叠，能够减小驱动 电路器件之间的串扰，以确保驱动电路驱动性能的稳定性，有利于确保显示面板显示 性能的稳定性。

在另一种实施例中，像素电路包括第一晶体管和第一电容，驱动电路包括第二晶体管和第二电容，第一晶体管的有源层包含硅，第二晶体管的有源层包含氧化物半导 体。其中，在像素电路中第一晶体管为低温多晶硅晶体管，第一晶体管可以是像素电 路中的驱动晶体管，也可以是电路中的开关晶体管，另外，当像素电路中第一晶体管 为开关晶体管时，其驱动晶体管可以为氧化物晶体管；像素电路中的第一电容可以是 存储电容，也可以是其他辅助电容。驱动电路中的第二晶体管为氧化物晶体管，驱动 电路中的第二电容可以是连接与驱动电路的输出端和输出模块的控制端之间的电容。 在垂直于显示面板表面的投影方向上，第一电容与像素电路的第一晶体管的交叠面积 大于第二电容与第二晶体管之间的交叠面积。该实施方式中，能够缩小一个像素电路 的尺寸，从而有利于提高显示面板中子像素设密度，以提高显示分辨率。而且还能够 提升显示面板的透光率，应用在屏下光学元件方案或者透明显示面板方案中时能够提 升光学性能。另外，设置第二电容与第二晶体管之间的交叠，能够减小驱动电路在非 显示区占据的空间，有利于减小非显示区的面积，提升屏占比。同时该实施方式通过 对像素电路中电容和晶体管的交叠、以及驱动电路中电容和晶体管之间的交叠进行设 置，能够实现在提升显示分辨率、避免驱动电路器件之间的串扰、以及确保显示性能 稳定性等因素之间平衡，保证显示面板具有整体较佳的性能。

在一些实施方式中，像素电路包括第一晶体管和第三晶体管，第一晶体管的有源层包含硅，第三晶体管的有源层包括氧化物半导体；驱动电路包括第二晶体管和第四 晶体管，第二晶体管的有源层包含氧化物半导体，第四晶体管的有源层包括硅。具体 的，在一种实施例中，像素电路中第一晶体管为驱动晶体管，第三晶体管为开关晶体 管；在另一种实施例中，像素电路中第一晶体管为开关晶体管，第三晶体管为驱动晶 体管。在驱动电路中可以根据具体的功能模块对晶体管特性需求，设置晶体管为有源 层包含氧化物半导体的第二晶体管，或者是有源层包括硅的第四晶体管。该实施方式 中，第一晶体管的沟道区的宽度为W1，长度为L1；第二晶体管的沟道区的宽度为 W2，长度为L2；第三晶体管的沟道区的宽度为W3，长度为L3；第四晶体管的沟道 区的宽度为W4，长度为L4。在驱动阵列板中，第一晶体管和第四晶体管的有源层均 包括硅，第二晶体管和第三晶体管的有源层均包括氧化物半导体。其中，第一晶体管 的有源层和第四晶体管的有源层可以在同一工艺制程中制作，第二晶体管的有源层和 第三晶体管的有源层可以在同一工艺制程中制作，而且第一晶体管、第二晶体管、第 三晶体管和第四晶体管的沟道区的尺寸各不相同，则像素电路和驱动电路均能够通过 设置不同类型的晶体管来满足不同的功能模块的对晶体管的特性需求，以提升分别像 素电路和驱动电路的电路性能稳定性。

进一步的，像素电路包括第一晶体管和第三晶体管，第一晶体管的有源层包含硅，第三晶体管的有源层包括氧化物半导体，驱动电路包括第二晶体管和第四晶体管， 第二晶体管的有源层包含氧化物半导体，第四晶体管的有源层包括硅。其中，第一 晶体管与第三晶体管均为像素电路的开关晶体管；|W1/L1-W4/L4|＜|W2/L2-W3/L3|。 在显示面板，像素电路中的第一晶体管的宽长比与驱动电路中的第四晶体管的宽长 比的差值的绝对值小于像素电路中的像素电路中的第三晶体管的宽长比与驱动电路 中的第二晶体管的宽长比的差值的绝对值；换句话说就是，像素电路与驱动电路中 的硅基晶体管的宽长比差值小与氧化物晶体管的宽长比的差值；由于现有技术显示 面板中的硅基晶体管的数量大于氧化物晶体管的数量，所以驱动阵列层中硅基晶体 管的占用面积较大，如果设置像素电路与驱动电路硅基晶体管的宽长比差异过大会 影响制备工艺中的刻蚀均一性，进一步地，|W1/L1-W4/L4|＜|W2/L2-W3/L3|不仅能够 保证硅基晶体管的制备工艺，同时，氧化物晶体管的宽长比的差异可以大于硅基晶 体管的宽长比的差异，能够使得不同位置与功能的氧化物晶体管可以依据实际需要 来对宽长比进行设定。

进一步的，像素电路包括第一晶体管和第三晶体管，第一晶体管的有源层包含硅，第三晶体管的有源层包括氧化物半导体，驱动电路包括第二晶体管和第四晶体管，第 二晶体管的有源层包含氧化物半导体，第四晶体管的有源层包括硅。其中，第一晶体 管为像素电路的驱动晶体管，第三晶体管为像素电路的开关晶体管，|W1/L1-W4/L4| ＞5×|W2/L2-W3/L3|。当第一晶体管为驱动晶体管时，像素电路中的第一晶体管需要 较大的宽长比使得驱动性能增强，而驱动电路中的第四晶体管作为开关晶体管则不需 要大比值的宽长比，故而|W1/L1-W4/L4|大于|W2/L2-W3/L3|；进一步地， |W1/L1-W4/L4|＞5×|W2/L2-W3/L3|，一般驱动晶体管的宽长比为开关晶体管的五倍 及以上，驱动晶体管驱动性能与开关晶体管的开关能力均达到最佳，通过设置 |W1/L1-W4/L4|至少大于|W2/L2-W3/L3|的五倍，能够保证第一晶体管的宽长比与其他 开关晶体管的宽长比的设定都能满足对其各自性能的需求。

进一步的，像素电路包括第一晶体管和第三晶体管，第一晶体管的有源层包含硅，第三晶体管的有源层包括氧化物半导体，驱动电路包括第二晶体管和第四晶体管，第 二晶体管的有源层包含氧化物半导体，第四晶体管的有源层包括硅。其中，第一晶体 管为像素电路的开关晶体管，第三晶体管为像素电路的驱动晶体管，5×|W1/L1-W4/L4| ＜|W2/L2-W3/L3|。当第一晶体管为开关晶体管时，第一晶体管的宽长比不能设置过 大不然会因影响开关晶体管的关断能力，基于前述相同的原理，一般驱动晶体管的宽 长比为开关晶体管的五倍及以上，驱动晶体管驱动性能与开关晶体管的开关能力均达 到最佳，通过设置|W2/L2-W3/L3|至少大于|W1/L1-W4/L4|的五倍，能够保证第一晶体 管的宽长比与其他开关晶体管的宽长比的设定都能满足对其各自性能的需要。

在一些实施方式中，驱动阵列层设置于衬底基板上；驱动阵列层包括依序远离衬底基板的第一金属层、第二金属层、第三金属层和第四金属层。也即在本发明实施例 提供的显示面板中驱动阵列层至少包括四个金属层，四个金属层均为功能层，用于设 置电路元件中的电极或者走线。

具体的，在一种实施例中，图9为本发明实施例提供的显示面板的另一种可选实施方式结构示意图，如图9所示，驱动阵列层包括依序远离衬底基板110的第一金属 层M1、第二金属层M2、第三金属层M3和第四金属层M4，在相邻的金属层之间还 设置有绝缘层。其中，第一晶体管T1包括第一栅极g1、第一源极s1、第一漏极d1 以及第一有源层w1；第二晶体管T2包括第二栅极g2、第三栅极g3、第二源极s2、 第二漏极d2以及第二有源层w2；其中，第一栅极g1位于第一金属层M1，第二栅极 g2位于第二金属层M2，第三栅极g3位于第三金属层M3，第一源极s1、第一漏极d1、 第二源极s2、第二漏极d2之中的至少一者位于第四金属层M4；第一有源层w1位于 第一栅极g1靠近衬底基板110的一侧，第二有源层w2位于第二栅极g2与第三栅极 g3之间。第一有源层层w1包括包含硅，第一晶体管T1为顶栅结构晶体管，一方面， 顶栅结构晶体管能够增加栅极与显示面板背面金属屏蔽膜之间的距离，可以有效防止 栅极电位变化与显示面板背离出光面一侧的金属屏蔽膜之间耦合串扰；另一方面，顶栅结构晶体管在有源层离子注入过程中复用为掩膜版进行差异化离子注入。第二有源 层w2包含氧化物半导体，本发明实施例中设置位于第二有源层w2靠近衬底基板110 一侧的栅极(图中示意第二栅极g2)能够起到阻隔绝缘层中的氢对第二有源层w2的 影响，保证第二晶体管T2的性能稳定性。

图9中以第一源极s1、第一漏极d1、第二源极s2、第二漏极d2均位于第四金属 层M4进行示意。第一源极s1、第一漏极d1、第二源极s2、第二漏极d2均形成在同 一金属层，能够减少金属层的设置个数，有利于显示面板厚度的减薄。在另一种实施 例中，图10为本发明实施例提供的显示面板的另一种可选实施方式结构示意图，如 图10所示，与图9实施例的区别在于，第一源极s1、第二源极s2、第二漏极d2均位 于第四金属层M4，而第一漏极d1位于第三金属层M3。该实施方式中，第一晶体管 T1的第一源极和第一漏极位于不同金属层，可以根据第一晶体管的源极和漏极在电路 中与其他元件的连接关系，对第一晶体管的源极和漏极所在的金属层进行设置，以实 现合理的布线，减小绕线或者过孔。在另一种实施例中，也可以根据电路设计需求将 第二晶体管的第二源极和第二漏极设置在不同的金属层，在此不再附图示意。

进一步的，在图9实施例基础之上，设置第一极板位于第一金属层，第二极板位 于第二金属层。位于第一金属层的第一极板和位于第二金属层的第二极板构成第一电 容，可以通过对第一金属层和第二金属层之间的绝缘层的制作材料、绝缘层的厚度进 行设置来满足第一电容对电容值的需求。其中，第一金属层和第二金属层之间可以包 括一个绝缘层或者两个或者三个绝缘层。在一种实施方式中，可以通过调整绝缘层制 作材料的介电常数来满足第一电容对电容值的需求。

具体的，在一种实施例中，驱动阵列层包括像素电路，第一晶体管为像素电路的驱动晶体管，也即驱动晶体管的有源层包括硅；像素电路包括第一电容，第一电容连 接于第一电源信号端与驱动晶体管的栅极之间，用于存储传输至驱动晶体管栅极的信 号。对于第一电容在像素电路中与其他元件的连接关系可以参考上述图7实施例中的 示意，第一电容C1连接于第一电源信号端PV1与驱动晶体管Tm的栅极之间，也即 第一电容C1连接于第一电源信号端PV1与本发明中第一晶体管的栅极之间。图11 为本发明实施例提供的显示面板的另一种可选实施方式结构示意图，结合图11中的 示意进行理解，如图11所示，第一极板c11位于第一金属层M1，第二极板c12位于 第二金属层M2。第一晶体管T1的第一栅极g1复用为第一极板c11，在垂直于显示 面板表面方向的投影上，第一电容c11与第一晶体管t1至少部分交叠。在该实施方式 中，第一晶体管为驱动晶体管，第一电容为像素电路中的存储电容，第一电容的一个 极板需要连接到驱动晶体管的栅极，也即第一电容的一个极板需要连接到第一晶体管 的第一栅极，将第一晶体管的第一栅极复用为第一电容的第一极板，能够减少第一极 板和第一栅极之间的连接线，简化面板中的布线，同时能够实现第一电容与第一晶体 管的至少部分交叠，能够缩小一个像素电路的尺寸，进而能够减小相邻的像素电路之 间的间距，在驱动阵列层的一定面积内能够设置更多的像素电路，从而有利于提高显示面板中子像素设密度，以提高显示分辨率。另外，还能够提升显示面板的透光率， 应用在屏下光学元件方案或者透明显示面板方案中时能够提升光学性能。

在另一种实施例中，驱动阵列层包括像素电路，第二晶体管为像素电路的驱动晶体管，也即驱动晶体管的有源层包括氧化物半导体。像素电路包括第一电容，第一电 容用于存储传输至驱动晶体管栅极的信号。图12为本发明实施例提供的显示面板中 像素电路的另一种可选实施方式示意图。图13为图12实施例提供的显示面板的一种 膜层结构示意图。如图12所示，像素电路包括驱动晶体管Tm和开关晶体管Tn，像 素电路与发光元件OL电连接。还示意出了第一电源信号端PV1、数据信号端Vdata、 以及扫描控制端S。第一电容C1的一个极板连接驱动晶体管Tm的栅极，另一个极板 连接发光元件OL。如图13所示，第一极板c11位于第一金属层M1，第二极板c12 位于第二金属层M2。第二栅极g2复用为第二极板c12，在垂直于显示面板表面方向 的投影上，第一电容C1与第二晶体管T2至少部分交叠。在该实施方式中，第二晶体 管T2为驱动晶体管，也即驱动晶体管的有源层包括氧化物半导体。其中，包含氧化 物半导体的驱动晶体管为n型晶体管。图12中还示意开关晶体管Tn为p型晶体管。 第一电容C1为像素电路中的存储电容，第一电容C1的一个极板需要连接到驱动晶体 管(也即第二晶体管T2)的栅极，该实施方式中第二晶体管T2包括第二栅极g2和 第三栅极g3，将第二晶体管的第二栅极g2复用为第一电容C1的第二极板c12，能够 减少第二极板和第二晶体管T2的栅极之间的连接线，简化面板中的布线。同时能够 实现第一电容与第二晶体管的至少部分交叠，能够缩小一个像素电路的尺寸，进而能 够减小相邻的像素电路之间的间距，在驱动阵列层的一定面积内能够设置更多的像素 电路，从而有利于提高显示面板中子像素设密度，以提高显示分辨率。另外，还能够 提升显示面板的透光率，应用在屏下光学元件方案或者透明显示面板方案中时能够提 升光学性能。

在本发明实施例中，第一电容的第一极板位于第一金属层，第一电容的第二极板位于第二金属层。第三极板和所述第四极板分别位于第一金属层、第二金属层、第三 金属层、第四金属层、第一有源层或者第二有源层中任意两层中。第三极板位于第一 金属层、第二金属层或者第一有源层之一所在的膜层；第四极板位于第三金属层、第 四金属层或者第二有源层之一所在的膜层。本发明可以根据第一电容和第二电容各自 所处电路结构中的位置对电容极板所在的功能层进行灵活设置，增加第一电容的两个 极板和第二电容的两个极板所在的功能层设置的自由度。

具体的，在一种实施例中，参考图11中示意的，第一电容C1的第一极板c11位 于第一金属层M1，第一电容C1的第二极板c12位于第二金属层M2。第二电容C2 的第三极板c23位于第一金属层M1，第二电容C2的第四极板c24位于第一有缘层。 也即第四极板c24与第一晶体管T1的有缘层位于同一层。该实施方式中，第一极板 和第三极板位于同一功能层，第二极板和第四极板位于不同功能层。

在第一电容的第一极板和第二电容的第三极板位于同一功能层，第一电容的第二极板和第二电容的第四极板位于不同功能层的实施方式中，也可以是第一极板和第三 极板位于第一金属层，第二极板位于第二金属层；其中，第四极板位于第三金属层， 或者第四极板位于第四金属层，或者第四极板位于第二有源层。

在另一种实施方式中，第一极板位于第一金属层，第二极板位于第二金属层，第三极板位于第一金属层，第四极板位于第二金属层。也即第一电容的一个极板和第二 电容的一个极板位于同一功能层，且第一电容的另一个极板和第二电容的另一个极板 位于同一功能层。

在一些实施方式中，第一极板位于第一金属层，第二极板位于第二金属层，第三极板和第四极板分别位于第三金属层、第四金属层、第一有源层或者第二有源层中任 意两层中。可选的，第三极板位于第三金属层，第四极板位于第四金属层；可选的， 第三极板位于第四金属层，第四极板位于第一有源层；可选的，第三极板位于第一有 源层，第四极板位于第二有源层。

具体的，第一极板位于第一金属层，第二极板位于第二金属层，第三极板位于第一金属层、第二金属层或者第一有源层之一所在的膜层；第四极板位于第三金属层、 第四金属层或者第二有源层之一所在的膜层。

进一步的，第二电容还包括第五极板，第五极板与第三极板或者第四极板连接；第五极板位于第四极板背离第三极板的一侧。在一种实施例中，图14为本发明实施 例提供的显示面板的另一种可选实施方式膜层结构示意图。如图14所示，第二电容 C2还包括第五极板c25，第五极板c25与第三极板c23连接；第五极板c25位于第四 极板c24背离第三极板c23的一侧。通过设置第五极板，第五极板与第三极板连接， 能够增加第二电容的电容值，从而能够减小第二电容在驱动阵列层中占据的空间，能 够减小像素电路整体的占据的空间，从而有利于提高显示面板中子像素设密度，以提 高显示分辨率。图14仅示意了第二电容包括三个极板时，第三极板c23与第一晶体 管T1的第一栅极g1位于同一层，第四极板c24与第二晶体管T2的第二有源层w2 位于同一层，第五极板c25与第二晶体管T2的第二源极s2和第二漏极d2位于同一 层。图14仅示意出了第二电容的三个极板的一种设置方式。在实际应用中可以根据 具体的设计需求，将第二电容的三个极板分别设置在第一金属层、第二金属层、第三 金属层、第四金属层、第一有源层、第二有源层中的任意三个膜层中。

进一步，在一种实施例中，驱动阵列层包括像素电路，第一晶体管为像素电路的驱动晶体管；第二晶体管为像素电路的阈值补偿晶体管；驱动晶体管的控制端与第一 节点电连接，驱动晶体管的第一端与第二节点电连接，驱动晶体管的第二端与第三节 点电连接，阈值补偿晶体管的第一端与第三节点电连接，阈值补偿晶体管的第二端与 第一节点电连接，阈值补偿晶体管的控制端与第一扫描信号端电连接。像素电路包括 第一电容与第二电容；第一电容连接于第一电源信号端与驱动晶体管的栅极之间，用 于存储传输至驱动晶体管栅极的信号。该实施方式中，驱动晶体管的有源层包括硅， 阈值补偿晶体管的有源层包括氧化物半导体。则阈值补偿晶体管在关态下漏电流较小， 能够降低关态时漏电流对驱动晶体管的栅极电位的影响，从而稳定驱动晶体管的栅极 电压，提高驱动晶体管的工作稳定性，进而确保驱动电流的稳定性。将像素电路应用 在显示面板中时能够保证发光元件的发光亮度均匀性。

下面对像素电路包括第一电容和第二电容的实施例进行详细的举例说明。

具体的，在一种实施例中，图15为本发明实施例提供的显示面板中像素电路的 另一种可选实施方式示意图。图16为图15实施例提供的显示面板中像素电路的时序 图，图17为图15实施例提供的显示面板中像素电路布线图。图18为图17实施例提 供的显示面板的一种膜层结构示意图。

如图15和图17所示，第一晶体管T1为像素电路的驱动晶体管Tm；第二晶体管 T2为像素电路的阈值补偿晶体管M1；驱动晶体管Tm的栅极与第一节点N1电连接， 驱动晶体管Tm的第二端与第二节点N2电连接，驱动晶体管Tm的第二端与第三节 点N3电连接，阈值补偿晶体管M1的第一端与第三节点N3电连接，阈值补偿晶体管 M1的第二端与第一节点N1电连接，阈值补偿晶体管M1的栅极与第一扫描信号端 S1电连接。像素电路包括数据写入晶体管M2、第二扫描信号端S2和数据信号端Vdata， 数据写入晶体管M2的栅极与第二扫描信号端S2电连接，数据写入晶体管M2的第一 端与数据信号端Vdata电连接，数据写入晶体管M2的第二端与第二节点N2电连接。 像素电路包括第二电容C2，第三极板c23连接驱动晶体管Tm的栅极，第四极板c24 连接的第二扫描信号端S2，第二电容C2用于锁存驱动晶体管Tm的栅极的电位。

像素电路还包括第一发光控制晶体管M3、第二发光控制晶体管M4、复位晶体管M5、偏置调节晶体管M6，第一发光控制晶体管M3和第二发光控制晶体管M4的栅 极均与发光控制端E电连接，第一发光控制晶体管M3的第一端与第三节点N3电连 接，第一发光控制晶体管M3的第二端与发光元件OL的阳极电连接；第二发光控制 晶体管M4的第一端与第一电源信号端PV1电连接，第二发光控制晶体管M4的第二 端与第二节点N2电连接。复位晶体管M5的栅极与第三扫描信号端S3电连接，复位 晶体管M5的第一端与复位信号端Vref电连接，复位晶体管M5的第二端与发光元件 OL的阳极电连接；发光元件OL的阴极与第二电源信号端PV2电连接。偏置调节晶 体管M6的栅极与第四扫描信号端S4电连接，偏置调节晶体管M6的第一端与偏置信 号端DV电连接，偏置调节晶体管M6的第二端与第三节点N3电连接。其中，偏置 调节晶体管M6用于调节驱动晶体管Tm的偏置状态。在像素电路工作在发光阶段时， 第一节点N1的电位比第三节点N3的电位高，造成驱动晶体管Tm产生迟滞效应，导 致Id-Vg曲线(晶体管的漏极电流与栅极电压之间的关系曲线)偏移，从而导致驱动 晶体管的阈值电压偏移。该实施方式中，偏置调节晶体管M6能够实现对驱动晶体管 进行反偏，从而缓解驱动晶体管的迟滞效应导致的阈值电压的偏移。其中，第三扫描 信号端S3和第四扫描信号端S4可以由一个驱动电路中的相邻两级的移位寄存器来提 供信号，图17中仅标示出了第三扫描信号端S3。

参考图16的时序图示意的，由于第二电容C2的设置，当第一扫描信号端S1和 第二扫描信号端S2的信号跳变方向相反时，第一扫描信号端S1的信号跳变对第一节 点N1的影响在一定程度上会被第二扫描信号端S2的信号跳变抵消。该实施方式中第 二电容C2能够在第二扫描信号端S2的信号为上升沿的时刻拉高第一节点N1的电位， 以稳定第一节点N1的电位。

如图18中示意的，该实施方式中，驱动晶体管Tm的栅极(也即第一晶体管T1 的第一栅极g1)复用为第一电容C1的第一极板c11，驱动晶体管Tm的栅极位于第 一金属层M1，第一电容C1的第二极板c12位于第二金属层M2。阈值补偿晶体管 M1为第二晶体管T2，第二晶体管T2的第二栅极g2位于第二金属层，第二晶体管的 第三栅极g3位于第三金属层M3。第一晶体管T1的第一源极s1和第一漏极d1、以及 第二晶体管T2的第二源极s2和第二漏极d2位于第四金属层M4。第三极板c23连接 驱动晶体管Tm的栅极，第四极板c24连接的第二扫描信号端S2，设置第二电容C2 的第三极板c23与阈值补偿晶体管M1的有源层(也即第二晶体管T2的第二有源层 w2)位于同一层，第二电容C2的第四极板c24与驱动晶体管Tm的栅极位于同一层。 该实施方式中根据两个电容在像素电路中与其他晶体管器件的连接关系，设置两个电 容的极板所在的膜层位置，能够简化显示面板中像素电路的布线方式，节省空间。

具体的，图15实施例中，阈值补偿晶体管M1为p型晶体管，像素电路中驱动晶 体管和其他开关晶体管均为n型晶体管。

进一步的，图19为本发明实施例提供的显示面板的另一种可选实施方式示意图。在图15实施例基础上，像素电路还包括第一辅助晶体管，如图19所示，第一辅助晶 体管M7的栅极和第一端均与第二扫描信号端S2电连接，第一辅助晶体管M7的第二 端与第二电容C2的一个极板电连接。第二电容C2的第三极板c23连接驱动晶体管 Tm的栅极，第二电容C2的第四极板c24与第一辅助晶体管M7的第二端电连接。第 一辅助晶体管M7为p型晶体管，可选的，第一辅助晶体管M7的有源层包括氧化物 半导体。该实施方式在第二电容和第二扫描信号端S2之间增加第一辅助晶体管，第 一辅助晶体管由第二扫描信号端S2控制，以保证只有在第二扫描信号端S2的信号为 上升沿时第一辅助晶体管M7打开，以维持第一节点N1的电位。

在另一种实施例中，图18为本发明实施例提供的显示面板的像素电路的另一种可选实施方式示意图，图21为图20实施例提供的像素电路的时序图。

如图20所示，第一晶体管T1为像素电路的驱动晶体管Tm；第二晶体管T2为像 素电路的阈值补偿晶体管M1；驱动晶体管Tm的栅极与第一节点N1电连接，驱动晶 体管Tm的第二端与第二节点N2电连接，驱动晶体管Tm的第二端与第三节点N3电 连接，阈值补偿晶体管M1的第一端与第三节点N3电连接，阈值补偿晶体管M1的 第二端与第一节点N1电连接，阈值补偿晶体管M1的栅极与第一扫描信号端S1电连 接。像素电路包括数据写入晶体管M2、第二扫描信号端S2和数据信号端Vdata，数 据写入晶体管M2的栅极与第二扫描信号端S2电连接，数据写入晶体管M2的第一端 与数据信号端Vdata电连接，数据写入晶体管M2的第二端与第二节点N2电连接。

像素电路还包括第一发光控制晶体管M3、第二发光控制晶体管M4、复位晶体管M5、偏置调节晶体管M6，第一发光控制晶体管M3和第二发光控制晶体管M4的栅 极均与发光控制端E电连接，第一发光控制晶体管M3的第一端与第三节点N3电连 接，第一发光控制晶体管M3的第二端与发光元件OL的阳极电连接；第二发光控制 晶体管M4的第一端与第一电源信号端PV1电连接，第二发光控制晶体管M4的第二 端与第二节点N2电连接。复位晶体管M5的栅极与第三扫描信号端S3电连接，复位 晶体管M5的第一端与复位信号端Vref电连接，复位晶体管M5的第二端与发光元件 OL的阳极电连接；发光元件OL的阴极与第二电源信号端PV2电连接。偏置调节晶 体管M6的栅极与第三扫描信号端S3电连接，偏置调节晶体管M6的第一端与偏置信 号端DV电连接，偏置调节晶体管M6的第二端与第三节点N3电连接。其中，偏置 调节晶体管M6用于调节驱动晶体管Tm的偏置状态。在像素电路工作在发光阶段时， 第一节点N1的电位比第三节点N3的电位高，驱动晶体管Tm产生迟滞效应，导致阈 值电压偏移。该实施方式中，偏置调节晶体管M6能够实现对驱动晶体管进行反偏， 从而补偿驱动晶体管的迟滞效应引起的阈值电压的偏移。

具体的，图20实施例中，阈值补偿晶体管M1为p型晶体管，像素电路中驱动晶 体管和其他开关晶体管均为n型晶体管。像素电路包括第二电容C2，第三极板连接 驱动晶体管Tm的栅极，第四极板连接第三扫描信号端S3，第二电容C2用于保持驱 动晶体管的栅极的电位。参考图21中的示意，当第三扫描信号端S3的信号为上升沿 的时刻，第二电容C2能够拉高第一节点N1的电位，以稳定第一节点N1的电位。

图20实施例中，示意偏置调节晶体管M6的栅极与复位晶体管M5的栅极均连接 第三扫描信号端S3，也即在对驱动晶体管Tm进行偏置调节的同时对发光元件OL进 行复位。可选的，在另一种实施方式中，偏置调节晶体管M6的栅极与复位晶体管 M5的栅极连接不同的信号端，则实现分别在不同的时刻对驱动晶体管Tm进行偏置 调节和对发光元件OL进行复位。

具体的，在另一种实施例中，显示面板中像素电路可参考上述图7实施例中的示意，图22为本发明实施例提供的显示面板的另一种可选实施方式像素电路布线图。 图23为图7实施例提供的像素电路的时序图。图24为图22实施例提供的显示面板 的一种膜层结构示意图。

同时参考图7和图23所示，第一晶体管T1为像素电路的驱动晶体管Tm；第二 晶体管T2为像素电路的阈值补偿晶体管M1；驱动晶体管Tm的栅极与第一节点N1 电连接，驱动晶体管Tm的第二端与第二节点N2电连接，驱动晶体管Tm的第二端 与第三节点N3电连接，阈值补偿晶体管M1的第一端与第三节点N3电连接，阈值补 偿晶体管M1的第二端与第一节点N1电连接，阈值补偿晶体管M1的栅极与第一扫 描信号端S1电连接。像素电路包括数据写入晶体管M2、第二扫描信号端S2和数据 信号端Vdata，数据写入晶体管M2的栅极与第二扫描信号端S2电连接，数据写入晶 体管M2的第一端与数据信号电端Vdata连接，数据写入晶体管M2的第二端与第二 节点N2电连接。

像素电路还包括第一发光控制晶体管M3、第二发光控制晶体管M4、复位晶体管M5、偏置调节晶体管M6，第一发光控制晶体管M3和第二发光控制晶体管M4的栅 极均与发光控制端E电连接，第一发光控制晶体管M3的第一端与第三节点N3电连 接，第一发光控制晶体管M3的第二端与发光元件OL的阳极电连接；第二发光控制 晶体管M4的第一端与第一电源信号端PV1电连接，第二发光控制晶体管M4的第二 端与第二节点N2电连接。复位晶体管M5的栅极与第三扫描信号端S3电连接，复位 晶体管M5的第一端与复位信号端Vref电连接，复位晶体管M5的第二端与发光元件 OL的阳极电连接；发光元件OL的阴极与第二电源信号端PV2电连接。偏置调节晶 体管M6的栅极与第三扫描信号端S3电连接，偏置调节晶体管M6的第一端与偏置信 号端Dv电连接，偏置调节晶体管M6的第二端与第三节点N3电连接。其中，偏置调 节晶体管M6用于调节驱动晶体管Tm的偏置状态。另外，图7实施例中示意偏置调节晶体管M6的栅极与复位晶体管M5的栅极均连接第三扫描信号端S3，也即在对驱 动晶体管Tm进行偏置调节的同时对发光元件OL进行复位。可选的，在另一种实施 方式中，偏置调节晶体管M6的栅极与复位晶体管M5的栅极连接不同的信号端，则 实现分别在不同的时刻对驱动晶体管Tm进行偏置调节和对发光元件OL进行复位。

具体的，图7实施例中，阈值补偿晶体管M1为p型晶体管，像素电路中驱动晶 体管和其他开关晶体管均为n型晶体管。像素电路包括第二电容C2，第四极板c24 连接第三节点N3，第三极板c23连接发光控制端E，第二电容C2用于对驱动晶体管 进行反偏。参考图24中的示意，当发光控制端E的信号为上升沿的时刻，第二电容 C2能够拉高第三节点N3的电位。在像素电路工作在发光阶段时，第一节点N1的电 位比第三节点N3的电位高，驱动晶体管Tm产生迟滞效应导致驱动晶体管的阈值电 压偏移。该实施方式中，第二电容C2能够在发光控制端E的信号为上升沿的时刻拉 高第三节点N3的电位，实现对驱动晶体管进行反偏，从而进一步补偿驱动晶体管的 迟滞效应引起的阈值电压的偏移。

具体的，图22实施例中，阈值补偿晶体管M1为p型晶体管，像素电路中驱动晶 体管和其他开关晶体管均为n型晶体管。如图24所示，该实施方式中，驱动晶体管 Tm的栅极(也即第一晶体管T1的第一栅极g1)复用为第一电容C1的第一极板c11， 第一电容C1的第二极板位于第二金属层M2。第四极板c24与驱动晶体管Tm的有源 层(也即第一晶体管T1的第一有源层w1)位于同层，第三极板c23第一晶体管T1 的第一栅极g1位于同一层。该实施方式中根据两个电容在像素电路中与其他晶体管 器件的连接关系，设置两个电容的极板的所在的膜层位置，能够简化显示面板中像素 电路的布线方式，节省空间。

进一步的，在图7实施例基础上，像素电路还包括第二辅助晶体管，其中，第二 辅助晶体管的栅极和第一端均与发光控制端电连接，第二辅助晶体管的第二端与第二 电容的一个极板电连接。在此不再附图示意。第二辅助晶体管为p型晶体管，可选的， 第二辅助晶体管的有源层包括氧化物半导体。该实施方式第二辅助晶体管由发光控制 端控制，以保证只有在发光控制端的信号为上升沿时第二辅助晶体管打开，拉高第三 节点N3的电位，以调节驱动晶体管Tm的偏置状态。

在一种实施例中，驱动阵列层101中的第一电容C1和第二电容C2。其中，第一 极板c11与第二极板c12之间包括第一绝缘层31，第三极板c23与第四极板c24之间 包括第二绝缘层32。可选的，第一极板c11与第二极板c12之间也可以包括其他绝缘 层，第三极板c23与第四极板c24之间也可以包括其他绝缘层。

具体的，可参考上述图18中的示意，第一极板c11与第二极板c12之间包括一层 第一绝缘层31，且第三极板c23与第四极板c24之间第二绝缘层32。其中，第一绝缘 层31中的氢含量大于第二绝缘层32中的氢含量。在第一电容C1为像素电路的存储 电容，第二电容C2为辅助电容的实施方式中，第一电容C1的第一极板c11位于第一 金属层M1，第二极板c12位于第二金属层M2，第一电容C1更加靠近第一晶体管(也 即驱动晶体管)，第一晶体管T1的第一有源层包括硅，通过设置第一绝缘层31具有 较大的氢含量，在对第一有源层w1进行氢化工艺时，第一绝缘层31能够为第一有源 层w1提供氢离子，能够使得第一晶体管T1的第一有源层w1富氢，以保证第一晶体 管的驱动性能。另外，第三极板c23与第二晶体管T2的第二有源层w2位于同一层， 第四极板c24位于第一金属层M1，则第二电容C2更加靠近第二晶体管T2，第二晶 体管T2的第二有源层w2包括氧化物半导体，为了保证第二晶体管T2的性能，第二 有源层w2需要富氧，如果靠近第二有源层w2的绝缘层中氢含量较高的话，容易导 致氧化物半导体导电化。该实施方式设置第二电容C2之间的第二绝缘层32的氢含量 较低，能够避免第二绝缘层32对第二晶体管T2的第二有源层w2造成不良影响，确 保了第二晶体管T2性能稳定性。

进一步的，第一绝缘层31中的氧含量小于第二绝缘层32中的氧含量。在第一电 容C1靠近第一晶体管T1，第二电容C2靠近第二晶体管T2的实施方式中，设置第一 绝缘层31具有较小的氧含量，能够减少第一绝缘层31中的氧与第一有源层w1中氢 结合的发生，以保证第一有源层w1富氢，确保第一晶体管T1的性能稳定性。同时， 设置第二绝缘层32具有较大的氧含量，能够避免第二有源层w2被导体化，而影响器 件性能。

在另一种实施例中，继续参考上述图18所示的，第三极板c23与第四极板c24 之间包括叠层设置的第一绝缘层31和第二绝缘层32。图18中示意，第一绝缘层31 位于靠近第四极板c24的一侧，第二绝缘层32位于靠近第三极板c23的一侧。在另一 种实施中，第二电容的两个极板与图18实施例示意的不同，则第一绝缘层和第二绝 缘层的位置可以互换。能够通过第一绝缘层和第二绝缘层进行配合，以满足电路结构 中第二电容的电容值、以及靠近晶体管有源层的一侧对氢或氧含量的要求。以同时满 足电容性能和晶体管稳定性。

具体的，在一种实施例中，第一绝缘层31的制作材料包括氮化硅，第二绝缘层 32的制作材料包括氧化硅。则能够实现第一绝缘层的氧含量小于第二绝缘层中的氧含 量，且第一绝缘层的氢含量大于第二绝缘层中的氢含量。

进一步的，第三极板与第四极板之间的绝缘层中；靠近第三极板处的氧含量大于靠近第四极板处的氧含量；靠近第三极板处的氢含量小于靠近第四极板处的氢含量。 在实际中，根据电路结构中第二电容与电路元件的连接关系、以及对第二电容的电容 值的需求，对第二电容的极板之间绝缘层进行设置。第三极板和第四极板之间可以设 置有一个或者多个绝缘层。靠近第三极板处的氧含量大于靠近第四极板处的氧含量， 则第三极板可以设置在靠近第二晶体管的第二有源层的附近，靠近第三极板处的绝缘 层中的氧能够与游离氢结合，以减小游离氢与第二有源层的结合量，从而确保第二有 源层富氧，保证第二晶体管的稳定性。靠近第四极板处的绝缘层的氢含量大于靠近第 三极板处的绝缘层的氢含量，则可以将第四极板设置在靠近第一晶体管的第一有源层 的附近，靠近第四极板处的绝缘层的氢能够为第一有源层提供氢离子，能够使得第一 晶体管的第一有源层富氢，以保证第一晶体管的驱动性能。

在一种实施例中，第一极板与第二极板之间包括第一绝缘层，第三极板与第四极板之间包括第二绝缘层；第一绝缘层的厚度小于第二绝缘层的厚度。根据电容公式， 绝缘层厚度越小，两个电极板之间形成的电容值越大，第一绝缘层的厚度小于第二绝 缘层的厚度，有利于实现第一电容的电容值大于第二电容的电容值，在保证第一电容 的电容值足够大时，能够在一定程度上减小第一电容占据的面积，进而有利于节省像 素电路占据的空间。当像素电路包括第一电容时，能够减小像素电路占据的空间，有 利于增大像素密度，提升显示面板分辨率。当驱动电路包括第一电容时，能够减小驱 动电路占据的空间，有利于减小非显示区的面积，提升屏占比。

具体的，在一种实施例中，第一极板与第二极板之间包括第一绝缘层，第三极板与第四极板之间包括第二绝缘层；第一绝缘层的介电常数大于第二绝缘层的介电常数。 电容的两个极板之间的介电常数越大，则两个极板之间形成的电容值越大，第一绝缘 层的介电常数大于第二绝缘层的介电常数，有利于实现第一电容的电容值大于第二电 容的电容值，通过调整电容两个极板之间的绝缘层材料实现电容的电容值差异化。

具体的，在一种实施例中，第一极板与第二极板的面积大于第三极板与第四极板的面积。该实施方式通过调整第一电容的电极极板的面积实现第一电容的电容值大于 第二电容的电容值。在驱动电路包括第一电容的实施例中，由于驱动电路设置在非显 示区，驱动电路内电容极板的面积较大也不会显示区造成影响。

在另一种实施例中，第一极板与第三极板位于同一功能层，第二极板与第四极板位于同一功能层；第一极板与第二极板之间包括第一绝缘层，第三极板与第四极板之 间包括第二绝缘层；第一绝缘层中的氢含量不同于第二绝缘层中的氢含量。在像素电 路和驱动电路一者包括第一电容，另一者包括第二电容的实施方式中，由于像素电路 和驱动电路的工艺制程不同，会导致电容极板之间的绝缘层的氢含量不同。在一种实 施例中第一绝缘层的氢含量大于第二绝缘层的氢含量。在另一种实施例中，第一绝缘 层的氢含量小于第二绝缘层的氢含量。应用在不同的电路结构中，可以根据具体的工 艺需求对第一绝缘层的含氢量和第二绝缘层的含氢量进行灵活设置。

本发明实施例还提供一种显示装置，图25为本发明实施例提供的显示装置示意图， 如图25所示显示装置包括本发明任意实施例提供的显示面板100。对于显示面板的结构 在上述实施例中已经说明，在此不再赘述。本发明实施例中显示装置可以是例如手机、平 板计算机、笔记本电脑、电纸书、电视机、智能穿戴产品等任何具有显示功能的设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和 原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管 参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对 前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范 围。