半导体器件和半导体装置

相关申请的交叉引用

本申请要求2018年2月16日提交的日本专利申请JP2018-025680的优先权，该专利申请的全部内容以引用方式并入本文。

技术领域

本发明涉及一种半导体器件和半导体装置。

背景技术

通常使用焊料，特别是诸如金锡(AuSn)的共晶焊料将半导体器件贴片在组装衬底上。日本专利申请特开No.JP2015-035495A公开了一种形成背面金属的方法。此外，穿过衬底的衬底通孔是稳定连接到源极焊盘的地电位的常用技术，该源极焊盘连接到场效应晶体管(FET)类型的半导体器件的源极。衬底通孔在衬底背面中将源极直接连接到地线。

然而，通过用焊料将设有衬底通孔的衬底贴片而安装到组装衬底上时，该焊料侵入衬底通孔并在衬底通孔处固化。这种焊料根据环境温度的变化而反复收缩和膨胀，这导致半导体器件从组装衬底上脱附，或者削弱了对组装衬底的贴片强度。

发明内容

本发明的一个方面涉及一种半导体器件，该半导体器件包括具有主表面和与主表面相反的次表面的衬底。该主表面设有半导体有源器件。该半导体器件还包括沉积在次表面上和衬底通孔内的基底金属层、以及基底金属层上的附加金属层，附加金属层具有与基底金属层相比不同的对焊料的润湿性，由此焊料与基底金属层可接触并被附加金属层排斥。通过在衬底的次表面和组装衬底之间插入焊料，从而使半导体器件贴片在组装衬底上。通过部分地去除附加金属层，使得除了衬底通孔和衬底通孔的周边之外的部分中的基底金属层与焊料接触。在衬底通孔中存在空位。

附图说明

为了更好地理解实施方案，现在将仅通过示例的方式参考附图，其中：

图1A是根据实施方案的半导体器件的平面图，以及图1B是沿着图1A中所示的线IB-IB截取的包括半导体器件的截面图的半导体装置的截面图；

图2A至图2F是图1B中所示的半导体器件在形成半导体器件的方法的各个步骤下的截面图；

图3A至图3F是图1B中所示的半导体器件在图2F所示步骤之后的方法的各个步骤下的截面图；

图4A至图4F是图1B中所示的半导体器件在图3F所示步骤之后的方法的各个步骤下的截面图；和

图5是常规半导体器件的截面图。

具体实施方案

接下来，将参考附图对根据本发明的一些实施方案进行描述。在附图的描述中，彼此相同或相似的数字或符号将指代彼此相同或相似的元件而不重复说明。

图1A是示出根据本发明的第一实施方案的半导体器件100的平面图。半导体器件100是场效应晶体管(FET)类型，其设有衬底10、栅极焊盘12、栅极指状物13、源极焊盘14、源极指状物15、漏极焊盘16和漏极指状物17。作为绝缘衬底的衬底10可以由碳化硅(SiC)、蓝宝石(Al

衬底10在其主表面中设有焊盘12、14和16以及指状物13、15和17。栅极指状物13、源极指状物15和漏极指状物17从相应的焊盘12、14和16延伸。一个栅极指状物13被放置在一个源极指状物15和一个漏极指状物17之间以形成一个晶体管元件；并且若干元件构成FET 100。通过使钛(Ti)和铝(Al)金属堆叠形成源极指状物15和漏极指状物17，而源极焊盘14和漏极焊盘16主要包括金(Au)层。Au层还覆盖源极指状物15和漏极指状物17。栅极焊盘12和栅极指状物13包括镍(Ni)、钯(Pd)和金(Au)的堆叠金属。

图1B是沿着图1A中所示的线Ib-Ib截取的包括半导体器件100的截面图的半导体装置的截面图。如图1A和图1B所示，衬底10还设有从其次表面穿过到达主表面的衬底通孔10a。主表面中的源极焊盘14与衬底通孔10a重叠。如图1B所示，衬底10的次表面设有第一金属层20和第二金属层22，其中第二金属层22是通过镀覆形成的。第一金属层20和第二金属层22是本发明的基底金属层的方面。覆盖衬底10的次表面和衬底通孔10a的侧面的第一金属层20与衬底10的主表面中的源极焊盘14接触。部分地覆盖衬底通孔10a周围的第一金属层20的第二金属层22可以稳定地电位，即，第二金属层22在主表面中的半导体有源器件中设有地线(GND)。可以使用第一金属层20作为籽晶金属通过电镀形成第二金属层22。第二金属层22在衬底通孔10a内和周围部分地被第三金属层24覆盖，其中第三金属层24防止焊料32侵入衬底通孔10a内。第三金属层24是本发明的附加金属层的方面。因此，衬底通孔10a在其中留下空位50。

第一金属层20从与衬底10的次表面接触的一侧堆叠厚度为50nm至200nm的镍(Ni)和铬(Cr)的合金(其通常被称为镍铬合金(NiCr))、和厚度为50nm至200nm的金(Au)；或者堆叠Ti和Au的堆叠金属，该Ti和Au各自具有与上述那些基本相同的厚度。第二金属层22可以由金(Au)制成。第三金属层24至少包含Ni，通常也由镍铬合金(NiCr)制成。与第三金属层24相比，第一金属层20和第二金属层22的表面对焊料32具有润湿性。第二金属层22的厚度为5μm至10μm，而第三金属层24的厚度为20nm至200nm。

如图1B所示，使用焊料32将半导体器件100安装在组装衬底30上，该焊料32可以是包含诸如金锡(AuSn)之类的共晶焊料、银(Ag)等的微细粉末的树脂。焊料32与第一金属层20和第二金属层22接触，但被第三金属层24排斥以在衬底通孔10a中留下空位。

图2A至图4F是半导体器件100在形成器件100的方法的各个步骤下的截面图。如图2A所示，该方法首先在衬底10的主表面10c中形成栅极焊盘12、源极焊盘14和漏极焊盘16，其中图2A省略了栅极焊盘12和漏极焊盘16。此外，该方法在衬底10的主表面10c中形成栅极指状物13、源极指状物15和漏极指状物17。此后，通过(例如)蜡42将衬底10附接到支撑衬底40，使得其主表面10c面向并附接到支撑衬底40上。然后，如图2B所示，该方法将衬底10的次表面10d研磨至约100μm的厚度。然后，物理沉积技术(通常是溅射)可以在衬底10的次表面10d和支撑衬底40的表面(包括蜡42的表面和衬底10的边缘以及蜡42的边缘)上形成NiCr和金的堆叠金属层44。

此后，如图2D所示，在金属层44上形成图案化的光刻胶46，其中图案化的光刻胶46在与源极焊盘14重叠的部分中提供岛状物。即，图案化的光刻胶46覆盖金属层44中对应于源极焊盘14的部分。如图2E所示，使用金属层44作为籽晶层选择性电镀金(Au)，然后如图2F所示，去除图案化的光刻胶46，在金属层44上留下由Au制成的金属掩模48。去除暴露在金属掩模48的开口中的金属层44，以在对应于源极焊盘14的部分中暴露衬底10的次表面10d的方式，金属掩模48可以留在衬底10上。

接下来，如图3A所示，使用金属掩模48的蚀刻去除了与源极焊盘14重叠的金属层44和衬底10的部分，形成了衬底通孔10a，其宽度可以通过与衬底10研磨后的厚度的纵横比为0.5至10来确定。在本实施方案中，研磨可以将衬底10减薄至约100μm(精确地，100±10μm)的厚度，这意味着衬底通孔10a的宽度约为50μm至10μm。在形成衬底通孔10a之后，如图3B所示，该方法去除金属掩模48和金属层44。此后，如图3C所示，第二次溅射在衬底10的整个次表面10d、支撑衬底40的整个表面、衬底通孔10a的内壁以及源极焊盘14的表面上连续地形成另一金属层20(其被称为第一金属层)，其中第一金属层20可以是NiCr和Au的堆叠金属，NiCr和Au各自的厚度为约50nm到200nm。

此后，如图3D所示，另一图案化的光刻胶51部分地覆盖金属层20的表面。具体而言，图案化的光刻胶51可以覆盖衬底10的周边和与划线对应的区域10b。如图3E所示，在形成图案化的光刻胶51之后进行的选择性电镀仅在从光刻胶51暴露的金属层20上的区域中形成增厚的Au层22。Au层22将被称为第二金属层22。如图3F所示，去除光刻胶51可以选择性地留下镀覆的Au层22，以便部分地暴露金属层20。

此后，如图4A所示，第三次溅射在第一金属层20和第二金属层22上堆叠厚度为约40nm的另一NiCr层24。将被称为第三金属层的NiCr层24覆盖支撑衬底40的表面、衬底10的表面(包括衬底通孔10a的内壁)以及源极焊盘14的表面。此外，第三金属层24覆盖对应于划线的区域10b中的第一金属层20。此后，如图4B所示，又一图案化的光刻胶52覆盖衬底通孔10a和衬底通孔10a周围的第三金属层24。含有碘(I)的溶液可以选择性地去除从图案化的光刻胶52暴露的第二金属层22上的第三金属层24。区域10b不必留下第一金属层20，因为区域10b是为划线准备的。然而，本实施方案在第一金属层20的顶部提供Au层；因此，第一金属层20中的Au层下的NiCr层未被上述溶液蚀刻而保留。留在区域10b中的第一金属层20可以增强衬底10对焊料32的贴片强度。此外，第三金属层24留在衬底通孔10a的内部和衬底通孔10a的周边，其中第三金属层24留在衬底通孔10a的周边的宽度约为10μm。

在划线不优选留下Au层的应用的替代方案中，特别是在其顶部中，在去除第三金属层24之后可以通过湿法蚀刻去除在用于划线的区域10b中的第一金属层20的顶部中的Au层。第一金属层20中的顶部Au层的去除也蚀刻第二金属层22。然而，第二金属层22的厚度远大于第一金属层20顶部的前一Au层的厚度。因此，去除Au层可以在用于划线的区域10b中暴露第一金属层20的NiCr层。在区域10b不留下金属的又一替代方案中，在去除区域10b中的Au顶层之后使用含有碘(I)的溶液的第二蚀刻可以去除第一金属层20中的NiCr层并暴露区域10b中的衬底10。

该实施方案专注于其中金属层20和24包括NiCr层的布置；然而，本发明可适用于以下金属和这些金属的溶液；即，用盐酸(HCl)溶液代替含有碘(I)的溶液可以溶解NiCr，而Au层24和20对HCl是稳定的。当第一金属层20设有NiCr和铜(Cu)的堆叠金属，其中Cu被设置在第一金属层20的顶部，而第三金属层24是NiCr时；氯化铁(FeCl

之后，如图4D所示，该方法去除图案化的光刻胶52，并通过将支撑衬底40加热到100℃至200℃的温度以使蜡42熔化，从而将衬底10从支撑衬底40上拆下。之后，如图4E所示，有机溶剂可以除去蜡42。如图4F所示，将扩展带(expanding tape)54附接到衬底10的背面10d，该方法可以从其顶表面10c进行切割，以在图4F中箭头所示的各个区域10b中将衬底10分成相应的半导体芯片。因为区域10b各自的宽度W

图5是在组装衬底30上贴片的常规半导体器件200的截面图。常规半导体器件200不提供第三金属层24，并且是通过没有图4A至图4C所示的步骤的方法形成的。即，常规半导体器件200不在衬底通孔10a内及其周边提供第三金属层24。焊料32可以在对焊料32具有良好润湿性的第二金属层22上扩散，并最终填充衬底通孔10a。侵入衬底通孔10a的焊料32根据环境温度的变化而反复收缩和膨胀，并且偶尔在衬底通孔10a内引起裂纹。根据本发明的在衬底通孔10a内及其周边对焊料32具有较小润湿性的第三金属层24可以有效地防止焊料32侵入衬底通孔10a，这可以有效地抑制半导体器件100对组装衬底30的贴片强度的劣化。

第一金属层20优选地具有对第三金属层24的蚀刻选择性，以便确保在去除区域10b中的第三金属层24期间留下第一金属层20。例如，第一金属层20在其顶部具有Au层，而第三金属层24具有NiCr，并且用于第三金属层24的蚀刻剂是HCl。这种布置可以显示出对金属层20蚀刻金属层24的足够选择性。

参考图1B，衬底10设有衬底通孔10a，该衬底通孔10a从衬底10的内部到表面覆盖有第一金属层20、第二金属层22和第三金属层24。与第一金属层20和第二金属层22相比，第三金属层24对焊料32具有较小的润湿性，可以有效地防止焊料32侵入衬底通孔10a内。衬底通孔10a内的侵入焊料32由于根据环境温度的变化的收缩和膨胀而偶尔会引起裂纹。本发明的实施方案可以有效地防止焊料32侵入衬底通孔10a。

第一金属层20、第二金属层22和第三金属层24依次形成在源极焊盘14、衬底通孔10a的侧面和衬底通孔10a的周边中的衬底10的背面10d。第三金属层24防止焊料32侵入衬底通孔10a，这通过焊料32增强了半导体器件100在组装衬底30上的贴片强度。

在切割半导体芯片之后，第一金属层20留在半导体芯片的背面的周边中。因此，焊料32可以在半导体芯片的周边扩散，这可以增强半导体芯片在组装衬底30上的贴片强度。第一金属层20在其顶部包含Au，而第三金属包括层24包含Ni或Ti。第一金属层20和第三金属层24的这种布置可以示出第三金属层24对第一金属层20的蚀刻选择性。

第一金属层20的顶部和第二金属层22优选地具有彼此相同的材料。例如，第一金属层20的顶部和第二金属层22可以是Au，其对焊料32显示出良好的润湿性。第一金属层20的顶部可以是Au，而第三金属层24可以是NiCr。第一金属层20的顶部和第二金属层22可以是铜(Cu)。第三金属层24可以是Ti。

半导体器件100中的衬底10包括主要由氮化物半导体材料制成的FET类型的半导体有源器件，所述氮化物半导体材料是包含氮(N)的半导体材料，例如氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟(InN)和/或氮化铝铟镓(AlInGaN)。除了氮化物半导体材料之外，衬底10可以是包含诸如砷化镓(GaAs)之类的砷化物(As)的半导体材料。半导体层中的半导体器件可以是除FET以外的。衬底10可以是碳化硅(SiC)、硅(Si)、蓝宝石(Al

虽然本文详细描述了本发明的若干实施方案和变化，但对于普通技术人员显而易见的是，本发明的公开内容和教导将为本领域技术人员提出许多替代设计。