译码方法及设备

技术领域

本申请涉及通信技术领域，尤其涉及一种译码方法及设备。

背景技术

3GPP(3rd Generation Partnership Project，第三代合作伙伴计划)已将超可靠低延迟通信(Ultra-Reliable Low-Latency Communications，URLLC)定义为5G(5thGeneration Mobile Communication Technology，第五代移动通信技术)和6G(6thGeneration Mobile Communication Technology，第六代移动通信技术)以上网络的关键通信场景，URLLC不仅需要译码算法具有高性能，即译码可以接近最大似然(MaximumLikelihood，ML)的性能，而且需要译码算法具有低复杂度。已有的有序统计译码算法(Ordered Statistic Decoding，OSD)能够获得最大似然译码性能，但其复杂度较高。

发明内容

有鉴于此，本申请的目的在于提出一种译码方法及设备。

基于上述目的，本申请提供了一种译码方法，包括：

对接收序列和生成矩阵进行预处理，得到信息硬判决序列和码字硬判决序列；

根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样；

对所述错误图样进行后处理，输出最优译码序列作为译码结果；其中，所述最优译码序列为使欧氏距离最小时的译码序列。

可选地，所述对接收序列和生成矩阵进行预处理得到信息硬判决序列和码字硬判决序列，包括：

基于第一置换函数，根据所述接收序列和所述生成矩阵分别得到第一码字序列和第一矩阵；

基于第二置换函数，根据所述第一码字序列和所述第一矩阵分别得到第二码字序列和第二矩阵；

将所述第二矩阵高斯消元后得到系统矩阵；

将所述第二码字序列进行硬判决后得到信息硬判决序列；

根据所述信息硬判决序列和所述系统矩阵得到码字硬判决序列。

可选地，所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样，包括：

响应于确定当前迭代次数小于预设的最大迭代次数，且为第一猜测模式，根据所述信息硬判决序列和所述第二码字序列对第一集合猜测信息比特错误图样，并根据所述码字硬判决序列和所述第二码字序列对第二集合猜测码字序列错误图样；其中，所述第一集合为存储信息比特错误图样的集合，所述第二集合为存储码字序列错误图样的集合。

可选地，所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样，包括：

响应于确定当前迭代次数小于预设的最大迭代次数，且为第二猜测模式，基于预设的猜测次数和预设的空集，根据所述信息硬判决序列和所述第二码字序列对第一集合猜测信息比特错误图样，并根据所述码字硬判决序列和所述第二码字序列对第二集合猜测码字序列错误图样；其中，所述第一集合为存储信息比特错误图样的集合，所述第二集合为存储码字序列错误图样的集合。

可选地，所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样，包括：

响应于确定当前迭代次数小于预设的最大迭代次数，且为第三猜测模式，基于预设的猜测概率，根据所述信息硬判决序列和所述第二码字序列对第一集合猜测信息比特错误图样，或者，根据所述码字硬判决序列和所述第二码字序列对第二集合猜测码字序列错误图样；其中，所述第一集合为存储信息比特错误图样的集合，所述第二集合为存储码字序列错误图样的集合。

可选地，所述对所述错误图样进行后处理，输出最优译码序列作为译码结果，包括：

根据所述信息比特错误图样和所述系统矩阵，得到第一比特序列；

根据所述码字序列错误图样，得到第二比特序列；

响应于确定所述第一比特序列和所述第二比特序列均通过校验，根据所述第一比特序列计算第一欧氏距离，根据所述第二比特序列计算第二欧氏距离；

根据所述第一欧氏距离和所述第二欧氏距离确定最优译码序列。

可选地，所述对所述错误图样进行后处理，输出最优译码序列作为译码结果，包括：

根据所述信息比特错误图样和所述系统矩阵，得到第一比特序列；响应于确定所述第一比特序列通过校验，根据所述第一比特序列计算第一欧氏距离；

或者，根据所述码字序列错误图样，得到第二比特序列；响应于确定所述第二比特序列通过校验，根据所述第二比特序列计算第二欧氏距离；

根据所述第一欧氏距离或所述第二欧氏距离确定最优译码序列。

可选地，所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样，还包括：

将所述信息比特错误图样从所述第一集合中移除，得到第三集合，将所述码字序列错误图样从所述第二集合中移除，得到第四集合；

分别对所述第三集合和所述第四集合进行扩展；

将扩展后的所述第三集合作为所述第一集合，将扩展后的所述第四集合作为所述第二集合，返回执行所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样的步骤，直至结束译码。

可选地，所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样，还包括：

将所述信息比特错误图样从所述第一集合中移除，得到第三集合，或者，将所述码字序列错误图样从所述第二集合中移除，得到第四集合；

对所述第三集合或所述第四集合进行扩展；

将扩展后的所述第三集合作为所述第一集合，或者，将扩展后的所述第四集合作为所述第二集合，返回执行所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样的步骤，直至结束译码。

基于上述目的，本申请提供了一种译码设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如权上任一实施例所述的译码方法。

从上面所述可以看出，本申请提供的一种译码方法及设备，首先对接收序列和生成矩阵进行预处理，之后对信息比特和码字序列猜测错误图样，最后对猜测的错误图样进行后处理，采用判断是否通过校验和进行欧氏距离比较的方式进行后处理，输出最优译码序列作为译码结果。本申请在保证有效的译码性能的同时降低了算法的复杂度。此外，通过设置最大迭代次数，以防止盲目查询，减少了译码过程中的查询次数，有效地降低了译码的复杂度。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的一种译码方法的流程图；

图2为本申请实施例的一种译码方法的对接收序列和生成矩阵进行预处理得到信息硬判决序列和码字硬判决序列的流程图；

图3为本申请实施例的一种译码方法的第一猜测模式的流程图；

图4为本申请实施例的一种译码方法的第二猜测模式的流程图；

图5为本申请实施例的一种译码方法的第二猜测模式的流程图；

图6为本申请实施例的一种译码方法的第三猜测模式的流程图；

图7为本申请实施例的一种译码方法的对所述错误图样进行后处理，输出最优译码序列作为译码结果的流程图；

图8为本申请实施例的一种译码方法的对所述错误图样进行后处理，输出最优译码序列作为译码结果的流程图；

图9为本申请实施例的一种译码方法的对所述错误图样进行后处理，输出最优译码序列作为译码结果的流程图；

图10为本申请实施例的一种译码设备的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

通常，接近香农界的编码缺乏有效的译码算法，即使使用串行抵消列表(Successive Cancellation List，SCL)译码算法对循环冗余校验(Cyclic RedundancyCheck，CRC)的极化码译码可以接近ML性能，但也需要较大的列表大小，从而导致较高的计算复杂度。为了在保持尽可能低的译码复杂度的同时实现ML译码性能，需要新的译码算法及其高效实现。在现有技术中，OSD和猜测随机加性噪声译码(Guessing Random AdditiveNoise Decoding，GRAND)被提出作为URLLC的候选通用译码器。两者都能够对任何线性分组码进行译码。

URLLC编码方案需要满足严格的延迟和可靠性要求，因此具有强大纠错能力的短码至关重要。然而，使用码长较短的分组码可能会降低通信的可靠性，在码率相同时，与长度较长的码字相比，长度有限的短码误块率性能通常较差。因此，URLLC编码方案的设计需要在块长度和可靠性之间进行权衡。

OSD是一种对二进制线性分组码进行软信息判决的译码方法，通过对排序后的噪声进行统计分析，发现了再处理步骤的两个单调性。译码分为两个步骤，首先基于可靠性度量进行硬判决译码，接着重新处理硬判决得到的译码码字，直到达到ML性能。对于码长长度小于64的码，OSD译码的复杂度较低。因此，仅适合短码长下的译码，同时当码率较高时，OSD的复杂度也会随之增大。

GRAND译码算法有众多优点。首先这是一种ML译码，能取得最优的译码性能。此外，与传统方法相比，该方案具有随着码本速率的增加，而变得更加高效的理想特性。经过计算发现，该方案能很好地权衡复杂度和误码率之间的关系。因此，GRAND仅适用于高码率下的译码，当码率较低时，GRAND的性能和复杂度都会有一定的损失。

针对上述问题，本申请提出了能满足URLLC的联合猜测错误图样的一种译码算法，主要思想是对信息比特和码字序列分别猜测错误图样，称为对信息比特和码字序列联合猜测错误图样译码(Joint Guessing Error Pattern Decoding in Information bits andCoded bits，JGEPD)算法。JGEPD与OSD和GRAND相比，不仅性能上得到了提升，还极大降低了译码的复杂度。

下面结合附图来对本申请的技术方案进行详细说明。

图1为本申请实施例提出的一种译码方法的流程图。

本申请实施例对于信息比特的处理，需要用到一些OSD的技术，通过对接收信号和编码过程中的生成矩阵进行处理。在预处理后需要对信息比特和码字序列猜测错误图样，之后对其进行后处理。本申请实施例在保持原有性能的同时降低了算法的复杂度。详细步骤如图1所示：

S101：对接收序列和生成矩阵进行预处理，得到信息硬判决序列和码字硬判决序列。

在一些实施例中，在进行预处理之前需要进行初始化。设置最大迭代次数b(即最大查询次数)，将当前迭代次数(即当前查询次数)设为Query_times。通过设置最大迭代次数，当JGEPD译码算法的迭代次数达到最大值时，终止译码，这样防止盲目查询，减少了译码过程中的迭代次数，有效地降低了译码复杂度。

在本步骤中，通过生成矩阵G将信息序列

S201：基于第一置换函数，根据所述接收序列和所述生成矩阵分别得到第一码字序列和第一矩阵。

在一些实施例中，接收序列为

将接收序列

将生成矩阵G经过置换变换，得到第一矩阵G′＝λ

S202：基于第二置换函数，根据所述第一码字序列和所述第一矩阵分别得到第二码字序列和第二矩阵。

在一些实施例中，第二置换函数为λ

对第一矩阵G′进行变换，从其最左边的第一列开始，查找K个独立不相关的列，将其作为第二矩阵G″的前K列，其余的N-K列按照从左到右的顺序依次排列。矩阵的列顺序发生了变换，第一矩阵G′中的第j

将第一码字序列

S203：将所述第二矩阵高斯消元后得到系统矩阵。

在一些实施例中，系统矩阵G

对第二矩阵G″通过初等行变换进行高斯消元，使得第二矩阵G″的前K列变为单位阵的形式，将高斯消元后的系统矩阵记作G

S204：将所述第二码字序列进行硬判决后得到信息硬判决序列。

在一些实施例中，信息硬判决序列为

将第二码字序列

S205：根据所述信息硬判决序列和所述系统矩阵得到码字硬判决序列。

在一些实施例中，码字硬判决序列为

将信息硬判决序列

在一些实施例中，预处理过程也可以通过对排序后的噪声进行统计分析，证明

S102：根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样。

通过对信息比特和码字序列猜测错误图样，寻找出最有可能出错的比特位置，猜测的过程是通过计算欧氏距离度量进行的，使得译码算法能够有序进行。通过对信息比特和码字序列猜测错误图样，可以提前找到正确的码字序列，进一步的降低了译码复杂度，保证了有效的译码性能。

在一些实施例中，对信息比特和码字序列猜测错误图样可以有三种猜测模式：第一猜测模式、第二猜测模式和第三猜测模式。首先定义第一集合S

第一猜测模式的流程图如图3所示：

S301：响应于确定当前迭代次数小于预设的最大迭代次数，且为第一猜测模式。

在一些实施例中，将第一集合S

S302：根据所述信息硬判决序列和所述第二码字序列对所述第一集合猜测信息比特错误图样。

对第一集合S

S303：根据所述码字硬判决序列和所述第二码字序列对所述第二集合猜测码字序列错误图样。

对第二集合S

S304：将所述信息比特错误图样从所述第一集合中移除，得到第三集合，将所述码字序列错误图样从所述第二集合中移除，得到第四集合。

将信息比特错误图样e

S305：分别对所述第三集合和所述第四集合进行扩展。

对第三集合S

1)由于第二码字序列

2)若j

3)若j

对第四集合S

1)由于第二码字序列

2)若j

3)若j

S306：将扩展后的所述第三集合作为所述第一集合，将扩展后的所述第四集合作为所述第二集合，返回执行所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样的步骤，直至结束译码。

扩展完成后执行下述的后处理操作，后处理过程完成后返回执行根据信息硬判决序列和码字硬判决序列猜测错误图样的步骤，直至达到最大迭代次数，结束译码。

第二猜测模式的流程图如图4所示：

S401：响应于确定当前迭代次数小于预设的最大迭代次数，且为第二猜测模式。

在一些实施例中，将第一集合S

S402：基于预设的猜测次数和预设的空集，根据所述信息硬判决序列和所述第二码字序列对第一集合猜测信息比特错误图样，并根据所述码字硬判决序列和所述第二码字序列对第二集合猜测码字序列错误图样。

详细过程如图5所示：

S402A：判断Number是否小于100。

在一些实施例中，可以设置先后分别猜测50次错误图样，此时，最大猜测次数为100，即Number最大为100。若Number小于100，则进行S402B的步骤，即判断Number是否小于50。

S4021：猜测第一集合S

对第一集合S

对第二集合S

需要说明的是，由于在进行初始化时，将第二集合S

S4023：将错误图样e

在本步骤中，将步骤S4021得到的信息比特错误图样e

S4025：Number＝Number+1。

对Number值进行变化，使Number＝Number+1。

执行完步骤S4025之后进入移除错误图样，集合扩展和后处理操作(移除错误图样和集合扩展的具体过程和前述一致，在此不再赘述)。后处理结束后返回重新执行猜测错误图样的步骤。若仍然执行第二猜测模式，且已经进行了50次错误图样的猜测，此时Number为50。

执行S402A，Number小于100，执行S402B，若Number不小于50，则判断S402C，Number是否等于50。

若Number等于50，则执行S4022：将S集合并到S

在本步骤中，将步骤S4023中存入S集合的非系统形式的错误图样e

S4024：猜测第一集合S

猜测错误图样的具体过程和前述一致，在此不再赘述。

S4026：将错误图样e

在本步骤中，将此时步骤S4024得到的码字序列错误图样e

S4025：Number＝Number+1。

此时执行完步骤S4025之后进入移除错误图样，集合扩展和后处理操作(移除错误图样和集合扩展的具体过程和前述一致，在此不再赘述)。后处理结束后返回重新执行猜测错误图样的步骤。若仍然执行第二猜测模式，且此时已经进行了大于50次且小于100次的错误图样的猜测，此时50

执行S402A，若Number小于100，执行S402B，若Number不小于50，则判断S402C：Number是否等于50，若Number不等于50，则执行S4024：猜测第一集合S

S4026：将错误图样e

在本步骤中，将此时步骤S4024得到的码字序列错误图样e

S4025：Number＝Number+1。

此时执行完步骤S4025之后进入移除错误图样，集合扩展和后处理操作(移除错误图样和集合扩展的具体过程和前述一致，在此不再赘述)。后处理结束后返回重新执行猜测错误图样的步骤。若仍然执行第二猜测模式，且此时已经进行了大于且等于100次的错误图样的猜测，此时Number不小于100。

执行S402A，若Number不小于100，则执行步骤S4027：将S集合并到S

在本步骤中，将Number等于50时和Number不等于50时的两次步骤S4026中存入S集合的系统形式的错误图样e

执行S4028：Number＝0，将Number设为0后，执行S4021：猜测第一集合S

S4023：将错误图样e

在本步骤中，将步骤S4027得到的信息比特错误图样e

S4025：Number＝Number+1。

此时执行完步骤S4025之后进入移除错误图样，集合扩展和后处理操作(移除错误图样和集合扩展的具体过程和前述一致，在此不再赘述)。后处理结束后返回重新执行猜测错误图样的步骤，直至达到最大迭代次数，结束译码。

第三猜测模式的流程图如图6所示：

S601：响应于确定当前迭代次数小于预设的最大迭代次数，且为第三猜测模式。

在一些实施例中，将第一集合S

S602：基于预设的猜测概率，根据所述信息硬判决序列和所述第二码字序列对第一集合猜测信息比特错误图样，或者，根据所述码字硬判决序列和所述第二码字序列对第二集合猜测码字序列错误图样。

设置一个概率，判断是对信息比特猜测错误图样还是对码字序列猜测错误图样。

在一些实施例中，将概率设置为0.1，若概率小于0.1，则进行码字序列错误图样猜测，若概率大于0.1，则进行信息比特错误图样猜测。

若是对信息比特猜测错误图样，则对第一集合S

若对码字序列猜测错误图样，则对第二集合S

S603：将所述信息比特错误图样从所述第一集合中移除，得到第三集合，或者，将所述码字序列错误图样从所述第二集合中移除，得到第四集合。

若是对信息比特猜测错误图样得到的结果，则将信息比特错误图样e

若是对码字序列猜测错误图样得到的结果，将码字序列错误图样e

S604：对所述第三集合或所述第四集合进行扩展。

若是对第三集合S

1)由于第二码字序列

2)若j

3)若j

若是对第四集合S

1)由于第二码字序列

2)若j

3)若j

S605：将扩展后的所述第三集合作为所述第一集合，或者，将扩展后的所述第四集合作为所述第二集合，返回执行所述根据所述信息硬判决序列和所述码字硬判决序列猜测错误图样的步骤，直至结束译码。

扩展完成后执行后处理操作，后处理过程完成后返回执行根据信息硬判决序列和码字硬判决序列猜测错误图样的步骤，直至达到最大迭代次数，结束译码。

需要说明的是，前述第一猜测模式、第二猜测模式和第三猜测模式均由用户来进行选择。在进行信息比特猜测错误图样的过程中，核心在于查找能够使得翻转后的序列与第二码字序列

S103：对所述错误图样进行后处理，输出最优译码序列作为译码结果；其中，所述最优译码序列为使欧氏距离最小时的译码序列。

JGEPD译码算法经过预处理过程和猜测错误图样的过程，得到了硬判决序列和错误图样，在后处理过程中需要对其进行比特翻转的步骤，重新生成译码序列，并对新的译码序列进行校验关系或约束关系的判断。

在一些实施例中，对于信息比特，将翻转后的信息硬判决序列记作

S701：根据所述信息比特错误图样和所述系统矩阵，得到第一比特序列。

如图8所示，S801：根据前述猜测错误图样过程得到的信息比特错误图样e

S702：根据所述码字序列错误图样，得到第二比特序列。

如图8所示，S801：根据前述猜测错误图样过程得到的码字序列错误图样e

S703：响应于确定所述第一比特序列和所述第二比特序列均通过校验，根据所述第一比特序列计算第一欧氏距离，根据所述第二比特序列计算第二欧氏距离。

对第一比特序列和第二比特序列进行判断能否通过校验关系或者约束关系。对于不同的信源编码，检验关系也不同：对于CRC级联的极化码，可以通过冻结位校验以及CRC的约束关系进行判断；对于其他的线性分组码，可以通过将译码序列与校验矩阵相乘，根据校验结果是否为0进行判断。

如图8所示，S803：若通过校验关系或约束条件，则对第一比特序列和第二比特序列进行调制得到序列

S802：若未能通过校验关系或约束条件，则回到重新猜测错误图样的步骤。

S704：根据所述第一欧氏距离和所述第二欧氏距离确定最优译码序列。

如图8所示，S804：比较计算得到的第一欧氏距离

首先将第一比特序列

如果对第二比特序列逆置换变换，则过程为：

首先将第二比特序列

需要说明的是，由于在进行最小欧氏距离的比较时最终输出结果唯一，因此逆置换变换后得到的译码序列不再进行区分，为

将得到的译码序列保留，进行下一次迭代后如果得到了更小的欧氏距离，则更新译码序列，每次迭代过程，如果得到了更小的欧氏距离，则执行S808，得到相应的译码序列后更新上次迭代过程得到的译码序列；反之，则将此次迭代的译码序列舍弃；直到达到最大迭代次数，输出最优译码序列作为译码结果。

图9为本申请实施例的一种译码方法的对所述错误图样进行后处理，输出最优译码序列作为译码结果的流程图，对应第三猜测模式的后处理过程。

S901：根据所述信息比特错误图样和所述系统矩阵，得到第一比特序列；响应于确定所述第一比特序列通过校验，根据所述第一比特序列计算第一欧氏距离；

或者，根据所述码字序列错误图样，得到第二比特序列；响应于确定所述第二比特序列通过校验，根据所述第二比特序列计算第二欧氏距离。

相应的具体过程和前述一致，在此不再赘述。

S902：根据所述第一欧氏距离或所述第二欧氏距离确定最优译码序列。

相应的具体过程和前述一致，在此不再赘述。

需要说明的是，若是对于信息比特和码字序列并行猜测错误图样(即第一猜测模式和第二猜测模式)，则需对翻转后的两种比特序列并行进行处理，总流程中的查询次数Query_times＝Query_times+2；若是进行概率猜测错误图样(即第三猜测模式)，则只需对于相应的比特序列进行一次处理，总流程中的查询次数Query_times＝Query_times+1。本申请实施例在能够通过校验关系以及约束条件的的码字序列中，用寻找最小欧氏距离的方法提高算法的译码性能，使得输出的译码序列更为准确。

本申请提供的一种译码方法的技术效果总结如下：

1)原有的OSD复杂度较高，原有的GRAND只适用于高码率下的译码算法。本申请通过对信息比特和码字序列联合猜测错误图样，尽早地寻找出最有可能出错的比特位置，猜测的过程是通过计算最小欧氏距离进行的，使得译码算法能够有序进行，可以有效降低译码的复杂度。

2)设置一个最大的查询次数，使得译码过程不会更多地去猜测错误图样，限制了查询次数，保证了低复杂度的性质。

3)本申请通过校验关系和约束关系对译码序列进一步地判断，可以更准确地找到正确的译码结果，提升了译码的性能。

4)本申请提出的JGEPD译码不仅适用于任何码率，而且还适用于中长码的译码。

需要说明的是，本申请实施例的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本申请实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。

需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

基于同一技术构思，与上述任意实施例方法相对应的，本申请还提供了一种译码设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上任意一实施例所述的译码方法。

图10示出了本实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器1010、存储器1020、输入/输出接口1030、通信接口1040和总线1050。其中处理器1010、存储器1020、输入/输出接口1030和通信接口1040通过总线1050实现彼此之间在设备内部的通信连接。

处理器1010可以采用通用的CPU(Central Processing Unit，中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。

存储器1020可以采用ROM(Read Only Memory，只读存储器)、RAM(Random AccessMemory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器1020可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器1020中，并由处理器1010来调用执行。

输入/输出接口1030用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。

通信接口1040用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。

总线1050包括一通路，在设备的各个组件(例如处理器1010、存储器1020、输入/输出接口1030和通信接口1040)之间传输信息。

需要说明的是，尽管上述设备仅示出了处理器1010、存储器1020、输入/输出接口1030、通信接口1040以及总线1050，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。

上述实施例的电子设备用于实现前述任一实施例中相应的译码方法，并且具有相应的方法实施例的有益效果，在此不再赘述。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。