电荷泵电路和电荷泵系统

技术领域

本发明涉及电路领域，尤其涉及一种电荷泵电路和电荷泵系统。

背景技术

电荷泵电路是整个Flash存储器最重要的电路之一，决定了Flash存储器的面积和功耗。

图1为一种现有电荷泵电路。所述电荷泵电路包括：第一反相器11、第二反相器12、第一升压单元13、第二升压单元14、第一NMOS管MN11、第二NMOS管MN12、第一PMOS管MP11、第二PMOS管MP12、第三PMOS管MP13、第四PMOS管MP14、第一电容C11、第二电容C12、第三电容C13和第一电阻R11。

第一反相器11的输出端连接第一升压单元13的输入端和第二反相器12的输入端。第一升压单元13的输出端连接第一电容C11的第一端。

第二反相器12的输出端连接第二升压单元14的输入端。第二升压单元14的输出端连接第二电容C12的第一端。

第一NMOS管MN11的源极输入输入电压Vin，第一NMOS管MN11的衬底接地GND，第一NMOS管MN11的漏极连接第二NMOS管MN12的栅极、第一电容C11的第二端、第一PMOS管MP11的源极、第二PMOS管MP12的栅极、第三PMOS管MP13的源极和第四PMOS管MP14的栅极。

第二NMOS管MN12的源极输入输入电压Vin，第二NMOS管MN12的衬底接地GND，第二NMOS管MN12的漏极连接第一NMOS管MN11的栅极、第二电容C12的第二端、第二PMOS管MP12的源极、第一PMOS管MP11的栅极、第四PMOS管MP14的漏极和第三PMOS管MP13的栅极。

第一PMOS管MP11的衬底接地GND，第一PMOS管MP11的漏极连接第二PMOS管MP12的漏极和输出端Vout。第二PMOS管MP12的衬底接地GND。

第三PMOS管MP13的衬底接地GND，第四PMOS管MP14的衬底接地GND，第三PMOS管MP13的漏极连接第四PMOS管MP14的源极。

第一反相器11的输入端输入时钟信号CLK，第一反相器11的输出端输出时钟信号CLK-K至第二反相器12的输入端和第一升压单元13的输入端。第二反相器12的输出端输出时钟信号CLK-KB至第二升压单元14的输入端。第一升压单元13的输出端输出时钟信号CK-K至第一电容C11的第一端。第二升压单元14的输出端输出时钟信号CK-KB至第二电容C12的第一端。

其中，第一反相器11、第二反相器12、第一升压单元13和第二升压单元14组成了时钟电路。第一NMOS管MN11、第二NMOS管MN12、第一电容C11和第二电容C12组成了充放电电路。第一PMOS管MP11和第二PMOS管MP12组成了传输电路。第三PMOS管MP13、第四PMOS管MP14组成了衬底电压控制电路。第三电容C13和第一电阻R11组成了输出电路

由于第一NMOS管MN11的源极和第二NMOS管MN12的源极连接输入电压Vin，所以，当输入电压Vin比较高时，第一NMOS管MN11和第二NMOS管MN12无法导通，使得输入电压Vin无法传递至输出端Vout。当多个电荷泵电路连接形成电荷泵系统时，输入电压无法传递至输出端的电荷泵导致整个电荷泵系统无法正常工作。

发明内容

本发明解决的问题是：当输入电压Vin比较高时，电荷泵系统无法正常工作。

为解决上述问题，本发明提供一种电荷泵电路，包括：充放电电路、传输电路和钳位电路。

所述充放电电路包括：第一NMOS管、第二NMOS管、第一电容和第二电容。所述第一电容的第一端适于输入第一时钟信号，所述第二电容的第一端适于输入第二时钟信号，所述第二时钟信号为第一时钟信号的反相信号。所述第一NMOS管的源极连接输入电压，所述第一NMOS管的衬底接地，所述第一NMOS管的漏极连接第二NMOS管的栅极、所述第一电容的第二端和所述充放电电路的第一输出端。所述第二NMOS管的源极连接所述输入电压，所述第二NMOS管的衬底接地，所述第二NMOS管的漏极连接所述第一NMOS管的栅极、所述第二电容的第二端和所述充放电电路的第二输出端。

所述传输电路，适于将所述充放电电路的第一输出端或所述充放电电路的第二输出端的电压提供至所述电荷泵电路的输出端。

所述钳位电路包括：第三NMOS管和第四NMOS管。所述第三NMOS管的栅极连接所述第三NMOS管的漏极和所述第一NMOS管的源极，所述第三NMOS管的衬底接地，所述第三NMOS管的源极连接所述充放电电路的第一输出端。所述第四NMOS管的栅极连接所述第四NMOS管的漏极和所述第二NMOS管的源极，所述第四NMOS管的衬底接地，所述第四NMOS管的源极连接所述充放电电路的第二输出端。

可选的，所述传输电路包括：第一PMOS管和第二PMOS管。

所述第一PMOS管的源极连接所述充放电电路的第一输出端和所述第二PMOS管的栅极，所述第一PMOS管的衬底连接所述第一PMOS管的漏极和所述电荷泵电路的输出端。所述第二PMOS管的源极连接所述充放电电路的第二输出端和所述第一PMOS管的栅极，所述第二PMOS管的衬底连接所述第二PMOS管的漏极和所述电荷泵电路的输出端。

可选的，所述电荷泵电路还包括：时钟电路，所述时钟电路包括：第一反相器、第二反相器、第一升压单元和第二升压单元。

所述第一反相器的输入端适于输入第三时钟信号，所述第一反相器的输出端连接所述第二反相器的输入端和所述第一升压单元的输入端。所述第二反相器的输出端连接所述第二升压单元的输入端。所述第一升压单元的输出端适于输出所述第一时钟信号至适于第一电容的第一端。所述第二升压单元的输出端适于输出所述第二时钟信号至适于第二电容的第一端。

可选的，所述电荷泵电路还包括：负载电路，所述负载电路包括：第一电阻和第三电容。

所述第一电阻的第一端连接所述第三电容的第一端和所述电荷泵电路的输出端，所述第一电阻的第二端和所述第三电容的第二端均接地。

本发明还提供一种电荷泵系统，包括：多个上述电荷泵电路，其中，前一个电荷泵电路的输出端电压作为后一个电荷泵电路的输入电压。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在电荷泵电路中引入了钳位电路，先将第一NMOS管和第二NMOS管的栅极电压钳位至与输入电压相关，然后结合第一时钟信号和第二时钟信号的控制，进一步升高第一NMOS管和第二NMOS管的栅极电压，使得第一NMOS管和第二NMOS管陆续导通。所以，即便第一NMOS管和第二NMOS管源极接入的输入电压较高，也可以确保第一NMOS管和第二NMOS管的导通，保证电荷泵的正常工作。

附图说明

图1是现有电荷泵电路的结构示意图；

图2是本发明实施例的电荷泵电路的结构示意图；

图3是本发明实施例的时钟电路的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图2所示，本发明实施例提供一种电荷泵电路。所述电荷泵电路包括：充放电电路21、传输电路22和钳位电路23。

充放电电路21包括：第一NMOS管MN21、第二NMOS管MN22、第一电容C21和第二电容C22。

所述第一电容C21的第一端适于输入第一时钟信号CK-K，所述第二电容C22的第一端适于输入第二时钟信号CK-KB，所述第二时钟信号CK-KB为第一时钟信号CK-K的反相信号。

所述第一NMOS管MN21的源极连接输入电压Vin，所述第一NMOS管MN21的衬底接地GND，所述第一NMOS管MN21的漏极连接第二NMOS管MN22的栅极、所述第一电容C21的第二端和所述充放电电路21的第一输出端A。

所述第二NMOS管MN22的源极连接所述输入电压Vin，所述第二NMOS管MN22的衬底接地GND，所述第二NMOS管MN22的漏极连接所述第一NMOS管MN21的栅极、所述第二电容C2的第二端和所述充放电电路21的第二输出端B。

所述传输电路22适于将所述充放电电路21的第一输出端A或所述充放电电路21的第二输出端B的电压提供至所述电荷泵电路的输出端Vout。

所述钳位电路23包括：第三NMOS管MN23和第四NMOS管MN24。

所述第三NMOS管MN23的栅极连接所述第三NMOS管MN23的漏极和所述第一NMOS管MN21的源极，所述第三NMOS管MN23的衬底接地GND，所述第三NMOS管MN23的源极连接所述充放电电路21的第一输出端A。

所述第四NMOS管MN24的栅极连接所述第四NMOS管MN24的漏极和所述第二NMOS管MN22的源极，所述第四NMOS管MN24的衬底接地GND，所述第四NMOS管MN24的源极连接所述充放电电路21的第二输出端B。

所述传输电路22可以包括：第一PMOS管MP21和第二PMOS管MP22。

所述第一PMOS管MP21的源极连接所述充放电电路21的第一输出端A和所述第二PMOS管MP22的栅极，所述第一PMOS管MP21的衬底连接所述第一PMOS管MP21的漏极和所述电荷泵电路的输出端Vout。

所述第二PMOS管MP22的源极连接所述充放电电路21的第二输出端B和所述第一PMOS管MP21的栅极，所述第二PMOS管MP22的衬底连接所述第二PMOS管MP22的漏极和所述电荷泵电路的输出端Vout。

上电后，栅极连接输入电压Vin的第三NMOS管MN23和第四NMOS管MN24导通，充放电电路21的第一输出端A和第二输出端B的电位为VIN-Vth，其中，输入电压Vin的电压值为VIN，第三NMOS管MN23和第四NMOS管MN24的阈值电压均为Vth。假设第一时钟信号CK-K和第二时钟信号CK-KB的高电平电位为2Vdd，Vdd为电荷泵电路的电源电压值，Vdd可以为1.2V。

在第一时钟信号CK-K的前半个周期，第一时钟信号CK-K为高电平，第二时钟信号CK-KB为低电平，则充放电电路21的第一输出端A的电位为2*Vdd+VIN-Vth。此时，第二NMOS管MN22的栅极电位为2*Vdd+VIN-Vth、源极电位为VIN，所以，第二NMOS管MN22导通。

导通的第二NMOS管MN22使得第二输出端B的电位升至VIN，第一NMOS管MN21的栅极电位为VIN、源极电位为VIN，所以第一NMOS管MN21截止。

在第一时钟信号CK-K的后半个周期，第一时钟信号CK-K为低电平，第二时钟信号CK-KB为高电平，则充放电电路21的第二输出端B的电位为2*Vdd+VIN。此时，第一NMOS管MN21的栅极电位为2*Vdd+VIN、源极电位为VIN，所以，第一NMOS管MN21导通。

当第一输出端A的电位高于第二输出端B时，第一PMOS管MP21导通，第一PMOS管MP21的衬底和电荷泵电路的输出端Vout与第一输出端A的电位相同。

当第一输出端A的电位低于第二输出端B时，第二PMOS管MP22导通，第二PMOS管MP22的衬底和电荷泵电路的输出端Vout与第二输出端B的电位相同。

由上述工作过程可以看出，本实施例引入了钳位电路23，先将第一NMOS管M21和第二NMOS管M22的栅极电压钳位至VIN-Vth，然后结合第一时钟信号CK-K和第二时钟信号CK-KB的控制，进一步升高第一NMOS管M21和第二NMOS管M22的栅极电压，使得第一NMOS管M21和第二NMOS管M22陆续导通。

所以，即便第一NMOS管M21和第二NMOS管M22源极接入的输入电压Vin较高，也可以确保第一NMOS管M21和第二NMOS管M22的导通，使输入电压Vin传递至输出端Vout，确保电荷泵系统的正常工作。其中，所述电荷泵系统包括多个电荷泵电路，前一个电荷泵电路的输出端Vout电压作为后一个电荷泵电路的输入电压Vin。

本实施例的电荷泵电路还可以包括：负载电路24。所述负载电路24包括：第一电阻R21和第三电容C23。

所述第一电阻R21的第一端连接所述第三电容C23的第一端和所述电荷泵电路的输出端Vout，所述第一电阻R21的第二端和所述第三电容C23的第二端均接地GND。

如图3所示，本实施例的电荷泵电路还可以包括：时钟电路。所述时钟电路包括：第一反相器241、第二反相器242、第一升压单元243和第二升压单元244。

所述第一反相器241的输入端适于输入第三时钟信号CLK，所述第一反相器241的输出端连接所述第二反相器242的输入端和所述第一升压单元243的输入端。所述第二反相器242的输出端连接所述第二升压单元244的输入端。

所述第一升压单元243的输出端适于输出所述第一时钟信号CK-K至适于第一电容C21的第一端。所述第二升压单元244的输出端适于输出所述第二时钟信号CK-KB至适于第二电容C22的第一端。

其中，第三时钟信号CLK为电荷泵的时钟信号，第一反相器241的输出端输出第四时钟信号CLK-K至第二反相器242的输入端和第一升压单元243的输入端。第四时钟信号CLK-K为第三时钟信号CLK的反相信号。第一升压单元243将第四时钟信号CLK-K的高电平增大至2Vdd。

第二反相器12的输出端输出第五时钟信号CLK-KB至第二升压单元244的输入端。第五时钟信号CLK-KB为第四时钟信号CLK-K的反相信号。第二升压单元244将第五时钟信号CLK-KB的高电平增大至2Vdd。

本实施例引入钳位单元钳位电路23，在输入电压Vin比较高的时候，将充放电电路21的第一输出端A或第二输出端B钳位至VIN-Vth，再通过时钟电路对时钟信号进行升压，将输入电压Vin顺利的传输至第一输出端A或第二输出端B。

并且，本申请发明人发现，在图1所示的现有技术中，原本通过衬底电压控制电路将第一PMOS管MP11和第二PMOS管MP12的衬底控制在最高电位，但是实际工作过程中，每一级电荷泵电路的最高电位就是输出端Vout。鉴于上述研究结论，本实施例删除了现有技术中的衬底电压控制电路，将第一PMOS管MP21和第二PMOS管MP22的衬底连接至漏极，即与电荷泵电路的输出端Vout相连，这样可以节省面积，还可以降低功耗，提高效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。