一种芯片制作方法及封装结构

技术领域

本申请涉及器件封装技术领域，具体而言，涉及一种芯片制作方法及封装结构。

背景技术

现有技术中，随着人工智能的快速发展，需要半导体器件具备越来越高的算力。目前影响算力提高的瓶颈来自与巨量数据的存储和提取速度，要求存储器数据传输带宽越来越高。

然而当前，存储器封装技术已经无法满足数据传输带宽要求。利用TSV技术和TCB叠层封装成为突破技术瓶颈的关键。

传统封装工艺中，一种方案是常采用倒装芯片与回流焊工艺进行叠层封装，然后在芯片间隙用底部填充胶填充，进而再塑封，或者不做底部填充而直接用塑封底部填充料(MUF，Mold Underfill))塑封。但焊接引脚间距大，否则容易导致焊料短路；使用底部填充胶或者塑封底部填充料填满芯片间隙不能太小，否则无法完全填满芯片间隙而存才孔洞。这在一定程度上影响封装密度。另一种方案是：在芯片表面与焊料或金属柱上均匀覆盖NCF(non-conductive film)或NCP non-conductive paste，然后在加热加压条件下将焊料表面NCF或NCP排开，同时实现焊料焊接和NCF或NCP键合。但是，焊接后的焊料中存在一定量的填充料(filler)颗粒，可能造成短路和可靠性问题，良率低，而且焊料容易挤出造成短路。

发明内容

本申请的目的在于提供一种芯片制作方法及封装结构，以解决现有技术中存储器TSV硅通孔叠层封装技术容易存在的封装密度低，焊料中存在填充颗粒，芯片间存在孔洞，易造成的焊锡短路等问题。

本发明的实施例可以这样实现：

第一方面，一种芯片制作方法，所述芯片制作方法包括：

提供至少两层晶圆层；所述晶圆层包括表层以及至少一中间层；所述中间层设置有贯通的连接柱；所述中间层以及所述表层的功能面上设置有键合层；所述中间层以及所述表层的功能面上还设置有金属柱或焊料；所述焊料位于所述键合层的凹槽内；其中，所述焊料的高度小于所述凹槽的高度；且所述焊料的宽度小于所述凹槽的宽度；

将所述晶圆层依次堆叠并热压，以使相邻两层晶圆层的金属柱嵌入所述焊料，并与所述连接柱构成互连件；且所述键合层包裹所述焊料，并填充所述相邻两层晶圆层的功能面；其中，所述功能面为每个晶圆层上用于键合其他晶圆层的面。

进一步地，所述提供至少两层晶圆层的步骤包括：

在所述设置焊料的功能面上涂布键合层；

在所述键合层的目标位置设置所述凹槽，以露出所述晶圆层上的焊料，并以所述设置焊料的功能面作为蚀刻停止层；

其中，所述焊料的高度小于所述凹槽的高度；且所述焊料的宽度小于所述凹槽的宽度。

进一步地，所述提供至少两层晶圆层的步骤还包括：

在所述中间层上设置盲孔；

在所述盲孔的内壁设置绝缘层；

在所述绝缘层的内壁上填充金属填充层，以得到所述贯通的连接柱。

进一步地，所述表层包括顶层，当所述顶层的功能面上设置金属柱时，所述提供至少两层晶圆层的步骤包括：

制备至少一个金属柱，其中，所述金属柱的表面设置有保护层；

将所述金属柱转移至临时载板；

基于所述临时载板将所述金属柱贴覆在所述顶层的功能面的目标位置，以对应于所述中间层的功能面上焊料。

进一步地，所述表层包括顶层，当所述顶层的功能面上设置焊料时，所述提供至少两层晶圆层的步骤包括：

在所述顶层的功能面上制备连接柱；

在所述顶层的功能面上的目标位置制备焊料，以使所述焊料与所述连接柱连接。

进一步地，所述表层包括顶层以及底层，所述中间层包括第一功能面、第二功能面，其中第一功能面、第二功能面上分别设置焊料与金属柱，所述提供至少两层晶圆层的步骤包括：

在所述顶层的功能面的目标位置制备至少一个金属柱，以与所述第一功能面上的焊料对应，其中，所述金属柱的表面设置有保护层；

在所述底层的功能面上的目标位置制备焊料，以与所述第二功能面上的金属柱对应，使所述焊料与中间层连接柱连接。

进一步地，所述表层包括顶层以及底层，所述中间层包括第一功能面、第二功能面，其中第一功能面、第二功能面上分别设置焊料与金属柱，所述提供至少两层晶圆层的步骤包括：

制备至少一个金属柱，其中，所述金属柱的表面设置有保护层；

将所述金属柱转移至临时载板；

基于所述临时载板将所述金属柱贴覆在所述顶层的功能面的目标位置，以与所述第一功能面上的焊料对应；

在所述底层的功能面上的目标位置制备焊料，以与所述第二功能面上的金属柱对应，使所述焊料与中间层连接柱连接。

进一步地，所述将所述金属柱转移至临时载板的步骤包括：

在临时载板上设置有临时键合层；

将所述金属柱转移至所述临时键合层的表面，以通过所述临时键合层将所述金属柱贴覆在所述顶层的功能面。

进一步地，所述将所述晶圆层依次堆叠并热压的步骤包括：

固定相邻两层晶圆层，以使得所述相邻两层晶圆层的金属柱与焊料一一对应；

在真空键合腔室内，对所述晶圆层进行一次热压键合。

进一步地，所述将所述晶圆层依次堆叠并热压的步骤包括：

将相邻两层晶圆层进行预键合，以使得相邻两层晶圆层的金属柱部分嵌入焊料；

在真空键合腔室内，将预键合后的所述相邻两层晶圆层进行一次热压键合，以将相邻两层芯片的金属柱完全嵌入所述焊料，并与所述连接柱构成互连件；且使所述键合层包裹所述焊料，并填充所述相邻两层芯片的功能面。

进一步地，所述将所述晶圆层依次堆叠并热压的步骤还包括：

在真空键合腔室内，按照预设切割道分别切割中间层、表层分别得到第一芯片，第二芯片；

将所述第一芯片、所述第二芯片依次热压键合到基板上，以依次将相邻两层芯片的金属柱嵌入所述焊料，并与所述连接柱构成互连件；且使所述键合层包裹所述焊料，并填充所述相邻两层芯片的功能面。

进一步地，所述将所述晶圆层依次堆叠并热压的步骤还包括：

按照预设切割道分别切割所述中间层、所述表层分别得到第一芯片，第二芯片；

将所述第一芯片热压键合到基板上；

将所述第一芯片与所述第二芯片进行预键合，以使得相邻两层芯片的金属柱部分嵌入焊料；

在真空键合腔室内，将预键合后的第一芯片、第二芯片进行一次热压键合，以将相邻两层芯片的金属柱完全嵌入所述焊料，并与所述连接柱构成互连件；且使所述键合层包裹所述焊料，并填充所述相邻两层芯片的功能面。

进一步地，所述将所述晶圆层依次堆叠并热压的步骤后还包括：

按照预设切割道切割热压后的晶圆层；

将切割后的所述晶圆层倒装在基板上；

在所述基板靠近所述晶圆层的一面进行塑封；

在所述基板远离所述晶圆层的一面制备外接引脚。

第二方面，一种封装结构，所述封装结构包括：

基板；

贴合在所述基板一侧表面的芯片；其中，所述芯片通过上述第一方面中任一项方法制备而成；

贴合在所述基板远离所述芯片一侧表面的外接引脚；

于所述基板上包裹所述芯片的塑封层。

进一步地，所述芯片包括：

至少两层晶圆层；

贯穿至少一晶圆层的互连件；其中，所述互连件包括金属柱、焊料以及连接柱；

相邻两层晶圆层间的键合层；其中，所述金属柱嵌入所述焊料，且所述键合层包裹所述焊料与金属柱，并填充所述相邻两层晶圆层的功能面。

其中，所述功能面为每个晶圆层上用于键合其他晶圆层的面。

进一步地，所述晶圆层的功能面上包括所述金属柱或所述焊料。

进一步地，所述金属柱的表面包括保护层。

本发明实施例的有益效果包括，例如：

提供一种芯片制作方法及封装系统，其中，芯片制作方法包括提供至少两层晶圆层；晶圆层包括表层以及至少一中间层；中间层设置有贯通的连接柱；中间层以及表层的功能面上设置有键合层；中间层以及表层的功能面上还设置有金属柱或焊料；焊料位于键合层的凹槽内；其中，焊料的高度小于凹槽的高度；且焊料的宽度小于凹槽的宽度；将晶圆层依次堆叠并热压，以使相邻两层晶圆层的金属柱嵌入焊料，并与连接柱构成互连件；且键合层包裹焊料，并填充相邻两层晶圆层的功能面；其中，功能面为每个晶圆层上用于键合其他晶圆层的面。以使相邻两层晶圆层的金属柱嵌入焊料，并与连接柱构成互连件；且键合层包裹焊料，并填充相邻两层晶圆层的功能面。以解决现有技术中存储器TSV硅通孔叠层封装技术容易导致焊料中存有填充料颗粒、气孔或孔洞问题，且降低焊料短接风险。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种封装结构的垂直剖视图。

图2为本申请实施例中连接件的垂直剖视图。

图3为本申请实施例提供的一种芯片制作方法的步骤流程图之一。

图4为本申请实施例提供的一种芯片制作方法的步骤流程图之二。

图5为本申请实施例中步骤S1的步骤流程图之一。

图6为本申请实施例中步骤S1制备结构的垂直剖视图之一。

图7为本申请实施例中顶层晶圆层的垂直剖视图。

图8为本申请实施例中中间层晶圆层的垂直剖视图。

图9为本申请实施例中底层晶圆层的垂直剖视图。

图10为本申请实施例中通孔的垂直剖视图。

图11为本申请实施例中底层晶圆层背减后通孔的垂直剖视图。

图12为本申请实施例中步骤S1的步骤流程图之二。

图13为本申请实施例中键合层制备结构的垂直剖视图。

图14为本申请实施例中步骤S1的步骤流程图之三。

图15为本申请实施例中基于临时载板上金属柱制备结构的垂直剖视图。

图16为本申请实施例中金属柱制备结构的垂直剖视图。

图17为本申请实施例中步骤S1的步骤流程图之四。

图18为本申请实施例中顶层焊料制备结构的垂直剖视图之一。

图19为本申请实施例中顶层晶圆层背减后焊料制备结构的垂直剖视图。

图20为本申请实施例中顶层晶圆层焊料制备结构的垂直剖视图之二。

图21为本申请实施例中步骤S2的步骤流程图之一。

图22为本申请实施例中步骤S2制备结构的垂直剖视图之一。

图23为本申请实施例中利用定位夹固定相邻两片晶圆层后该多层晶圆层结构的垂直剖视图之一。

图24为本申请实施例中键合后芯片结构的垂直剖视图之一。

图25为本申请实施例中预键合制备结构的垂直剖视图之一。

图26为本申请实施例中键合后芯片结构的垂直剖视图之二。

图27为本申请实施例中步骤S2的步骤流程图之二。

图28为本申请实施例中第一芯片的垂直剖视图。

图29为本申请实施例中第一芯片键合至基板后的垂直剖视图。

图30为本申请实施例中第二芯片键合至第一芯片后的垂直剖视图。

图31为本申请实施例中步骤S2的步骤流程图之三。

图32为本申请实施例中预键合制备结构的垂直剖视图之二。

图标：100-封装结构。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

本文中，术语“芯片”既指实现了特定功能的任意类型的半导体芯片(chip)或集成电路芯片，也指实现了特定功能的任意类型的半导体裸片(die)或集成电路裸片。

本文中，术语“晶圆层”指芯片在未经过切割形成前制备的硅晶片。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中，随着人工智能的快速发展，对半导体器件所需要的算力要求越来越高，而影响算力提高的瓶颈来自与巨量数据的存储和提取速度，这则要求存储器数据传输带宽越来越高。然而，目前存储器封装技术已经无法满足数据传输带宽要求。因此，利用TSV(3D)封装技术和TCB(键合热压)叠层封装成为突破技术瓶颈的关键。

据发明人研究发现，现有技术中的常在芯片上制备TSV bump和金属柱(pillar)，然后利用filp chip(倒装芯片)与回流焊工艺进行叠层封装，然后芯片间隙用底部填充胶填充，然后进行塑封，然而为使得底部填充能够填满芯片间隙且避免焊锡短路，金属柱的间距与高度则会被限制，从而在一定程度上影响了封装密度，导致封装厚度较大，成本也较高。然而该种方式并不适用与晶圆级的封装，仅仅适用与chip to wafer级的封装。

在另一种制备工艺上，则会基于在芯片上制备TSV bump和金属柱(pillar)，然后利用filp chip(倒装芯片)与回流焊工艺进行叠层封装，与之不同的是使用MUF(小颗粒填料)塑封料进行塑封，MUF直接填充芯片间隙；但是同样的为了使得MUF(小颗粒填料)能够填满芯片间隙且避免焊锡短路，MUF(小颗粒填料)中的填料颗粒尺寸也必须较小(一般在2-5微米)；但是该方式容易造成bump产生孔洞，并且同样不适合于晶圆级封装。

上述两种封装方式还会导致在叠层数量越大，其翘曲程度越大，从而使得bump焊接不上，且会使得对位偏移量较大。

基于此，本申请实施例提供一种封装结构及其制作方法，以解决现有技术中存储器TSV硅通孔叠层封装技术容易导致的底部填充胶填充不均匀，且易造成的焊锡短路的问题。

以下将首先从得到的其中一种实施方式的封装结构的构造的视角对本发明实施例提供的方案进行详细说明。

请参考图1，本实施例提供了一种实施方式的封装结构的垂直截面剖视图，如图1所示，本申请实施例的封装结构包括：基板、贴合在基板一侧表面的芯片、于基板上包覆芯片的塑封层、贴合在基板远离芯片一侧表面的外接引脚。

在该实施例中，该芯片包括：至少两层晶圆层；贯穿至少一晶圆层的互连件；其中，互连件包括金属柱、焊料以及连接柱；相邻两层晶圆层间的键合层；其中，金属柱嵌入焊料，且键合层包裹焊料，并填充相邻两层晶圆层的功能面。请参考图2，其中，功能面为每个晶圆层上用于键合其他晶圆层的面。即可理解的，在相邻两层晶圆层之间相互接触的面上设置有金属柱、焊料，金属柱通过焊料嵌入，与通孔上的连接柱构成相邻两层晶圆层间的连接结构，即互连件。

在本申请实施例中，本申请中金属柱的高度和宽度可依据需要进行设定，示例性的，该金属柱的直径可为2微米到20微米，例如该直径可为5微米，10微米，15微米等设置，该直径低于现有技术中的常规设定(一般为25微米)，在本申请中可使得晶圆层上的互连件呈现密度排布，且由于该芯片的制备方式，可在高密度的基础上满足可在其器件的良率，避免易造成的焊锡短路的问题。

进一步的，该金属柱的高宽比可为1至10，该高宽比例可根据设定进行调整，例如该高宽比可为5，6，7等，以此可调整的宽高比以调整相邻两层晶圆层间具有一定高度，以使得芯片的电阻率较低，可靠性上升，且通过金属柱调整相邻两层晶圆层间的高度在压合后可调整层间的平行度，以通过均匀的高度使得制成后的芯片平面度更好，厚度均匀。

在申请实施例中，该金属柱材料可以是铜、金、镍铜材料，或是纳米导线，如纳米金线、纳米银线、纳米铜线等。金属柱表面保护材料层的材料可以是Ni Au，PaAu，NiPaAu等。

在一种可实现的实施例中，该晶圆层的功能面上可包括金属柱或焊料。

进一步地，金属柱的表面包括保护层。

在另一种可实现的实施例中，该封装结构也可包括：晶圆层、贴合在晶圆层一侧表面的芯片、于晶圆层上包覆芯片的塑封层、贴合在晶圆层远离芯片一侧表面的外接引脚。

作为一种可实现的实施方法，请参考图3，该芯片制作方法的步骤可包括：

S1、提供至少两层晶圆层；晶圆层包括表层以及至少一中间层；中间层设置有贯通的连接柱；中间层以及表层的功能面上设置有键合层；中间层以及表层的功能面上还设置有金属柱或焊料；焊料位于键合层的凹槽内；其中，焊料的高度小于凹槽的高度；且焊料的宽度小于凹槽的宽度；

S2、将晶圆层依次堆叠并热压，以使相邻两层晶圆层的金属柱嵌入焊料，并与连接柱构成互连件；且键合层包裹焊料，并填充相邻两层晶圆层的功能面；其中，功能面为每个晶圆层上用于键合其他晶圆层的面。

在另一种可实现的实施方法，请参考图4，该芯片制作方法中将晶圆层依次堆叠并热压的步骤后还可包括：

S3、按照预设切割道切割热压后的晶圆层；

S4、将切割后的晶圆层倒装在基板上；

S5、在基板靠近晶圆层的一面进行塑封；

S6、在基板远离晶圆层的一面制备外接引脚。

在一种可实现的实施例中，该封装结构100中基板用于作为封装结构100的载板，为其提供支撑保护作用，其具体可以采用现有的任何载板或类载板结构，基板内根据需求可以设计为是包含互连线路的，也可以为不包含互连线路的。在一些可能的实施方式中，基板可以是由BT材料、ABF材料、MIS材料、PI树脂材料和PE树脂材料等有机材料的复合材料制成。在另一些可能的实施方式中，基板也可以是由氧化铝、氮化铝、或碳化硅等陶瓷材料制成。在其他实施方式中，基板还可以是采用铜、玻璃、硅等其他合适的材料制成。由于本发明实施例的基板是作为封装结构的永久性基板(即在封装工艺中无须去除)，因而其能够为封装结构提供支撑保护作用，示例性地，在基板采用诸如铜等导热性良好的材料制备时，其还能够为贴装在其上的芯片提供增强的散热作用，使得封装结构具备更优异的散热效果。

在一种可实现的实施例中，封装结构100中外接引脚可包括：焊锡球，该焊锡球用于提供整个封装结构的对外连接的接口，其具体可以是设置在基板背离芯片的表面，且通过基板上硅通孔(或重布线层RDL)以对应底层晶圆层上硅通孔，从而与其芯片上的金属柱形成至少部分的电学连接。由此，通过将外部设备与焊锡球电气互连。

在本申请实施例中需要说明的是，塑封层采用本领域常用的塑封材料制备即可，本发明实施例对其具体材料不进行特别限制。

请参考图5，本申请实施例提供一种芯片制作方法以制备上述封装结构中的晶圆层的步骤，即提供至少三层晶圆层的步骤S1包括以下步骤：

A1、在中间层上设置盲孔；

A2、在盲孔的内壁设置绝缘层；

A3、在绝缘层的内壁上设置金属填充层，以得到贯通的连接柱。

可理解的，本申请实施例中可优选制备数量至少为两的晶圆层；该晶圆层包括表层以及至少一中间层，请参考图6，在一种可实现的实施例中，表层可包含顶层，底层以及至少一层中间层，其中，晶圆层的表面对应设置金属柱、焊料；其中，至少在中间层上设置贯通的连接柱，以与设置在顶层，底层上的金属柱、焊料形成互连结构。其中，中间层上设置通孔，该通孔可通过采用光刻、深硅蚀刻、pecvd、金属溅射、电镀、化学镀等工艺在晶圆内制备盲孔，盲孔内侧壁依次沉积绝缘层、粘附/扩散阻挡层金属、电镀种子层金属，孔内填充导电金属(如电镀铜)。示例性得，请参考图7、图8至图9，分别为本申请实施例提供的顶层，底层以及至少一层中间层的结构示意图。

示例性的，请参考图10，在本申请实施例中，该通孔的内壁需要设置绝缘层以避免影响器件的电性能。

在另一种可实现的实施例中，请参考图11，例如在底层晶圆层上制备盲孔或通孔时，也可在对底层晶圆层进行背减以后，然后再采用上述制孔方式以在晶圆内制备盲孔，然后再在该盲孔内依次进行绝缘层的填充。

请参考图12，本申请实施例中至少三层晶圆层的步骤S1包括以下步骤：

B1、在设置焊料的功能面上涂布键合材料层；

B2、在键合材料层的目标位置设置凹槽，以露出晶圆层上的焊料，并以并以设置焊料的功能面作为蚀刻停止层；

其中，凹槽的高度与宽度均小于焊料的高度与宽度。

本申请实施中，会分别在顶层晶圆层、中间层晶圆层以及底层晶圆层的功能面上分别制备连接结构，以在后续热压键合时，将连接结构与通孔填充的导电金属构成互连件，进一步地，该顶层晶圆层以及底层晶圆层上设置的连接结构不同，即可理解的，当在顶层晶圆层制备金属柱时，该底层晶圆层则对应制备焊料，以完成多层晶圆层的键合热压，形成互连件。

其中，本申请至少在焊料对应的功能面上制备键合层，可理解的，例如在中间层中，在制备金属柱的功能面上，则以设置金属柱的功能面作为蚀刻停止层。进一步的，该键合层的制备方式可参考图13，示例性地，可在焊料对应的功能面上涂布键合材料层，该键合材料可为绝缘性永久键合材料，示例性的，该材料可为光敏性键合材料以及和非光敏性永久键合材料，例如：NCF，SU8，PPMA等可光刻材料。示例性的，当该键合材料层涂布在晶圆层的功能面上，该功能面可理解为与相邻晶圆层相接触的晶圆层面，即为每个晶圆层上用于键合其他晶圆层的面，例如，当底层晶圆层设置焊料时，则该底部晶圆层的功能面即为底层晶圆层上设置焊料一侧；与之对应的，顶层晶圆层的功能面即可理解为顶层晶圆层上设置金属柱的一侧；中间层晶圆层的功能面即可理解为中间层晶圆层上设置金属柱或焊料的一侧。

本申请实施例中，通过热压键合后可使相邻两层晶圆层的金属柱嵌入焊料，使得金属柱嵌入焊料的部分被焊料包覆住，该包裹金属柱的焊料浸润金属柱的表面，即金属柱的上表面和侧面，以形成合金层。

在涂布键合材料层后可利用光刻显影法或激光去除覆盖在金属柱和/或焊料上的键合材料层，以形成凹槽，显露晶圆层上的金属柱和/或焊料。其中，该焊料的高度小于凹槽的高度；且焊料的宽度小于凹槽的宽度，该设置可理解为：键合材料与连接结构(金属柱和/或焊料)之间存在一定间隙，以在键合过程使得键合材料中填充的材料颗粒不会被挤压到金属柱与焊料的连接界面上，避免了键合后的金属柱与焊料之间存在填充材料颗粒，以使得焊料完全包裹住金属柱，键合层完全包裹焊料。基于此，凹槽可在热压键合过程中为金属柱与焊料在嵌入固定的过程，为融化的焊料提供储纳空间，以此避免焊料(solder)向四周挤出而产生焊点间短接。

请参考图14，当表层包括顶层，并在顶层的功能面上设置金属柱时，本申请实施例中至少三层晶圆层的步骤S1包括以下步骤：

C1、制备至少一个金属柱，其中，金属柱的表面设置有保护层；

C2、将金属柱转移至临时载板；

C3、基于临时载板将金属柱贴覆在顶层的功能面的目标位置，以对应于中间层的功能面上焊料。

在该实施例中，当制备顶层晶圆层时，可只在该顶层晶圆层的一侧表面上制备金属柱或焊点，可在该顶层晶圆层，靠近中层晶圆层的一侧设置金属柱，该带金属柱的制备方式可参考上述制备金属柱的方式，此处不再赘述。

在本申请实施例中，请参考图15，基于临时载板制备预设高度的金属柱，该金属柱的高度可根据需要进行设置，以该预设高度的金属柱可限制键合后的晶圆层间的间距，从而避免由于焊料向两侧溢出，导致凸点bump间电短路。可理解的，在本申请实施例中，金属柱(pillar)嵌入插入焊料(solder)中，键合时熔融焊料(solder)沿金属柱(pillar)向上延伸，以此阻止焊料(solder)向四周挤出而产生焊点间短接。

在该可实现的实施例中，该金属柱的材料可为铜和/或金和/或镍铜化镀，或是纳米导线，示例性的如纳米金线、纳米银线、纳米铜线等。

在一种可实现的实施例中，该金属柱的高度可为直径5-20微米，其高宽比例的比例范围可为(1：1-10：1)。

其中，在该实施例中，可采用减色、光刻、电镀和/或电镀工艺在晶圆层一侧表面制备金属柱，该晶圆层一侧表面可为晶圆层的功能面和/或背面上制备金属柱；该金属柱表面还包裹一层扩散绝缘层。在该实施例中，金属柱(pillar)表面设置有保护层，该保护层可理解为：在金属柱(pillar)表面包覆粘附层或/和铜扩散阻挡层，且在该扩散阻挡层外部还可以包覆焊锡或/和焊接润湿层以作为氧化层避免金属柱发生氧化。

进一步地，上述将金属柱转移至临时载板的步骤为：

临时载板上设置有临时键合材料层；将金属柱转移至临时键合材料层的表面，以通过临时键合材料层将金属柱贴覆在顶层的功能面。

请参考图15，该金属柱的制备方式可为：将制备好的金属柱贴覆在具有临时键合材料的临时载板上，然后将临时载板转移至设有通孔的晶圆层上，以与通孔对应接触，形成互连件。在一些示例性实施方式中，先在临时载板上贴合临时键合材料形成临时键合结构，该临时键合材料可以为热解键合膜、光解键合膜等，该临时载板在后续键合过程时，需进行去除，去除后的顶层晶圆层的结构示意图，请参阅图16。在该实施例中，以将金属柱转移且固定在预设位置，以在后续键合中与焊点、通孔等一一对应，形成互连结构。

在该实施例中，该晶圆层上的金属柱可部分参与互连线的制备，即部分金属柱与垂直互连件直接电连接，其余部分的金属柱则不参与电连接，仅仅作为机械支撑，以维持叠层芯片在压合后各层间的平整度，使得其平面度更高，均匀性更好，有利于提升器件的稳定性。

在另一种可实现的实施例中，该金属柱可直接制备到在顶层的功能面。

进一步地，上述将金属柱转移至临时载板的步骤为：

临时载板上设置有临时键合材料层；将金属柱转移至临时键合材料层的表面，以通过临时键合材料层将金属柱贴覆在顶层的功能面。

在一种可实现的实施例中，该顶层晶圆层可无需设置硅通孔。该顶层晶圆层可背减到一定厚度，且该顶层晶圆层的厚度大于中间层晶圆层。示例性地，该金属柱可直接设置在该顶层晶圆层的功能面上的目标位置，以与中间层晶圆层上的连接结构位置对应。

请参考图17，表层包括顶层，当在顶层的功能面上设置焊料时，本申请实施例中至少三层晶圆层的步骤S1包括以下步骤：

D1、在顶层的功能面上制备连接柱；

D2、在顶层的功能面上的目标位置制备焊料，以使焊料与连接柱连接。

在该实施例中，当制备顶层晶圆层时，可只在该顶层晶圆层的一侧表面上制备金属柱或焊点，示例性地请参考图18，可在该顶层晶圆层，靠近中间层晶圆层的一侧设置焊锡点，该带焊料的制备方式为：

在顶层晶圆层，靠近中间层晶圆层的一侧用光刻、溅射、电镀/化镀等方式制备焊料，其中该底部晶圆层可预先制备硅通孔，并填充金属层。该焊料则对应制备在该金属导通孔上。示例性地，该焊料可设置在该底层晶圆层的功能面上。

在一种可实现的实施例中，请参考图19，若该顶层晶圆层已包含连接柱，可将该顶层背减到一定厚度，以露出该晶圆层上的连接柱，且保证该顶层晶圆层的厚度大于中部晶圆层。

在另一种可实现的实施例中，请参考图20，该顶层晶圆层可不设置连接柱，在制备焊料的过程中，可直接通过在靠近中间层晶圆层的一侧用光刻、溅射、电镀/化镀等方式制备焊料，该焊料的设置位置需要与中间层功能面上设置的金属柱对应。

在一种可实现的实施例中，当表层包括顶层以及底层，中间层包括第一功能面、第二功能面，其中第一功能面、第二功能面上分别设置焊料与金属柱，本申请实施例中提供至少两层晶圆层S1包括以下步骤：

在顶层的功能面的目标位置制备至少一个金属柱，以与第一功能面上的焊料对应，其中，金属柱的表面设置有保护层；

在底层的功能面上的目标位置制备焊料，以与第二功能面上的金属柱对应，使焊料与中间层连接柱连接。

在另一种可实现的实施例中，当表层包括顶层以及底层，中间层包括第一功能面、第二功能面，其中第一功能面、第二功能面上分别设置焊料与金属柱，本申请实施例中提供至少两层晶圆层S1还包括以下步骤：

制备至少一个金属柱，其中，金属柱的表面设置有保护层；

将金属柱转移至临时载板；

基于临时载板将金属柱贴覆在顶层的功能面的目标位置，以与第一功能面上的焊料对应；

在底层的功能面上的目标位置制备焊料，以与第二功能面上的金属柱对应，使焊料与中间层连接柱连接。

在该申请实施例中，当表层包括顶层以及底层，中间层包括第一功能面、第二功能面时，该至少两层晶圆层的结构请参考图21。

在一种可实现的实施例中，请参考图22，将晶圆层依次堆叠并热压的步骤S2包括以下步骤：

E1、固定相邻两层晶圆层，以使得相邻两层晶圆层的金属柱与焊料一一对应；

E2、在真空键合腔室内，对晶圆层进行一次热压键合。

在一种可实现的实施例中，请参考图23，可利用定位夹将相邻两片晶圆层进行固定，可理解的，通过定位夹使相邻两片晶圆层上的焊料、金属柱对齐，以在后续进入真空键合腔室进行热压键合时，可保证叠层晶圆层间的准确性。请参考图24，在真空键合腔室内以通过高温高压条件将金属柱与焊料的完全键合，即让金属柱嵌入焊料，并被焊料所包裹。示例性的，在此键合后的结构中，焊料会包裹金属柱，在加热加压的情况下焊料的表面由于液体张力会呈现处圆弧状，在此附图示例仅做参考。

进一步的，在该实施例中，该金属柱嵌入焊料的深度亦可调节以适应性调整该芯片的封装结构，即芯片内相邻两层晶圆层的层间间隔，以降低该芯片电阻率，提高芯片层间平行度。

在另一种可实现的实施例中，可对该相邻两片晶圆层进行预键合，即可理解的，利用热压键合工艺，将金属柱与焊料进行预键合，该预键合的方式具体为，将相邻两层晶圆层进行预键合，以使得相邻两层晶圆层的金属柱部分嵌入焊料；在真空键合腔室内，将预键合后的相邻两层晶圆层进行一次热压键合，以将相邻两层芯片的金属柱完全嵌入焊料，并与连接柱构成互连件；且使键合层包裹焊料，并填充相邻两层芯片的功能面。

可理解的，在常规环境下(非真空键合舱内的真空条件)，实现金属柱与焊料的对位，该金属柱与焊料可在加热加压的条件下进行部分键合，此时仅金属柱与焊料半嵌入，且绝缘性键合材料间存在一定间隙，请参考图25。在该实施例中，绝缘性键合材料间留有一定间隙后，后续通过热压键合工艺在真空键合腔中，利用真空键合腔的真空环境将间隙中的空气排出，以在一定程度上实现金属柱与焊料的精准对位，且避免了金属柱与焊料键合过程中的气泡，影响封装后器件的稳定性。

完成上述预键合后，将其转移至真空键合腔室，在真空键合腔室内对该预键合后的相邻叠层晶圆层进行热压键合，得到键合后的晶圆组件。然后此次将制备好的晶圆层叠加在该键合后的晶圆组件上。请参考图26，示例性的，该键合后的叠层晶圆组件包括多层晶圆层，依次可为，顶层晶圆层、至少一个中间层晶圆层、底层晶圆层。在该实施例中，该叠层芯片上的金属柱可部分参与互连线的制备，即部分金属柱与垂直互连件直接电连接，其余部分的金属柱则不参与电连接，仅仅作为机械支撑，以维持叠层芯片在压合后各层间的平整度，使得其平面度更高，均匀性更好，有利于提升器件的稳定性。

在一种可实现的实施例中，热压键合时，需要去除在制备临时载板以及临时载板上设置的临时键合材料。

在热压键合得到该叠层晶圆组件后，可将该叠层晶圆组件贴合在附有键合材料的临时载板上，该临时载板以及临时键合材料可参考上述描述，此处不再赘述。转移到临时载板后，可将底部晶圆层的背面减薄，以露出垂直互连线，该互连线即为金属柱、硅通孔中填充的金属材料层以及焊料构成。随后在对应的互连线对应位置制备RDL以及外接用脚焊盘或焊料球，以得到制备好的叠层芯片。

发明人还发现，现有技术中还采用一种封装方式，即在芯片上制备TSV bump、金属柱(pillar)或焊料，金属柱或焊料上均匀覆盖上NCF；或者在焊盘上涂覆上NCP，然后利用TCB bonder热压键合舱在加热加压条件下将金属柱(pillar)或焊料表面上的NCP或NCF排开，并实现金属柱(pillar)或焊料与NCP或NCF键合，但是焊接后的金属柱(pillar)表面的焊料会存在一定量的填充料，从而导致封装后的器件芯片发生短路，影响可靠性，且此焊料容易挤出。

在一种另可实现的实施例中，请参考图27，将晶圆层依次堆叠并热压的步骤S2还包括以下步骤：

F1、在真空键合腔室内，按照预设切割道分别切割中间层、表层分别得到第一芯片，第二芯片；

F2、将第一芯片、第二芯片依次热压键合到基板上，以依次将相邻两层芯片的金属柱嵌入焊料，并与连接柱构成互连件；且使键合层包裹焊料，并填充相邻两层芯片的功能面。

请参考图28、图29，按照预设切割道将晶圆层分割为单行或单列的芯片,即将晶圆层切割成等间距，以此作为第一芯片，其中，以切割晶圆层的相邻层的芯片，作为第二芯片。请参考图30，然后将该第一芯片转移至基板上，在一种可实现的实施例中，可利用TCB设备将该切割后的第一芯片键合在基板上，该基板可为支撑性晶圆，该支撑性晶圆不进行减薄，然后依次将切割好的芯片，按照次序，即金属柱对焊料，依次进行芯片的叠层键合。在该实施中，此基板可作为，基板可以是由BT材料、ABF材料、MIS材料、PI树脂材料和PE树脂材料等有机材料的复合材料制成。在另一些可能的实施方式中，基板也可以是由氧化铝、氮化铝、或碳化硅等陶瓷材料制成。在其他实施方式中，基板还可以是采用铜、玻璃、硅等其他合适的材料制成。基于上述实施例，在该压合后的第一芯片基础上，请参考图30，依次将第二芯片热压键合到第一芯片上，以将金属柱、焊料以及连接柱制备成互连件。

待键合完成后可直接进行塑封，然后在该塑封后的芯片基板上进行背面减薄，以露出芯片的垂直互连线，然后在基板背离叠层芯片的一侧制备外接引脚及焊锡球。然后在将该制备好的器件切割为单颗。

在另一种可实现的实施例中，请参考图31，将晶圆层依次堆叠并热压的步骤S2还包括以下步骤：

H1、按照预设切割道分别切割中间层、表层分别得到第一芯片，第二芯片；

H2、将第一芯片热压键合到基板上；

H3、将第一芯片与第二芯片进行预键合，以使得相邻两层芯片的金属柱部分嵌入焊料；

H4、在真空键合腔室内，将预键合后的第一芯片、第二芯片进行一次热压键合，以将相邻两层芯片的金属柱完全嵌入焊料，并与连接柱构成互连件；且使键合层包裹焊料，并填充相邻两层芯片的功能面。

在该实施例中，按照预设切割道将晶圆层分割为单行或单列的芯片后，然后将该第一芯片转移至基板或晶圆上，在另一种可实现的实施例中，可利用TCB设备将该切割后的芯片键合在基板上，该基板可为支撑性晶圆，该支撑性晶圆不进行减薄，然后依次将切割好的芯片，按照次序，即金属柱对焊料，依次进行芯片的叠层键合。请参考图32，与上一实施例不同的是，在利用TCB设备将该切割后的芯片键合在基板或晶圆上的步骤中，是以先对该切割好的芯片进行预键合，即可理解的是，利用热压键合工艺，将金属柱与焊料进行预键合，该预键合的方式即为，在常规环境下(非真空键合舱内的真空条件)，实现金属柱与焊料的对位，该金属柱与焊料可在加热加压的条件下进行部分键合，此时仅金属柱与焊料部分嵌入，绝缘性键合材料间存在一定间隙。在该实施例中，绝缘性键合材料间留有一定间隙后，后续通过热压键合工艺在真空键合腔中，利用真空键合腔的真空环境将间隙中的空气排出，以在一定程度上实现金属柱与焊料的精准对位，且避免了金属柱与焊料键合过程中的气泡，影响封装后器件的稳定性。

在该实施例中，在预键合后的步骤，可在非真空键合腔内实现，进一步地，再通过热压键合工艺在真空键合腔中将该预键合后的芯片进行整体键合。

进一步地，每次叠层预键合一个芯片，多次重复热压键合会形成多层堆叠预键合的器件，在热压键合的时候需使底部器件的温度保持在焊锡熔点以下。在真空键合舱内，对完成预键合的多层芯片的多层堆叠体整体进行加热加压以完全键合，使得金属柱嵌入焊料最终位置，形成最终焊接；并使得绝缘永久键合材料固化键合，填充各层芯片间隙，并包裹焊料，使相邻焊料与金属柱的焊点被完全隔离。

在该实施例中，预键合过程中，需要保证相邻焊料与金属柱间高度不下压到最小，并预留一定高度，使得键合材料上留有一定间隙，以便于在真空键合腔内将空气抽走，保证键合时无气孔或无孔洞。

进一步地，在进行整体键合前可利用甲酸及等离子酸处理金属柱与焊料表面的沾污与氧化，以活化键合材料表面，该活化步骤可在热压键合设备中进行。

综上，本申请实施例提供一种芯片制作方法，该芯片制作方法：包括提供至少两层晶圆层；晶圆层包括表层以及至少一中间层；中间层设置有贯通的连接柱；中间层以及表层的功能面上设置有键合层；中间层以及表层的功能面上还设置有金属柱或焊料；焊料位于键合层的凹槽内；其中，焊料的高度小于凹槽的高度；且焊料的宽度小于凹槽的宽度；将晶圆层依次堆叠并热压，以使相邻两层晶圆层的金属柱嵌入焊料，并与连接柱构成互连件；且键合层包裹焊料，并填充相邻两层晶圆层的功能面。以解决现有技术中存储器TSV硅通孔叠层封装技术容易导致的底部填充胶填充不均匀，例如，存储器TSV硅通孔叠层封装技术容易导致焊料中存有填充料颗粒、气孔或孔洞问题，且易造成的焊锡短路的问题，降低焊料短接风险。

具体的，可理解的，本实施例以在晶圆或芯片(切割后的晶圆)的两侧表面分别制备不同的金属柱以及焊点，以使得键合后金属柱嵌入焊点中，且该金属柱的高度可控，以调整键合后的圆周或芯片间隔，同时，由于键合材料层的高度高于金属柱和/或焊料，且与金属柱和/或焊料存在一定间隙，以使得在键合过程中焊料向两侧溢出的数量极少，并避免了键合后的金属柱与焊料之间存在填充材料颗粒，使得封装器件不易产生bump间电短路，封装器件的可靠性更高。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。