一种可用于超低温的低压差分放大器

技术领域

本发明涉及低温电路设计技术领域，特别是涉及一种可用于超低温的低压差分放大器。

背景技术

随着科技的发展，集成电路领域器件尺寸的不断减小，硅材料逐渐接近其加工的极限，摩尔定律放缓，漏电流的增加和互联延迟成为传统CMOS存储器的瓶颈。超导计算机一直是比摩尔计算机更强大的候选者，具有功耗更低、速度更快等优点。超导逻辑已经得到了广泛的发展和实验证明，然而，超导存储器技术并不成熟，大容量和超高速低温存储器技术成为制约超导计算机发展的关键瓶颈之一。为低温超导计算机提供高密度RAM的方法是使用传统的基于CMOS的存储器和SFQ-to-CMOS接口，但是超导电路和CMOS电路之间的信号幅值并不匹配。

发明内容

本发明提供一种可用于超低温的低压差分放大器，解决了超导电路和CMOS电路间信号幅值间的匹配问题。

本发明解决其技术问题所采用的技术方案是：提供一种可用于超低温的低压差分放大器，包括依次连接的参考电压调节电路、一级差分放大电路和二级CS放大电路，所述参考电压调节电路用于调节输入端的电压幅值；所述一级差分放大电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的栅极与所述参考电压调节电路的输出端相连，源极与所述第二晶体管的源极相连，漏极作为所述一级差分放大电路的输出端；所述第二晶体管的栅极与互补输入信号端相连，漏极作为所述一级差分放大电路的互补信号输出端；所述第三晶体管的栅极与偏置电压端相连，源极与工作电压端相连，漏极与所述第一晶体管的源极相连；所述二级CS放大电路用于放大所述一级差分放大电路的输出信号，以满足CMOS电路的电压范围需求。

所述参考电压调节电路包括trim电路和选择电路，所述trim电路包括多个串联的电阻，每两个相邻的电阻之间均与一个开关的一端相连，所有开关的另一端相连后作为所述参考电压调节电路的输出端；所述选择电路用于选通所述trim电路中的开关。

所述选择电路采用3-8译码电路。

所述第一晶体管、第二晶体管和第三晶体管均为P型晶体管。

所述二级CS放大电路包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管，所述第四晶体管的栅极与第五晶体管的栅极相连，源极接地，漏极与所述第六晶体管的源极相连，所述第四晶体管的漏极还与所述一级差分放大电路的互补信号输出端相连；所述第五晶体管的源极接地，漏极与所述第七晶体管的源极相连，所述第五晶体管的漏极还与所述一级差分放大电路的输出端相连；所述第六晶体管的漏极分别与工作电压端和所述第四晶体管的栅极相连，栅极与所述工作电压端相连；所述第七晶体管的漏极分别与工作电压端和所述第八晶体管的栅极相连，栅极与所述工作电压端相连；所述第八晶体管的源极接地，漏极作为所述二级CS放大电路的输出端。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明解决了超导电路和CMOS电路间信号幅值间的匹配问题，该电路可在4.2K超低温度下工作，可将SFQ接口电路几十毫伏(比如20mVpp到40mV)的输出电压信号放大到 CMOS电路正常工作所需要的电压，从而满足超导电路和SRAM之间的数据传输，达到超导计算机系统设计要求。

附图说明

图1是本发明实施方式的总体结构方框图；

图2是本发明实施方式中的trim电路的电路图；

图3是本发明实施方式中的两级放大电路的电路图；

图4是本发明实施方式中的一级差分放大电路的电路图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

本发明的实施方式涉及一种可用于超低温的低压差分放大器，其是将以差分方式输入的两个信号之间的电压差放大的电路，可用于几乎所有种类的集成电路芯片中，以便接收来自芯片外部的信号、或者将芯片的内部信号放大。本实施方式的低压差分放大器包括依次连接的参考电压调节电路和两级放大电路，如图1和图3所示，参考电压调节电路包括trim电路和选择电路，两级放大电路包括一级差分放大电路和二级CS放大电路。本实施方式中所有电路原件均采用低温模型，调用其低温参数，确保其可在极低温条件下工作。

如图2所示，所述trim电路包括多个串联的电阻，每两个相邻的电阻之间均与一个开关的一端相连，所有开关的另一端相连后作为所述参考电压调节电路的输出端；所述选择电路用于选通所述trim电路中的开关。本实施方式中选择电路采用3-8译码电路，因此trim 电路中共设置8个开关，通过3-8译码电路分别选通trim电路中V1-V8电压开关，作为下一级差分放大电路的输入端VIP。

如图4所示，所述一级差分放大电路包括第一晶体管T1、第二晶体管T2和第三晶体管T3，所述第一晶体管T1的栅极与所述参考电压调节电路的输出端VIP相连，源极与所述第二晶体管T2源极相连，漏极作为所述一级差分放大电路的输出端OUT1；所述第二晶体管的栅极与互补输入信号端VIM相连，漏极作为所述一级差分放大电路的互补信号输出端OUT2；所述第三晶体管T3的栅极与偏置电压端Vbias相连，源极与工作电压端AVDD 相连，漏极与所述第一晶体管T1的源极相连。该一级差分放大电路可放大几十毫伏 (20mVpp到40mV)的输入信号，其具有低温适用性，噪声低，另外由于P管放大器的尺寸要比N管大，因此本实施方式中的第一晶体管T1、第二晶体管T2和第三晶体管T3 均选用P型晶体管，因此整个电路的匹配性更好。来自SFQ电路的信号是mV级的弱信号，采用P型晶体管作为输入对管的放大器，相比采用N型晶体管输入对管的放大器，在信号输入范围上具有极好的优势。一级差分放大器电路用来接收包括输入信号VIP和互补输入信号VIM的差分输入信号对，其中VIP端由trim电路的输出端接入，VIM端接地，并且将输入信号VIP与VIM之间的电压差放大，以输出输出信号OUT1和互补输出信号 OUT2。

经过一级差分放大后，由于增益不够，无法将几十毫伏的电压进一步放大，因此本实施方式通过二级CS放大电路对一级差分放大后的信号进行了二级放大，从而为输入信号提供足够大的增益，以满足CMOS电路的电压范围需求。如图3所示，所述二级CS放大电路包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管 T8，所述第四晶体管T4的栅极与第五晶体管T5的栅极相连，源极接地，漏极与所述第六晶体管T6的源极相连，所述第四晶体管T4的漏极还与所述一级差分放大电路的互补信号输出端OUT2相连；所述第五晶体管T5的源极接地，漏极与所述第七晶体管T7的源极相连，所述第五晶体管T5的漏极还与所述一级差分放大电路的输出端OUT1相连；所述第六晶体管T6的漏极分别与工作电压端AVDD和所述第四晶体管T4的栅极相连，栅极与所述工作电压端AVDD相连；所述第七晶体管T7的漏极分别与工作电压端AVDD和所述第八晶体管T8的栅极相连，栅极与所述工作电压端AVDD相连；所述第八晶体管T8的源极接地AVSS，漏极作为所述二级CS放大电路的输出端VOP。本实施方式中第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8均为N型晶体管。

不难发现，本发明解决了超导电路和CMOS电路间信号幅值间的匹配问题，该电路可在4.2K超低温度下工作，可将SFQ接口电路几十毫伏(比如20mVpp到40mV)的输出电压信号放大到CMOS电路正常工作所需要的电压，从而满足超导电路和SRAM之间的数据传输，达到超导计算机系统设计要求。