一种SiC IGBT器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种SiC IGBT器件及其制备方法。

背景技术

SiC材料的禁带宽度约是硅的3倍，临界击穿场强约是10倍，因此非常适合于在高压、超高压电力领域的应用。SiC IGBT器件的击穿电压可以达到20kV以上，远超过硅的器件。在6.5kV以上，SiC IGBT器件不仅具有低的正向导通压降，而且具有非常小的开关损耗和非常快的开关频率。在智能电网、高压点火等领域具有非常显著的优势，如在电网领域，可有效减少串联的器件数目，提供系统的可靠性和简易性。

另一方面，在实际应用中，由于电路中电感的存在，晶体管往往需要反并联一个续流二极管。如目前常用的硅IGBT模块，都反并联了硅快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度和可靠性，同时也有效的降低了芯片成本。在硅的IGBT 中，集成pn二极管的器件也被称为逆导IGBT(RC-IGBT)。然而，由于SiC 的禁带宽度大，pn开启电压高，集成pn二极管会使器件续流时的损耗很大。同时由于pn二极管的反向恢复时间长、反向恢复电流大，使器件的开关损耗也增加。

公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种SiC IGBT器件及其制备方法，以解决现有技术中存在的技术问题。

为了实现上述目的，本发明采用以下技术方案：

第一方面，本发明提供一种SiC IGBT器件，其从下至上依次为集电极、 P+层、N+层、N-电阻层、场终止层、N-漂移层、N载流子储存层、P基区、 N型JFET层、欧姆接触、栅极、肖特基接触和发射极，器件背面N+层与P+ 层之间形成交替设置的N+区与P+区；器件正面形成MPS肖特基二极管结构；器件在进行续流工作时，MPS肖特基二极管结构的电流将通过N+区形成导电通路，以集成续流二极管。

作为一种进一步的技术方案，在器件有源区的原胞结构中，P阱区中间形成高掺杂的P+区和N+区，在高掺杂的P+区和N+区上形成欧姆接触；相邻P阱区中间设置有两个高掺杂的P+区，多晶硅栅极下方的P阱区和P+区之间的区域为MOSFET导电的JFET区。所述两个P+区之间的N型区形成肖特基接触；高掺杂的P+区能提供并联的pn二极管，从而形成MPS肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。

作为一种进一步的技术方案，在器件有源区的原胞结构中，栅下方的P 阱区之间的N型区形成MOSFET导电的JFET区，N+区、P+区分别在P阱内。在P+区中间的N型区表面形成肖特基接触，在N+区与P+区表面形成欧姆接触，从而形成MPS肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。

作为一种进一步的技术方案，在器件背面N+层与P+层中，N+区与P+ 区交替设置；其中的P+区分为第一P+区、第二P+区；所述第一P+区的面积大于所述第二P+区的面积，所述第一P+区的面积大于N+区的面积，所述第一P+区与所述第二P+区联通设置。这种方法色设置可以使器件从MOSFET 导通转到IGBT导通机制时，即背面的pn结构开始导通时，电流比较平滑的上升，而避免产生很大的电流拐点。

作为一种进一步的技术方案，所述N型JFET层的掺杂浓度高于N-漂移层。

作为一种进一步的技术方案，所述N载流子储存层的掺杂浓度高于N- 漂移层。

作为一种进一步的技术方案，所述场终止层的掺杂浓度高于N-漂移层。

作为一种进一步的技术方案，所述N-电阻层用于调节器件从MOSFET工作状态进入IGBT工作状态时所需的导通电流大小。

第二方面，本发明还提供一种所述SiC IGBT器件的制作方法，其包括：

在晶圆背面刻蚀对准标记，在N+的SiC衬底上外延N-电阻层，制作注入掩膜，掩膜为介质或光刻胶，注入铝和磷或氮离子，分别形成P+区和N+ 区；

依次外延场终止层，N-漂移层，N型CSL层，通过背面的对准标记，在正面刻蚀对准标记，通过两个对准标记实现正面图形与底部图形的对准，然后用离子注入和激活退火的方法形成P阱区、P+区、N+区；

用热氧化的方法生长SiO

刻蚀肖特基接触窗口，淀积肖特基金属和电极金属，形成发射极和栅极的压块金属，淀积钝化介质，并刻蚀掉钝化保护区外的介质，淀积聚酰亚胺，并刻蚀掉压块金属中间的部分，露出金属，用于器件与外电路的电连接；

正面涂胶保护，用研磨的方法进行背面减薄，先用粗磨进行快速减薄，在接近减薄厚度时再改成细磨，进行应力、表面粗糙度和厚度控制，研磨去掉N+衬底，淀积金属，进行激光退火形成背面欧姆接触，最后在背面淀积厚的电极金属，形成集电极。

采用上述技术方案，本发明具有如下有益效果：

本发明提供的SiC IGBT器件及其制备方法，通过在器件的表面设置肖特基二极管结构，并且在底部设置导电通道，形成了集成MPS二极管的SiC IGBT器件。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的SiC IGBT器件的截面示意图；

图2为本发明实施例提供的SiC IGBT器件结构表面原胞分布示意图；

图3为本发明另一实施例提供的SiC IGBT器件的截面示意图；

图4为本发明另一实施例提供的SiC IGBT器件结构表面原胞分布示意图；

图5为本发明实施例提供的SiC IGBT器件底部结构截面示意图；

图6为本发明实施例在N+衬底上外延N-电阻层，并形成P+、N+结构示意图；

图7为本发明实施例形成表面的P阱、P+、N+结构的示意图；

图8为本发明实施例完成源欧姆接触的示意图；

图9为本发明实施例完成肖特基接触和源、栅电极金属的示意图；

图10为本发明实施例器件制备完成的示意图。

图标：1-p阱区；2-P+区；3-欧姆接触；4-N+区；5-N型JFET层；6-多晶硅栅；7-P+区；8-肖特基接触；91-栅介质；92-栅源隔离介质；10-发射极电极金属；11-N-漂移层；12-N载流子储存层；13-电流流动路径； 14-场终止层；15-N+区；16-P+区；17-N-电阻层；18-N+衬底；20-MOSFET 部分；21-MPS二极管部分；22-集电极。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明实施例中提到的n型掺杂与p型掺杂是相对而言的，也可称为第一掺杂与第二掺杂，亦即n型与p型互换对器件同样适用。同时，本发明实施例中器件结构不仅适用于SiC，也可同样适用于Si、 GaN、Ga

实施例一

结合图1至图10所示，本实施例提供一种SiC IGBT器件，其从下至上依次为集电极22、P+层、N+层、N-电阻层17、场终止层14(FS层)、N- 漂移层11、N载流子储存层12(CSL层)、P+区7、N型JFET层5、欧姆接触3、栅介质91、栅源隔离介质92、肖特基接触8和发射极10，器件背面 N+层与P+层之间形成交替设置的N+区15与P+区16；器件正面形成MPS肖特基二极管结构；器件在进行续流工作时，正面的MPS肖特基二极管结构的电流将通过背面N+区15形成导电通路(电流流动路径13)，以集成续流二极管。

由于背面存在N型导电区，在栅开启状态下，集电极电压比较小的时候，电流通过背面的N型区开始导电，P+区还没有注入少数载流子，此时为MOSFET工作机制(MOSFET部分20)。当集电极电压比较大的时候，背面 P+N结的电压大于内建电势时，P+N二极管开始导通，少数载流子开始注入，导通电阻下降，此时为IGBT工作机制。

结合图1、图2所示，本实施例中，作为一种进一步的技术方案，在器件有源区的原胞结构中，P阱区1中形成高掺杂的P+区2，在高掺杂的P+ 区2和N+区4上形成欧姆接触3；相邻P阱区1中间设置有两个高掺杂的P+区7，多晶硅栅极下方的P阱区1和P+区7之间的区域为MOSFET导电的 JFET区。所述两个P+区7之间的N型区形成肖特基接触；高掺杂的P+区能提供并联的pn二极管，从而形成MPS肖特基二极管结构,不仅能降低肖特基二极管的反向漏电流，也能增加正向导通时的浪涌电流能力。所述欧姆接触和肖特基接触都与源极金属10连接。这些包含肖特基接触8的高掺杂 P+区7的MPS二极管部分原胞结构也是在整个有源区周期规律分布的,这个分布不影响其他原胞栅极9的互相联通，并按照一定的比例，这个比例影响IGBT的导通电阻和集成的肖特基二极管的续流能力，一般地小于50％。

结合图3、图4所示，本实施例中，作为一种进一步的技术方案，在器件有源区的原胞结构中，栅下方的P阱区1之间的N型区形成MOSFET导电的JFET区5，N+区4、P+区2分别在P阱1内。在两个P+区2中间的N型区表面形成肖特基接触8，在N+区与P+区表面形成欧姆接触，从而形成MPS 肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。

本实施例中，漂移区的掺杂浓度比较低，浓度与厚度根据器件的耐压要求设计，对于6500V以上的高压SiC IGBT器件，一般地浓度在1E13-3E15 cm-

本实施例中，作为一种进一步的技术方案，所述N型JFET层5的掺杂浓度高于N-漂移层11。所述N型JFET层5的厚度与P阱区1注入深度一致。高的JFET浓度可以使JFET区的尺寸缩小，增加对栅介质的电场屏蔽同时降低导通电阻。

本实施例中，作为一种进一步的技术方案，所述N载流子储存层12的掺杂浓度高于N-漂移层11。可以储存少数载流子，提升飘移区内靠近发射极一端的少子浓度，从而降低导通电阻。

本实施例中，作为一种进一步的技术方案，所述场终止层14的掺杂浓度高于N-漂移层11。即可以在关断情况下使电场终止在FS层，从而避免穿通到P+集电极，同时也可以调节背面P+N结的注入效率，最终获得导通电阻与开关损耗的最佳折中。场终止层14(FS层)的厚度约为0.5-5μm，掺杂类型与漂移区一致，浓度比漂移区高一个数量级以上。

本实施例中，作为一种进一步的技术方案，在器件背面N+层与P+层中， N+区15与P+区16交替设置；其中的P+区16分为第一P+区、第二P+区；所述第一P+区的面积大于所述第二P+区的面积，所述第一P+区的面积大于 N+区的面积，所述第一P+区与所述第二P+区联通设置。也就是说，背面N+ 区15、P+区16结构设计中，大面积的P+区16与小面积的N+区15、P+区 16组合而成。所有的P+区16都是联通的。当续流电流增大时，首先由大面积的P+区开始导通，然后周边的P+区16逐渐沿着联通的路径开始导通，电导率调制逐渐增加，器件比较平滑地由MOSFET工作机制进入IGBT工作机制，导通电阻和损耗下降。在FS层下方是比较深的P+区和P+区之间的 N-电阻层17、N+区。N-电阻层17在N+的上方，N+区是在底部表面。P+的内部浓度大于1E18cm-

实施例二

本实施例还提供一种所述SiC IGBT器件的制作方法，其包括：

如图6所示，在晶圆背面刻蚀对准标记，在N+的SiC衬底上外延N-电阻层17，制作注入掩膜，掩膜为介质或光刻胶，注入铝和磷或氮离子，分别形成P+区和N+区；

如图7所示，依次外延场终止层14，N-漂移层11，N型CSL层，通过背面的对准标记，在正面刻蚀对准标记，通过两个对准标记实现正面图形与底部图形的对准，然后用离子注入和激活退火的方法形成P阱区1、P+ 区、N+区；

如图8所示，用热氧化的方法生长SiO

如图9所示，刻蚀肖特基接触8窗口，淀积肖特基金属和电极金属10，肖特基金属可以为Ti，Ni或TiW，W，Mo，Pt等，电极金属10为Al，或 AlCu，AlSiCu等，形成发射极和栅极6的压块金属，淀积钝化介质，并刻蚀掉钝化保护区外的介质，淀积聚酰亚胺，并刻蚀掉压块金属中间的部分，露出金属，用于器件与外电路的电连接；

如图10所示，正面涂胶保护，用研磨的方法进行背面减薄，先用粗磨进行快速减薄，在接近减薄厚度时再改成细磨，进行应力、表面粗糙度和厚度控制，研磨去掉N+衬底18，淀积金属，如Ni，TiNi等，进行激光退火形成背面欧姆接触3，最后在背面淀积厚的电极金属，形成集电极22。背面电极金属可以为TiNiAg、CrTiAg、TiNiAu等

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。